CN105681864A - 一种基于ip的传输流抖动去除方法及装置 - Google Patents

Abstract

本发明公开了一种基于IP的传输流抖动去除方法，包括：接收包含多通道传输流的输入流和计算出各通道的平均读包间隔；将TS数据包和平均读包间隔按通道缓存到一级存储器；将一级存储器中相应通道上的TS数据包和平均读包间隔按通道缓存至二级存储器；产生二级存储器读请求并计算出当前TS数据包的时间戳，读取二级存储器相应通道上的TS数据包；将时间戳和在二级存储器中读取的TS数据包缓存到三级存储器并统计各通道码率；读取三级存储器C_i的数据PCR值进行校正，输出TS数据包。本发明还提供了一种基于IP的传输流抖动去除装置。本发明可以大量节省硬件资源，实现多通道、大带宽传输流的抖动去除，降低成本和提高系统运行能力。

Description

一种基于IP的传输流抖动去除方法及装置

技术领域

本发明涉及数据通信技术领域，尤其涉及一种基于IP的传输流抖动去除方法及装置。

背景技术

目前，随着视听内容的日益丰富，人们对于视听需求的个性化也越来越突出，IP(InternetProtocol，网络互连协议)技术的发展使其可以提供更高的传输带宽和更方便的组网方式来满足用户和广电运营商的需求，因此TSoverIP技术在广播电视应用领域的使用越来越广泛。其中，TS(TransportStream)是MPEG-2协议所定义的一种数据传输流，其以数据包的形式存在；IP则为计算机网络相互连接而设计的协议；则TSoverIP技术是将TS数据流在以太网上传输，并遵循一定的IP协议。

而在TSoverIP的应用中，难以避免会有网络抖动和其他抖动的出现，而抖动的存在会对TS传输流中PCR(ProgramClockReference，节目时钟基准)等指标造成影响所以需要在IP流接收的过程中去除各种抖动。在目前广电前端IP接收设备中，部分IP接收设备只能实现较少通道或较小带宽基于IP的传输流抖动去除处理，而有部分IP接收设备并不支持所有模式，例如VBR(VariableBitRate，动态比特率)模式的输入传输流；而其他IP接收设备则以架构复杂、成本过高的硬件资源为代价来实现较多的通道或较大带宽的传输流去抖动。因此，现有的IP接收设备未能实现有效的多通道的传输流抖动去除。

发明内容

本发明所要解决的技术问题是，提供一种基于IP的传输流抖动去除技术方案，实现有效的多通道的传输流抖动去除，节省大量硬件资源和兼容多种模式的输出传输流，降低成本。

为解决以上技术问题，一方面，本发明实施例提供一种基于IP的传输流抖动去除方法，包括：

接收包含多通道传输流的输入流，形成TS数据包；

计算出各通道的平均读包间隔；

将所述TS数据包和所述平均读包间隔按通道缓存到一级存储器；

根据一级缓存数据读请求，将所述一级存储器中相应通道上的TS数据包按通道缓存至二级存储器；

产生二级缓存数据读请求并计算当前数据包的时间戳，读取所述二级存储器相应通道上的TS数据包；

将所述时间戳和在所述二级存储器中读取的TS数据包按通道缓存到各通道独立的三级存储器C_i内(其中，i＝0,1,2,…，P-1，P为通道总数)，并统计各通道码率；

读取所述三级存储器C_i的数据，对各通道的PCR值进行校正，输出TS数据包。

在一种可实现的方式中，所述计算出各通道的平均读包间隔，包括：

利用输入流中当前处理通道具有选定PID的相邻两个PCR包的PCR值，计算出所述相邻两个PCR包之间的原始时间间隔和所述两个PCR包之间的所述通道TS数据包个数；将所述原始时间间隔除以所述TS数据包个数，计算获得所述通道相邻两个PCR包之间对应通道的TS数据包的平均读包间隔。

优选地，所述根据一级缓存数据读请求，将所述一级存储器中相应通道上的TS数据包按通道缓存至二级存储器，包括：

当所述一级存储器中一个或多个通道缓存的TS数据包数目首次到达相应通道预设值时；或者，当所述一级存储器中一个或多个通道的读取次数为非零值，且小于所述二级存储器中对应通道可缓存的最大包数时；或者，当所述二级存储器中一个或多个通道有TS数据包输出时，则：

产生对所述一级存储器中的相应通道的数据读请求；

并将所述一级存储器同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求。

进一步地，所述产生二级缓存数据读请求并计算当前数据包的时间戳，读取所述二级存储器相应通道上的TS数据包，包括：

当所述二级存储器中一个或多个通道的缓存的TS数据包数目首次达到最大可存包数；或者，当所述二级存储器中一个或多个通道已读出过数据包且当前时间距离本通道上次读包请求时间的时间间隔大于或等于当前读包间隔，则：

产生对所述二级存储器中的相应通道的数据读请求，并以当前系统时间作为当前数据包的时间戳；

并将所述二级存储器同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求；

各个TS数据包的当前读包间隔G_i是利用所述平均读包间隔G和计算平均读包间隔产生的余数REM得到的，计算公式为：

其中，参数REM_DEC_i，表示每个包的读包间隔得到后,以余数REM为初值的减法器的输出值，计算公式为：

$REM\_{\mathrm{DEC}}_i=\left\{\begin{array}{cc}REM,& i=0\\ REM\_{\mathrm{DEC}}_{i-1},& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,...N-1\\ REM\_{\mathrm{DEC}}_{i-1}-1& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,...N-1\end{array}\right.;$

参数ACCUM_i表示每个包的读包间隔得到后,以0为初值的累加器输出值，计算公式为：

${\mathrm{ACCUM}}_i=\{\begin{array}{cc}NCO,& i=0\\ {\mathrm{ACCUM}}_{i-1}+NCO,& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,...N-1\\ {\mathrm{ACCUM}}_{i-1}+NCO-2^M,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,...N-1\end{array};$

参数NCO为所述累加器的增量，计算公式为：

上述各方程式的参数G为所述平均读包间隔；N为TS数据包数目；M为N的二进制数据位宽。

优选地，所述读取所述三级存储器Ci的数据，对各通道的PCR值进行校正，输出TS数据包，包括：

根据各通道码率检测出各个通道TS数据包的码率模式；

当所述码率模式为CBR模式时，读取TS数据包,并在所述三级缓存器读空时输出空包；

当所述码率模式为VBR模式时，在所述三级缓存器有包时读取TS数据包后输出；

利用所述系统时间的当前数值与PCR包的时间戳的差值，对PCR值做相应的增加。

另一方面，本发明实施例还提供了一种基于IP的传输流抖动去除装置，包括：接收模块，一级存储器，一级缓存读请求模块，二级存储器，二级缓存读请求模块，三级存储器和输出模块；

所述接收模块，用于接收包含多通道传输流的输入流，形成TS数据包和计算出各通道的平均读包间隔；并将所述TS数据包和所述平均读包间隔按通道缓存到所述一级存储器；

所述一级缓存读请求模块，用于发起读取所述一级存储器中的TS数据包的一级缓存数据读请求；

所述二级存储器，用于根据所述一级缓存数据读请求，将所述一级存储器中相应通道上的TS数据包按通道进行缓存；

所述二级缓存读请求模块，用于发起读取所述二级存储器中的TS数据包的二级缓存数据读请求，并计算出所述数据包的时间戳；

所述二级存储器，还用于根据二级缓存数据读请求，读取所述二级存储器相应通道上的TS数据包，将所述数据包和对应时间戳输出至所述输出模块；

所述输出模块，用于将所述时间戳和在所述二级存储器中读取的TS数据包按通道缓存到各通道独立的三级存储器C_i内(其中，i＝0,1,2,…，P-1，P为通道总数)，并统计各通道码率；对各通道的PCR值进行校正，读取和输出所述三级存储器C_i的TS数据包。

进一步地，所述接收模块还用于：

利用输入流中当前处理通道具有选定PID的相邻两个PCR包的PCR值，计算出所述相邻两个PCR包之间的原始时间间隔和所述两个PCR包之间的所述通道TS数据包个数；将所述原始时间间隔除以所述TS数据包个数，计算获得所述通道相邻两个PCR包之间对应通道的TS数据包的平均读包间隔。

优选地，所述一级缓存读请求模块，包括：

第一读请求产生模块，用于当所述一级存储器中一个或多个通道缓存的TS数据包数目首次到达相应通道预设值时；或者，当所述一级存储器中一个或多个通道的读取次数为非零值，且小于所述二级存储器中对应通道可缓存的最大包数时；或者，当所述二级存储器中一个或多个通道有TS数据包输出时，产生对所述一级存储器中的相应通道的数据读请求；

第一读请求执行模块，用于将所述一级存储器同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求。

进一步地，所述二级缓存读请求模块，包括：

第二读请求产生模块，用于当所述二级存储器中一个或多个通道的缓存的TS数据包数目首次达到最大可存包数；或者，当所述二级存储器中一个或多个通道已读出过数据包且当前时间距离本通道上次读包请求时间的时间间隔大于或等于当前读包间隔，产生对所述二级存储器中的相应通道的数据读请求，并以当前系统时间作为所述数据包的时间戳；

第二读请求执行模块，用于将所述二级存储器同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求；

其中，各个TS数据包的当前读包间隔G_i是利用所述平均读包间隔G和计算平均读包间隔产生的余数REM得到的，计算公式为：

其中，参数REM_DEC_i表示每个包的读包间隔得到后,以余数REM为初值的减法器的输出值，计算公式为：

$REM\_{\mathrm{DEC}}_i=\{\begin{array}{cc}REM,& i=0\\ REM\_{\mathrm{DEC}}_{i-1},& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,...N-1\\ REM\_{\mathrm{DEC}}_{i-1}-1,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,...N-1\end{array};$

参数ACCUM_i表示每个包的读包间隔得到后,以0为初值的累加器的输出值，计算公式为：

${\mathrm{ACCUM}}_i=\left\{\begin{array}{cc}NCO,& i=0\\ {\mathrm{ACCUM}}_{i-1}+NCO,& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,...N-1;\\ {\mathrm{ACCUM}}_{i-1}+NCO-2^M,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,...N-1\end{array}\right.$

参数NCO为所述累加器的增量，计算公式为：

上述各方程式中的参数G为所述平均读包间隔；N为TS数据包数目；M为N的二进制数据位宽。

优选地，所述输出模块，包括：码率模式检测模块，用于根据各通道码率检测出各个通道TS数据包的码率模式；数据输出模块，用于当所述码率模式为CBR模式时，读取TS数据包,并在所述三级缓存器读空时输出空包；当所述码率模式为VBR模式时，在所述三级缓存器有包时读取TS数据包后输出；PCR校正模块，用于利用所述系统时间的当前数值与PCR包的时间戳的差值，对PCR值做相应的增加。

本发明实施例提供的基于IP的传输流抖动去除技术方案，利用PCR产生的读包间隔读取TS数据包，产生时间戳并进行PCR节目时钟基准值校正，可以支持多种模式(包括VBR模式和CBR模式)的输入传输流，通过多通道判定和多级缓存，在整个系统上节省了大量的存储器和逻辑资源，可以采用有限的存储器和逻辑资源实现多通道、大带宽的传输流抖动去除，降低成本。

附图说明

图1是本发明提供的基于IP的传输流抖动去除方法的一个实施例的步骤流程图。

图2是本发明提供的计算各通道平均读包间隔的一个实施例的步骤流程图。

图3是本发明提供的读取一级存储器所缓存的数据的一种实施例的步骤流程图。

图4是本发明提供的读取二级存储器所缓存的数据缓存至三级存储器中的一个实施例的步骤流程图。

图5是本发明提供的对三级存储器TS数据包的PCR值进行校正后输出的一个实施例的步骤流程图。

图6是本发明提供的基于IP的传输流抖动去除装置的一个实施例的结构示意图。

图7是本发明提供的传输流抖动去除装置中的接收模块的一种实现方式的结构示意图。

图8是本发明提供的一级存储器的一种实现方式的结构示意图。

图9是本发明提供的传输流抖动去除装置中的输出模块的一种实现方式的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。

实施例一

参看图1，是本发明提供的基于IP的传输流抖动去除方法的一个实施例的步骤流程图。

具体地，在本实施例中，所述的基于IP的传输流抖动去除方法，主要包括以下步骤S1～S7：

步骤S1：接收包含多通道传输流的输入流，形成TS数据包。

步骤S2：计算出各通道的平均读包间隔G；

步骤S3：将所述TS数据包和所述平均读包间隔G按通道缓存到一级存储器A；

步骤S4：根据一级缓存数据读请求，将所述一级存储器A中相应通道上的TS数据包按通道缓存至二级存储器B；

步骤S5：产生二级缓存数据读请求并计算当前数据包的时间戳，读取所述二级存储器相应通道上的TS数据包；

步骤S6：将所述时间戳和在所述二级存储器B中读取的TS数据包按通道缓存到各通道独立的三级存储器C_i内(其中，i＝0,1,2,…，P-1，P为通道总数)，并统计各通道码率；

步骤S7：读取所述三级存储器C_i的数据，对各通道的PCR(ProgramClockReference，节目时钟基准)值进行校正，输出TS数据包。

在本实施例中，通过所述步骤S1具体包括：

a)接收包含多通道传输流的输入流；

b)将输入流进行数据重组，生成TS形式的数据包。具体地，可以将封装了1-7个TS数据包的UDP(UserDatagramProtocol，用户数据报协议)数据包解封装为新的TS包。并通过所述步骤S2计算各通道的平均读包间隔G并将其保存在一级存储器A中各个通道所对应的存储空间。

具体实施时，所述步骤S2在计算所述平均读包间隔G时，具体包括：利用输入流中当前处理通道具有选定PID(PacketIdentifier，包标识符)的相邻两个PCR包的PCR值，计算出所述相邻两个PCR包之间的工作时钟周期个数和所述两个PCR包之间所述通道的TS(传输码流)数据包个数；将所述时钟周期个数除以所述TS数据包个数，计算获得所述通道相邻两个PCR包之间所述通道TS数据包的平均读包间隔G。参看图2，是本发明提供的计算各通道平均读包间隔的一个实施例的步骤流程图。

步骤S201：选定当前处理通道中接收到的第一个PCR的PID作为用于计算相应通道读包间隔的PCR的包标识符；

步骤S202：利用所述通道具有选定PID的相邻PCR包的PCR值求得相应通道所述两个PCR包之间的工作时钟CLK1周期个数；其中，该工作时钟CLK1优选频率为27MHz(兆赫兹)的整数倍的周期信号。

步骤S203：计算出所述通道两个相邻PCR包之间相应通道的TS数据包数目；

步骤S204：将步骤S202中所述时钟周期个数与步骤S203中所述TS数据包数目进行除法运算，得到的商即为所述通道的平均读包间隔G。

其中，所述一级存储器A各通道的缓存容量取决于该通道的最大码率和最差抖动指标。

参看图3，是本发明提供的读取一级存储器所缓存的数据的一种实施例的步骤流程图。

在本实施例中，所述步骤S4读取一级存储器A所缓存的数据的过程，具体包括以下读取机制：

步骤S401：检测是否满足读取一级存储器A所缓存的数据的条件；当以下任意一个条件满足时，则执行步骤S402：

1)当所述一级存储器A中一个或多个通道缓存的TS数据包数目首次到达相应通道预设值时；

2)当所述一级存储器A中一个或多个通道的读取次数为非零值，且小于所述二级存储器B中对应通道可缓存的最大包数时；

3)当所述二级存储器B中一个或多个通道有TS数据包输出时。

步骤S402：产生对所述一级存储器A中的相应通道的数据读请求；

步骤S403：并将所述一级存储器A同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求。

在本实施例中，所述一级存储器A中相应通道的缓存包数预设值不超过相应通道缓存容量的一半。

进一步地，所述步骤S5在读取所述二级存储器B相应通道上的TS数据包和计算所述数据包的时间戳时，其同样设定了相应的数据读取机制。

具体地，所述步骤S5包括：

当所述二级存储器B中一个或多个通道的缓存的TS数据包数目首次达到最大可存包数；或者，当所述二级存储器B中一个或多个通道已读出过数据包且当前时间距离本通道上次读包请求时间的时间间隔大于或等于当前读包间隔，则：

产生对所述二级存储器B中的相应通道的数据读请求，并以当前系统时间作为所述数据包的时间戳；

并将所述二级存储器B同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求；

各个TS数据包的当前读包间隔G_i是利用所述平均读包间隔G和计算平均读包间隔产生的余数REM得到的，计算公式为：

其中，参数REM_DEC_i表示每个包的读包间隔得到后,以余数REM为初值的减法器的输出值，计算公式为：

$REM\_{\mathrm{DEC}}_i=\left\{\begin{array}{cc}REM,& i=0\\ REM\_{\mathrm{DEC}}_{i-1},& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,...N-1\\ REM\_{\mathrm{DEC}}_{i-1}-1,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,...N-1\end{array}\right.---\left(2\right)$

参数ACCUM_i表示每个包的读包间隔得到后,以0为初值的累加器的输出值，计算公式为：

${\mathrm{ACCUM}}_i=\left\{\begin{array}{cc}NCO,& i=0\\ {\mathrm{ACCUM}}_{i-1}+NCO,& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,...N-1\\ {\mathrm{ACCUM}}_{i-1}+NCO-2^M,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,...N-1\end{array}\right.---\left(3\right)$

参数NCO为所述累加器的增量，计算公式为：

上述各方程式(1)～(4)的参数G为所述平均读包间隔；N为TS数据包数目；M为N的二进制数据位宽。

参看图4，是本发明提供的读取二级存储器所缓存的数据缓存至三级存储器中的一个实施例的步骤流程图。

步骤S501：计算每个TS数据包的当前读包间隔G_i，具体可以利用上述方程式(1)～(4)进行计算。其中，可以利用步骤S204中的除法运算的余数REM和TS数据包数目N对所述平均读包间隔G进行微调后得到各个TS数据包的当前读包间隔G_i。

步骤S502：当二级存储器B中某个通道的缓存首次存满，或者，某个通道曾经读出过数据包且当前时间距离本通道上次读包请求时间已满足当前读包间隔Gi，产生相应通道的读包请求；其中，每个通道最大可缓存的包数只要保证该缓存一旦有包不被读空即可。

其中，所述当前时间可以由步骤S202中的时钟CLK1产生的计数器得到，所述上次读包请求时间是记录下来的上次读包的当前时间。

步骤S503：在二级缓存数据读请求产生时，以当前的系统时间为待读取TS数据包的时间戳，其中，所述系统时间是以频率为27MHz的时钟信号CLK2进行计数得到的；

步骤S504：将对二级存储器B同一端口的二级缓存数据读请求加入一个公共队列；

步骤S505：执行公共队列最早的数据读取请求，读取二级存储器B对应通道的数据包；

步骤S506：将读取的TS数据包和时间戳按通道缓存到各通道独立的存储器C_i内(其中，i＝0,1,2,…，P-1，P为通道总数)；

步骤S507：统计各通道码率。

进一步地，所述步骤S7对各个通道独立的三级存储器Ci的数据的PCR值进行校正，输出TS数据包可以采用以下方式进行实现：根据各通道码率检测出各个通道TS数据包的码率模式；当所述码率模式为CBR模式时，读取TS数据包,并在所述三级缓存器读空时输出空包；当所述码率模式为VBR模式时，在所述三级缓存器有包时读取TS数据包后输出；利用所述系统时间的当前数值与PCR包的时间戳的差值，对PCR值做相应的增加。

参看图5，是本发明提供的对三级存储器TS数据包的PCR值进行校正后输出的一个实施例的步骤流程图。

具体地，所述步骤S7包括：

步骤S701：根据所述步骤S507中统计的各个通道码率判断相应的通道传输流是否CBR(ConstantBitRate，固定码率)模式，如果是CBR模式，进入步骤S702，否则进入步骤S703；

步骤S702：以比所述统计码率较大的码率读取三级存储器C_i中的数据，进入步骤S703；

步骤S703：判断各个通道的三级存储器C_i中是否有TS数据包，如果没有TS数据包，进入步骤S704，如果有TS数据包，进入步骤S705；

步骤S704：在三级存储器C_i中插入空包，进入步骤S708；

步骤S705：读出三级存储器C_i中的数据包及对应时间戳；

步骤S706：判断上述读出的数据包是否为PCR包，如果是PCR包，进入步骤S707，否则进入步骤S708；

步骤S707：对PCR值进行校正，利用步骤503中计数得到当前系统时间，减去PCR包的时间戳，利用两者的差值对当前PCR包的PCR值进行相应增加作为新的PCR值；

步骤S708：输出校正后的TS数据包。

本发明实施例提供的基于IP的传输流抖动去除方法，利用PCR产生的读包间隔读取TS数据包，产生时间戳并进行PCR节目时钟基准值校正，可以支持多种模式(包括VBR模式和CBR模式)的输入传输流，通过多通道判定和多级缓存，在整个系统上节省了大量的存储器和逻辑资源，可以采用有限的存储器和逻辑资源实现多通道、大带宽的传输流抖动去除，降低成本。

实施例二

与上述实施例一提供的基于IP的传输流抖动去除方法相对应，本实施例提供了一种基于IP的传输流抖动去除装置。

参看图6，是本发明提供的基于IP的传输流抖动去除装置的一个实施例的结构示意图。

具体地，所述的基于IP的传输流抖动去除装置，包括：接收模块10，一级存储器A，一级缓存读请求模块20，二级存储器B，二级缓存读请求模块30，三级存储器C_i和输出模块40。

其中，所述接收模块10，用于接收包含多通道传输流的输入流，形成TS数据包和计算出各通道的平均读包间隔G；并将所述TS数据包和所述平均读包间隔G按通道缓存到所述一级存储器A；

所述一级缓存读请求模块20，用于发起读取所述一级存储器A中的TS数据包的一级缓存数据读请求；

所述二级存储器B，用于根据所述一级缓存数据读请求，将所述一级存储器A中相应通道上的TS数据包按通道进行缓存；

所述二级缓存读请求模块30，用于发起读取所述二级存储器B中的TS数据包的二级缓存数据读请求，并计算所述数据包的时间戳；

所述二级存储器B，还用于根据二级缓存数据读请求，读取所述二级存储器B相应通道上的TS数据包，并将所述TS数据包和对应时间戳输出至所述输出模块40；

所述输出模块40，用于将所述时间戳和在所述二级存储器B中读取的TS数据包按通道缓存到各通道独立的三级存储器C_i内(其中，i＝0,1,2,…，P-1，P为通道总数)，并统计各通道码率；对各通道的PCR值进行校正，读取和输出所述三级存储器C_i的TS数据包。

在本实施例中，为了克服现有广电前端IP接收设备的成本高、硬件资源占用多等缺陷，本发明优选采用成本较低的可编程逻辑器件(如FPGA/CPLD等)，并以外部存储器和CPU作为硬件载体，实现基于IP的多通道、大带宽传输流的抖动去除。

其中，输入流中的数据包优选为封装了1～7个TS数据包的UDP载荷数据包。

具体实施时，所述接收模块10还用于：利用输入流中当前处理通道具有选定PID的相邻两个PCR包的PCR值，计算出所述相邻两个PCR包之间的工作时钟周期个数和所述PCR包之间的所述通道的TS数据包个数；将所述时钟周期个数除以所述TS数据包个数，计算获得所述通道相邻两个PCR包之间所述通道TS数据包的平均读包间隔G。

参看图7，是本发明提供的传输流抖动去除装置中的接收模块的一种实现方式的结构示意图。

所述接收模块10包括解封装模块11和平均读包间隔计算模块12。

其中，所述解封装模块11，用于将接收的UDP载荷数据包缓存在片内RAM内以TS数据包为存储单元的地址空间内，再以TS数据包的形式读出并输出至平均读包间隔计算模块12，完成UDP载荷数据包解封装为TS数据包的过程；

所述平均读包间隔计算模块12，用于计算各个通道的平均读包间隔G，用于后续的操作。

具体地，首先接收解封装模块11输出的TS数据包，并将当前处理通道接收到的第一个PCR的PID选定为计算相应通道平均读包间隔的PCRPID(包标识符)。每当接收到一个具有所述PID的PCR包，则记录其PCR值，因而可以利用具有该PID的相邻PCR包的PCR值计算二者之间的27MHz时钟周期个数L；为提高工作效率，平均读包间隔G以更高频率的时钟CLK1作为工作时钟，求得CLK1与27MHz的倍数R，则可以求得所述相邻的两个PCR包之间的工作时钟周期个数L′＝R*L。

每当接收到所述通道的一个TS数据包，进行计数，并记录下来。将上次记录的计数值加1得到当前包的计数值。如果是所述通道具有选定PID的PCR包，则单独记录PCR包的计数值，进而可以得到所述相应通道相邻PCR包之间相应通道的TS包数N。

将L′与N进行除法运算，得到的商即为所述通道的平均读包间隔G，将平均读包间隔和对应的余数REM，输出至一级存储器A。

所述一级存储器A，用于将来自接收模块10的TS数据包和平均读包间隔G等信息，缓存到各通道各自的存储空间，并在接收到一级缓存读请求模块20的读请求后读取相应通道的TS数据包并输出，如果是PCR数据包，则该PCR数据包伴随平均读包间隔G等信息，则输出平均读包间隔G等信息；同时维护各通道缓存的TS数据包数目，并输出至一级缓存读请求模块20。

参看图8，是本发明提供的一级存储器的一种实现方式的结构示意图。

在一种可实现的方式中，所述一级存储器A包括：读写控制逻辑单元A1，缓存包计数单元A2，和存储器A3。

所述读写控制逻辑单元A1，接收来自接收模块10的数据包，并缓存到存储器A3各通道各自的存储空间，如果是PCR数据包还需要同时将相应平均读包间隔和余数写入上述PCR包的存储单元。当接收到来自一级缓存读请求模块20的读请求后，读取对应通道的数据包、平均读包间隔和余数。

所述缓存包计数单元A2，用于维护各通道缓存在存储器A3中的TS包数目，当读写控制逻辑单元A1读或写时，对缓存包数进行更新。

所述存储器A3，用于缓存各通道的TS数据包和其他相关信息。

各通道缓存的容量和带宽取决于接收传输流的最大码率，最差抖动指标，可以但不限于，输入流中所有通道共用唯一的存储器，或用多个独立的存储器且每个存储器缓存其中一部分通道的数据包。

所述一级缓存读请求模块20，利用来自一级存储器A的各通道缓存的TS包数目、来自二级存储器B的信息等，产生一种机制，用于发起读取一级存储器A中数据包的请求。所述来自二级存储器B的信息包括：每个通道可以缓存最大包数，某个通道输出完一个包的标志信号。

其中，发起对一级存储器A的各通道缓存的TS数据包的读请求的机制是：当满足下述三中条件之一，则将对一级存储器A同一端口的读取请求加入读请求公共队列，每次执行队列中最早加入的通道的读请求：

(1)当所述一级存储器A中一个或多个通道缓存的TS数据包数目首次到达相应通道预设值时；

(2)当所述一级存储器A中一个或多个通道的读取次数为非零值，且小于所述二级存储器B中对应通道可缓存的最大包数时；

(3)当所述二级存储器B中一个或多个通道有TS数据包输出时。

其中，所述相应通道的缓存包数预设值不大于该通各通道的缓存容量的一半。

具体实施时，所述一级缓存读请求模块20，包括：第一读请求产生模块，用于根据上述三个条件中的任意一条件，产生对所述一级存储器A中的相应通道的数据读请求；第一读请求执行模块，用于将所述一级存储器A同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求。

在本实施例中，二级存储器B，用于将来自一级存储器A的TS数据包，缓存到各通道各自的存储空间，并在接收到二级缓存读请求模块30的读请求后读取相应通道的TS数据包,伴随来自二级缓存读请求模块30的时间戳，并输出至输出模块40；同时维护各通道缓存的TS包数目，并输出至二级缓存读请求模块30。其中，二级存储器B各通道缓存容量和带宽要保证相应通道一旦有包存入便不能读空，二级存储器B的内部结构与图8提供的一级存储器A的结构相似，在此不再赘述。

其中，发起对二级存储器B的各通道缓存的TS数据包的读请求的机制是：，当满足下述两中条件之一，则将对存储器同一端口的读取请求加入读请求公共队列，每次执行队列中最早加入的通道的读请求：

(1)二级存储器B某个通道的缓存首次存满(所述二级存储器B中一个或多个通道的缓存的TS数据包数目首次达到最大可存包数)；

(2)二级存储器B某个通道曾经读出过数据包且当前时间距离本通道上次读包请求时间已满足当前读包间隔(所述二级存储器B中一个或多个通道已读出过数据包且当前时间距离本通道上次读包请求时间的时间间隔大于或等于当前读包间隔)；所述当前时间和上次读包请求时间是由所述工作时钟CLK1产生的计数器求得。

具体实施时，所述二级缓存读请求模块30，包括：第二读请求产生模块，用于在满足以上二级存储器B的读取机制中任一个条件时，产生对所述二级存储器B中的相应通道的数据读请求，并以当前系统时间作为所述数据包的时间戳；以及，第二读请求执行模块，用于将所述二级存储器B同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求。

其中，各个TS数据包的当前读包间隔G_i是利用所述平均读包间隔G和计算平均读包间隔产生的余数REM得到的，计算公式为：

其中，参数REM_DEC_i表示每个包的读包间隔得到后,以余数REM为初值的减法器的输出值，计算公式为：

$REM\_{\mathrm{DEC}}_i=\left\{\begin{array}{cc}REM,& i=0\\ REM\_{\mathrm{DEC}}_{i-1},& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,...N-1\\ EM\_{\mathrm{DEC}}_{i-1}-1& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,...N-1\end{array}\right.;---\left(6\right)$

参数ACCUM_i表示每个包的读包间隔得到后,以0为初值的累加器的输出值，计算公式为：

${\mathrm{ACCUM}}_i=\left\{\begin{array}{cc}NCO,& i=0\\ {\mathrm{ACCUM}}_{i-1}+NCO,& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,...N-1\\ {\mathrm{ACCUM}}_{i-1}+NCO-2^M,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,...N-1\end{array}\right.;---\left(7\right)$

参数NCO为所述累加器的增量，计算公式为：

上述各方程式中的参数G为所述平均读包间隔；N为TS数据包数目；M为N的二进制数据位宽。

其中，当前读包间隔G_i的计算过程与基本工作原理与实施例一对应相同，在此不再赘述。

参看图9，是本发明提供的传输流抖动去除装置中的输出模块的一种实现方式的结构示意图。

具体地，所述输出模块40，包括：

码率模式检测模块41，用于根据各通道码率检测出各个通道TS数据包的码率模式；

数据输出模块42，用于当所述码率模式为CBR模式时，读取TS数据包,并在所述三级缓存器读空时输出空包；当所述码率模式为VBR模式时，在所述三级缓存器有包时读取TS数据包后输出；

PCR校正模块43，用于利用所述系统时间的当前数值与PCR包的时间戳的差值，对PCR值做相应的增加。

在本实施例中，输出模块40将来自二级存储器B的TS数据包进一步缓存到三级存储器C_i中各个通道独立的存储器，目的是为了解决因在二级存储器B中多通道可能共用一个存储器，而在读判断或仲裁时产生的实际包间隔与时间戳不匹配的问题。在TS数据包写入缓存前统计各通道码率，如果通道码率是CBR模式，则以较大的码率读取TS数据包,缓存读空时输出空包；如果是VBR模式，缓存有包时读取后输出。同时，将系统时间减去PCR包的时间戳，利用两者的差值对PCR值做相应的增加。其中，所述系统时间是由二级缓存读请求模块30中的计数器得到的，该系统时间优选为频率为27MHz的时钟信号CLK2。

由上可见，本发明实施例实现了基于IP的多通道、大带宽传输流的抖动去除功能，且能同时支持CBR和VBR模式的输入传输流，通过多级缓存和多通道仲裁，可以大量节省硬件资源的前提下实现多通道、大带宽传输流的抖动去除，降低成本和提高系统运行能力。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种基于IP的传输流抖动去除方法，其特征在于，包括：

接收包含多通道传输流的输入流，形成TS数据包；

计算出各通道的平均读包间隔；

将所述TS数据包和所述平均读包间隔按通道缓存到一级存储器；

根据一级缓存数据读请求，将所述一级存储器中相应通道上的TS数据包按通道缓存至二级存储器；

产生二级缓存数据读请求并计算当前数据包的时间戳，读取所述二级存储器相应通道上的TS数据包；

将所述时间戳和在所述二级存储器中读取的TS数据包按通道缓存到各通道独立的三级存储器C_i内(其中，i＝0,1,2,…，P-1，P为通道总数)，并统计各通道码率；

读取所述三级存储器C_i的数据，对各通道的PCR值进行校正，输出TS数据包。

2.如权利要求1所述基于IP的传输流抖动去除方法，其特征在于，所述计算出各通道的平均读包间隔，包括：

利用输入流中当前处理通道具有选定PID的相邻两个PCR包的PCR值，计算出所述相邻两个PCR包之间的原始时间间隔和所述两个PCR包之间的所述通道的TS数据包个数；

将所述原始时间间隔除以所述TS数据包个数，计算获得所述通道相邻两个PCR包之间对应通道的TS数据包的平均读包间隔。

3.如权利要求1所述的基于IP的传输流抖动去除方法，其特征在于，所述根据一级缓存数据读请求，将所述一级存储器中相应通道上的TS数据包按通道缓存至二级存储器，包括：

当所述一级存储器中一个或多个通道缓存的TS数据包数目首次到达相应通道预设值时；或者，

当所述一级存储器中一个或多个通道的读取次数为非零值，且小于所述二级存储器中对应通道可缓存的最大包数时；或者，

当所述二级存储器中一个或多个通道有TS数据包输出时，则：

产生对所述一级存储器中的相应通道的数据读请求；

并将所述一级存储器同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求。

4.如权利要求1所述的基于IP的传输流抖动去除方法，其特征在于，所述产生二级缓存数据读请求并计算当前数据包的时间戳，读取所述二级存储器相应通道上的TS数据包，包括：

当所述二级存储器中一个或多个通道的缓存的TS数据包数目首次达到最大可存包数；或者，当所述二级存储器中一个或多个通道已读出过数据包且当前时间距离本通道上次读包请求时间的时间间隔大于或等于当前读包间隔，则：

产生对所述二级存储器中的相应通道的数据读请求，并以当前系统时间作为所述数据包的时间戳；

并将所述二级存储器同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求；

各个TS数据包的当前读包间隔G_i是利用所述平均读包间隔G和计算平均读包间隔产生的余数REM得到的，计算公式为：

其中，参数REM_DEC_i，表示每个包的读包间隔得到后,以余数REM为初值的减法器的输出值，计算公式为：

$REM\_{\mathrm{DEC}}_i=\left\{\begin{array}{cc}REM,& i=0\\ REM\_{\mathrm{DEC}}_{i-1},& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,\mathrm{...}N-1\\ REM\_{\mathrm{DEC}}_{i-1}-1,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,\mathrm{...}N-1\end{array}\right.;$

参数ACCUM_i表示每个包的读包间隔得到后,以0为初值的累加器的输出值，计算公式为：

${\mathrm{ACCUM}}_i=\left\{\begin{array}{cc}NCO,& i=0\\ {\mathrm{ACCUM}}_{i-1}+NCO,& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,\mathrm{...}N-1\\ {\mathrm{ACCUM}}_{i-1}+NCO-2^M,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,\mathrm{...}N-1\end{array}\right.;$

参数NCO为所述累加器的增量，计算公式为：

上述各方程式的参数G为所述平均读包间隔；N为TS数据包数目；M为N的二进制数据位宽。

5.如权利要求1～4任一项所述的基于IP的传输流抖动去除方法，其特征在于，所述读取所述三级存储器Ci的数据，对各通道的PCR值进行校正，输出TS数据包，包括：

根据各通道码率检测出各个通道TS数据包的码率模式；

当所述码率模式为CBR模式时，读取TS数据包,并在所述三级缓存器读空时输出空包；

当所述码率模式为VBR模式时，在所述三级缓存器有包时读取TS数据包后输出；

利用所述系统时间的当前数值与PCR包的时间戳的差值，对PCR值做相应的增加。

6.一种基于IP的传输流抖动去除装置，其特征在于，包括：接收模块，一级存储器，一级缓存读请求模块，二级存储器，二级缓存读请求模块，三级存储器和输出模块；

所述接收模块，用于接收包含多通道传输流的输入流，形成TS数据包和计算出各通道的平均读包间隔；并将所述TS数据包和所述平均读包间隔按通道缓存到所述一级存储器；

所述一级缓存读请求模块，用于发起读取所述一级存储器中的TS数据包的一级缓存数据读请求；

所述二级存储器，用于根据所述一级缓存数据读请求，将所述一级存储器中相应通道上的TS数据包按通道进行缓存；

所述二级缓存读请求模块，用于发起读取所述二级存储器中的TS数据包的二级缓存数据读请求，并计算出所述数据包的时间戳；

所述二级存储器，还用于根据二级缓存数据读请求，读取所述二级存储器相应通道上的TS数据包，并将所述TS数据包和时间戳输出至所述输出模块；

所述输出模块，用于将所述时间戳和在所述二级存储器中读取的TS数据包按通道缓存到各通道独立的三级存储器C_i内(其中，i＝0,1,2,…，P-1，P为通道总数)，并统计各通道码率；对各通道的PCR值进行校正，读取和输出所述三级存储器C_i的TS数据包。

7.如权利要求6所述基于IP的传输流抖动去除装置，其特征在于，所述接收模块还用于：

利用输入流中当前处理通道具有选定PID的相邻两个PCR包的PCR值，计算出所述相邻两个PCR包之间的原始时间间隔和所述两个PCR包之间的所述通道TS数据包个数；

将所述原始时间间隔除以所述TS数据包个数，计算获得所述通道相邻两个PCR包之间对应通道的TS数据包的平均读包间隔。

8.如权利要求6所述的基于IP的传输流抖动去除装置，其特征在于，

所述一级缓存读请求模块，包括：

第一读请求产生模块，用于当所述一级存储器中一个或多个通道缓存的TS数据包数目首次到达相应通道预设值时；或者，当所述一级存储器中一个或多个通道的读取次数为非零值，且小于所述二级存储器中对应通道可缓存的最大包数时；或者，当所述二级存储器中一个或多个通道有TS数据包输出时，产生对所述一级存储器中的相应通道的数据读请求；

第一读请求执行模块，用于将所述一级存储器同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求。

9.如权利要求7所述的基于IP的传输流抖动去除装置，其特征在于，

所述二级缓存读请求模块，包括：

第二读请求产生模块，用于当所述二级存储器中一个或多个通道的缓存的TS数据包数目首次达到最大可存包数；或者，当所述二级存储器中一个或多个通道已读出过数据包且当前时间距离本通道上次读包请求时间的时间间隔大于或等于当前读包间隔，产生对所述二级存储器中的相应通道的数据读请求并以当前系统时间作为所述数据包的时间戳；

第二读请求执行模块，用于将所述二级存储器同一端口的数据读请求加入一个公共队列，逐一执行所述数据读请求；

其中，各个TS数据包的当前读包间隔G_i是利用所述平均读包间隔G和计算平均读包间隔产生的余数REM得到的，计算公式为：

其中，参数REM_DEC_i表示每个包的读包间隔得到后,以余数REM为初值的减法器的输出值，计算公式为：

$REM\_{\mathrm{DEC}}_i=\left\{\begin{array}{cc}REM,& i=0\\ REM\_{\mathrm{DEC}}_{i-1},& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,\mathrm{...}N-1\\ REM\_{\mathrm{DEC}}_{i-1}-1,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,\mathrm{...}N-1\end{array}\right.;$

参数ACCUM_i表示每个包的读包间隔得到后,以0为初值的累加器的输出值，计算公式为：

${\mathrm{ACCUM}}_i=\left\{\begin{array}{cc}NCO,& i=0\\ {\mathrm{ACCUM}}_{i-1}+NCO,& {\mathrm{ACCUM}}_{i-1}+NCO<2^M,i=1,2,\mathrm{...}N-1\\ {\mathrm{ACCUM}}_{i-1}+NCO-2^M,& {\mathrm{ACCUM}}_{i-1}+NCO\&GreaterEqual;2^M,i=1,2,\mathrm{...}N-1\end{array}\right.;$

参数NCO为所述累加器的增量，计算公式为：

上述各方程式中的参数G为所述平均读包间隔；N为TS数据包数目；M为N的二进制数据位宽。

10.如权利要求6～9任一项所述的基于IP的传输流抖动去除装置，其特征在于，所述输出模块，包括：

码率模式检测模块，用于根据各通道码率检测出各个通道TS数据包的码率模式；

数据输出模块，用于当所述码率模式为CBR模式时，读取TS数据包,并在所述三级缓存器读空时输出空包；当所述码率模式为VBR模式时，在所述三级缓存器有包时读取TS数据包后输出；

PCR校正模块，用于利用所述系统时间的当前数值与PCR包的时间戳的差值，对PCR值做相应的增加。