CN103109248A - 中继器以及芯片电路 - Google Patents

中继器以及芯片电路 Download PDF

Info

Publication number
CN103109248A
CN103109248A CN2011800213290A CN201180021329A CN103109248A CN 103109248 A CN103109248 A CN 103109248A CN 2011800213290 A CN2011800213290 A CN 2011800213290A CN 201180021329 A CN201180021329 A CN 201180021329A CN 103109248 A CN103109248 A CN 103109248A
Authority
CN
China
Prior art keywords
business
repeater
storer
data
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800213290A
Other languages
English (en)
Other versions
CN103109248B (zh
Inventor
山口孝雄
吉田笃
石井友规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103109248A publication Critical patent/CN103109248A/zh
Application granted granted Critical
Publication of CN103109248B publication Critical patent/CN103109248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在片上网络(NoC)中，即使各种各样的延迟请求的业务混合存在也能够实现省电力传输。中继器是数据传输系统中所利用的中继器，该数据传输系统具备：发送数据的第1节点；接收由第1节点发送来的数据的第2节点；和用于中继第1以及第2节点之间所传输的数据的多个中继器。中继器具备：负载值处理部，其取得与通信总线连接的其他中继器的负载值的信息；和汇集判定部，其在发生多个业务时，基于从各中继器所获得的负载值的信息，根据各业务所请求的传输品质对传输多个业务的传输路径以及多个业务的数据的目的地的至少一者进行汇集。

Description

中继器以及芯片电路
技术领域
本发明涉及实现使存储器存取等的负载分散的半导体系统中的省电传输且低延迟的网络传输技术。
背景技术
目前为止，为了谋求半导体芯片电路(chip circuit)中的存储器存取负载的分散化，提出了在综合考虑实现成本与处理性能的同时将存取速度不同的存储器进行有机结合的阶层型存储器的半导体系统电路。尤其是为了解决总线负载集中的课题，正在进行通过半导体芯片电路内的网络即片上网络(Network on Chip；以下本申请说明书中记述为“NoC”。)来在多个传输路径中使业务分散的研究开发。
由于NoC需要大量的存储器从而功耗变大，所以，如何降低NoC内的中继器(也称为“路由器”(router)。)中的功耗则成为课题。目前为止，提出了根据业务(traffic)的中继动作的有无来使中继器的动作停止或者使动作再开始的方式(电源门控：power gating)。
非专利文献1中，关于使中继器的动作再开始时而成为课题的起动时间的隐蔽方法，提出了利用路由(routing)的解决法。另外，还公开了使中继器的动作停止或再开始的单位以细粒级(fine-graded)来进行的技术。
在先技术文献
非专利文献
非专利文献1：松谷宏纪，鲤测道纮，中村宏，天野英晴，”在CMP中的片上路由器的运行时间电源门控的评价”，信息处理学会研究报告2009-ARC-185，no.2，Oct2009.
发明的概要
发明所要解决的课题
NoC中，由于存储器的存取时刻发生变化，所以需要分散可追随存储器存取请求的存储器存取的负载。为了实现此，需要进行用于存储数据的存储器的决定与从总线主控装置(例如，CPU或DSP)至存储器为止的传输路径的决定两者。
通过按照业务分散到多个存储器以及多个传输路径的方式来分别决定存储器以及传输路径，由此，能降低存储器、传输路径的负载。而且，通过使存储器、传输路径的负载分散，能够降低负载的峰值。其结果，能够在设计时抑制所需的传输路径的最大性能，由此通过采用以更低的动作频率来进行动作的传输路径，进而能够谋求省电化。
上述的为了省电化的电源门控技术包括：在各中继器对负载的有无进行计测并且关断中继器的电源供给(休止控制)、以及在发生负载的时间点快速地使电力供给再开始(唤醒控制)。
由于电源门控中根据业务的发生状况而多发生休止控制以及唤醒控制，所以存在延迟增大的情况。针对这样的问题，在非专利文献1中，通过在各中继器设置用于隐蔽该延迟的控制部来进行应对。
但是，在特设这样的控制部时，将产生在复杂的控制中所需的设计成本、部件成本增大这样的问题。
发明内容
本发明是鉴于上述课题而开发的，其目的在于谋求在中继器中无需进行延迟隐蔽的特别的控制部，在降低电源门控所引起的延迟的同时谋求NoC的省电化。
解决课题的手段
本发明的某实施方式的中继器是数据传输系统中所利用的中继器，该数据传输系统具备：发送数据的第1节点；接收由所述第1节点发送来的所述数据的第2节点；和用于中继所述第1节点以及所述第2节点之间所传输的所述数据的多个中继器，所述中继器具备：负载值处理部，其取得与所述通信总线连接的其他中继器的负载值的信息；和汇集判定部，其在发生多个业务时，基于从各中继器所获得的所述负载值的信息，并根据各业务所请求的传输品质，对用于传输所述多个业务的传输路径以及所述多个业务的数据的目的地中的至少一者进行汇集。
所述负载值可以是传输延迟时间、吞吐量、延迟时间的波动、在中继器内的数据残留时间、缓冲量、可取得频带中的任意一者。
所述传输品质可以是延迟时间、吞吐量、可取得频带中的任意一者。
本发明的其他的实施方式的中继器是在总线主控装置与多个存储器之间，通过在被网络化了的通信总线上，对业务进行中继的中继器，所述中继器具备：延迟时间处理部，其取得与所述通信总线连接的其他中继器的处理延迟时间的信息；和汇集判定部，其在发生多个业务时，基于从各中继器所获得的所述传输延迟时间的信息，并根据各业务的容许延迟时间，对用于传输所述多个业务的传输路径、以及存储所述多个业务的数据的存储器中的至少一者进行汇集。
所述中继器还可以构成为：具备接收部，其接收数据；和发送部，其发送所述处理延迟时间的信息，在所述中继器与所述多个存储器的某一个相连接时，所述延迟时间处理部经由所述发送部将在所述接收部中的所述处理延迟时间的信息转送给其他中继器。
所述中继器也可以构成为：还具备接收所述处理延迟时间的信息的接收部，在所述中继器与所述总线主控装置相连接时，所述延迟时间处理部经由所述接收部对所述其他中继器中的所述处理延迟时间的信息进行收集。
也可以构成为：所述汇集判定部利用请求低延迟的业务的延迟时间、中继级数以及流过所述通信总线的传输单位的数据长中的至少1者来生成评价值，并根据所述评价值来决定所述传输路径以及所述存储器中的至少一者。
所述中继器也可以构成为：还具备接收部，其接收业务的数据；和解析部，其基于所述数据对所述业务的振幅进行解析，所述汇集判定部基于所述业务的振幅的大小，对所述传输路径以及所述存储器中的至少一者进行汇集。
所述中继器也可以构成为：还具备交叉流判定部，该交叉流判定部基于所述多个业务的发送目的地，对有无业务的交叉进行判定，在发生业务的交叉时，通过变更所述多个业务中的至少1个业务的发送目的地来抑制
交叉。
也可以构成为：所述汇集判定部在连续地发生所述多个业务的情况下，对所述传输路径以及所述存储器中的至少一者进行汇集，在间断地发生所述多个业务的情况下，排除在汇集的对象外。
本发明的再其他的实施方式的芯片电路具备：至少1个的总线主控装置；多个存储器；和多个技术方案1所述的中继器，其设置于在所述至少1个的总线主控装置以及所述多个存储器之间的被网络化了的通信总线上。
芯片电路也可以构成为：多个所述中继器中的至少1个中继器所具备的汇集判定部对传输所述多个业务的传输路径以及存储所述多个业务的数据的存储器中的至少一者进行汇集，作为汇集的结果，使已成为不对业务进行传输的中继器的动作停止。
芯片电路也可以构成为：多个所述中继器中的至少1个中继器所具备的汇集判定部对传输所述多个业务的传输路径以及存储所述多个业务的数据的存储器中的至少一者进行汇集，作为汇集的结果，使不对业务的数据进行收容的存储器的动作停止。
发明的效果
本发明的中继器在同时发生多个业务时，基于由各中继器所获得的各中继器中的处理延迟时间的信息，并根据各业务所请求的品质，对传输多个业务的传输路径以及存储所述多个业务的数据的存储器中的至少一者进行汇集。由此，在片上网络NoC中，无需在中继装置用于进行延迟的隐蔽的特别的控制部，能够既降低由电源门控带来的延迟还能够谋求省电化。
附图说明
图1(a)以及(b)是表示NoC的一部分构成的图。
图2是表示以2维网格型而结合了总线主控装置(bus master)的一般的NoC的构成例的图。
图3是示意性表示根据实施方式1的路径控制方法来进行传输路径的控制的NoC的一个示例的图。
图4是表示中继器的连接构成例的图。
图5是表示中继器的内部构成例的图。
图6是表示与用户利用便携式电话的内置摄像机或电影摄像机等的摄像装置拍摄视频，在确认拍摄内容时的摄像装置的处理关联的数据的流动的图。
图7是表示实现低延迟传输的NoC的网络构造的图。
图8是表示分组(packet)60的传输格式的一个示例以及将分组60分割为多个数据片(flit)的示例的图。
图9是表示在NoC上流动的业务流(traffic flow)的特性例的图。
图10是表示延迟时间的信息的收集与转送的处理顺序的流程图。
图11(A)以及(B)基于评价式进行业务的汇集，来控制中继器动作的有无的示例的图。
图12是表示根据业务的特性所决定的存储器与传输路径的示例的图。
图13(A)以及(B)是表示在中继器的业务的交叉次数的削减前后的业务的流的示例的图。
图14(A)是表示进行交叉的业务的流的图，(B)以及(C)是表示交叉流判定部213所管理的交叉信息表的构成的图。
图15是表示中继器的处理顺序的流程图。
图16是表示图15的步骤S704的处理的详细顺序的流程图。
图17是表示成为选择存储器与路径的选择基准的评价值的具体示例的图。
图18是表示基于成为选择存储器与路径的选择基准的评价值来选择存储器与路径的具体示例的图。
图19(A)以及(B)是表示按照每一功能框块来切断总线主控装置或中继器的电路的电源的情况下的利用例的图。
具体实施方式
以下，参照说明书附图，对本发明的中继器的实施方式进行说明。中继器以低延迟进行数据的传输。
首先，图1(a)以及图1(b)表示NoC的一部分的构成。图1(a)表示硬件连接构成例的图，图1(b)是其示意图。根据图1(a)以及(b)，示出了设于芯片10上的总线主控装置1a～1c分别经由中继器(R)2与总线3连接的情况。
图2表示以2维网格型对总线主控装置进行了结合的一般NoC的构成例。对每一微处理器、DSP、存储器、输入输出电路等的总线主控装置，配置有进行数据转送路径控制的中继器R。并且，在中继器R间通过短布线相连接(link)。
另外，在图2所示的构成中，各中继器与总线主控装置直接连接。但是，在各中继器与总线主控装置之间，连接有网络接口控制器(NetworkInterface Controller；以后记述为“NIC”。)等的其他的功能部。
例如，NIC具备总线协议的变换处理功能、以及从多个存储器中选择能够确保总线主控装置所请求的存储容量的存储器，将选择的存储器通知给总线主控装置的功能。另外，在中继器与存储器之间连接有NIC以及存储器控制器。NIC进行总线协议变换处理、进行数据传输的去路与返回路的对应关系建立，将返回路的针对去路的响应返送给NIC。存储器控制器与NIC连接，进行对存储器的存取顺序的控制等。
其次，在本发明的实施方式中所预设的NoC总线的构成进行说明。
图3示意地表示根据本实施方式的路径控制方法来进行传输路径的控制的NoC的一个示例。在图3的系统中设置有其一侧与存储器连接，另一侧与1个或者多个芯片连接的仲裁器(调停器)。1个或者多个芯片分别进行因特网处理、多媒体处理。图3右侧的框块(block)表示仲裁器及存储器的详细构成。另外，将图3右侧的仲裁器与存储器综合后得到的框块通过2根连接线而与最上段记载的多个芯片相连接。不过该记载仅仅是一个示例。可以为任意的根数。
多个芯片经由仲裁器(调停器)进行存储器存取。并且，仲裁器内部以NoC来构成。如图3右侧的框块所示那样，通过利用NoC来使存取向多个存储器分散，能够不使总线的负载集中，以较低的动作时钟使NoC进行动作。在图3的示例中，因特网的处理与媒体处理的2种业务混合存在，在仲裁器内的NoC的传输路径上的业务将发生干涉，由此，发生传输延迟。
具体而言，在以片上网络(Network on Chip)来构成内置有因特网功能的电视机、便携式电话的总线的情况下，在片上网络的网络上传输请求了低延迟传输的业务与未请求低延迟传输的业务。例如，作为低延迟请求级别高的传输，如电视机频道切换的用户操作那样，是需要高响应性的处理。另一方面，作为低延迟请求级别低的传输，存在有因特网的内容(contents)显示中的背景描写那样的、无需响应性的业务。在这些的业务混合存在于同一网络上的情况下，由于业务的相互干涉，可容许延迟的业务(低延迟请求级别低的业务)将对需要低延迟传输的业务(低延迟请求级别高的业务)造成影响。
在本实施方式中，预想是业务的特性存在差异的传输。作为业务的特性，例如可举出业务率、每个应用的分组大小、业务流的个数、应用所必须的低延迟的程度(低延迟请求级别)。
本实施方式的NoC中，设置规定的时间长的传输时隙(slot)，可与传输时隙同步地传输对象信息，也可不同步地传输对象信息。另外，中继器中，不发生分组的废弃，直至可传输为止保持分组。并且，也可导入流控制，调整进行发送的分组间隔。另外，本实施方式中，将进行传输的数据的单位称为分组或者数据片。
图4以及图5表示中继器的构成。
图4表示多个总线主控装置2001、中继器2002以及存储器2003的连接关系。根据来自总线主控装置2001(例如DSP、CPU、IO等)的请求，经由多级的中继器2002，向多个存储器2003中的适当存储器进行存取。为了使业务的负载进行分散，通过多级连接多个中继器2002，来抑制传输路径上的拥挤。另外，准备多个存储器2003，通过不使存取目的地发生集中，来减轻对存储器的存取负载。
图5表示中继器内部的构成例。在该构成中，独立控制从总线主控装置向存储器的传输以及从存储器向总线主控装置的传输。
中继器具备接收部201以及202、发送部205以及206。接收部(B1、···、BX)201从其他中继器或者总线主控装置接收命令、数据列。接收部(M1、···、MZ)202接收来自其他中继器或者存储器的命令、数据列。发送部(B1、···、BN)205以及发送部(M1、···、MY)206将命令、数据列发送给所决定的传输目的地(其他中继器或者存储器)。
将接收部设为具有2系统的理由在于：要设为能同时地处理来自多个中继器、总线主控装置、存储器的业务。另外，将发送部设为具有2系统的理由在于：要设为能同时地处理向多个中继器、总线主控装置、存储器的业务。另外，接收部以及发送部的至少一者也可以设为3系统以上，一者或者两者也可以是1系统。
另外，在图的构成中，为了同时处理来自总线主控装置的存取请求与来自存储器的存取请求，按照每一去往目的地(总线主控装置侧或者存储器侧)而设置有接收缓冲(buffer)(未图示)。
中继器还具备分组构造解析部203(或者分组构造解析部204)、延迟时间处理部207、连接关系数据库208、路径信息部209、路径/存储器汇集判定部210、交叉流判定部213。
分组构造解析部203(或者分组构造解析部204)对接收的分组的构造进行解析，判定有无低延迟传输的请求。另外，关于分组的构造(传输格式)，将参照图8在后面详述。
延迟时间处理部207参照已存储有表示中继器的连接关系的信息的连接关系数据库208，来决定业务的延迟时间的收集或者发送的任意一个动作。更具体而言，延迟时间处理部207经由接收部(B1、···、BX)201，从位于总线主控装置侧的其他中继器或者总线主控装置中接收接收状况的信息。该中继器也可以是前述的NIC。接收状况的信息不仅仅诸如传输延迟时间，也可以是接收部的缓冲量、分组的残留时间、延迟时间的波动(抖动)、传输效率(吞吐量：throughput)、可取得的频带等、传输路、接收方的总线主控装置(例如，存储器)的负载值。另外，经由发送部(M1～MY)206将接收状况的信息传输给其他中继器或者存储器。另外，延迟时间处理部207经由接收部(M1～MZ)202，接收来自位于存储器侧的其他中继器的接收信息的信息或者从存储器接收接收状况的信息，利用发送部(B1～BN)205传输给其他中继器或者总线主控装置。由此，将数据发送给所决定的传输目的地。
路径信息部209对路径信息进行管理。
路径/存储器汇集判定部210决定传输目的地的中继器或者存储器。路径/存储器汇集判定部210所进行的决定处理在本实施方式中称为“汇集”。“汇集”是指，在传输业务的存储器与传输路径中的至少一者存在有多个的情况下，将其数量缩减至更少的数量。例如，在多个处理器间同时发生多个业务的情况下，将一部分或者所有业务发送给同一存储器的情形称为“存储器的汇集”。另外，将以经由公共的传输路径来传输一部分或者所有业务的方式来决定传输路径的情形称为“传输路径的汇集”。以下，在包含“存储器的汇集”以及“传输路径的汇集”的至少一者时，记述为“业务的汇集”。
路径/存储器汇集判定部210对连续发生的一系列的业务进行汇集，对间断地发生的业务不进行汇集。通过如上述那样对业务进行区分汇集，即使间断的业务较多地发生也将其排除在汇集的对象外。由此，能够防止汇集处理的多发，能够削减路径、存储器的汇集处理所需的处理的开销(overhead)。另外，在此所谓的“间断的业务”是指，总线主控装置、存储器分别独立发出的多个业务。间断的业务间，其相互的发送源以及发送目的地没有关联。另一方面，“连续发生的一系列的业务”是指，总线主控装置、存储器相互关联的多个业务。一系列的业务间，其发送源以及/或者发送目的地存在关联。另外，间断的业务利用与连续地传输的业务相同的存储器、或相同的传输路径来进行传输。
交叉流判定部213判定有无在中继器中的交叉流。关于交叉流的判定处理，将参照图14在后面详述。
图6表示与用户通过便携式电话的内置摄像机或电影摄像机等的摄像装置拍摄视频，在确认拍摄内容时的摄像装置的处理相关联的数据的流动。图6示出了与总线主控装置的各种处理关联地进行的存储器的动作与经由中继器在总线主控装置与存储器之间所授受的数据的示例。
例如，总线主控装置所进行的摄像处理中，将视频数据以及音频数据发送给存储器并记录于存储器。另外，变换处理中，将视频数据以及音频数据从存储器中读出，并将通过总线主控装置进行变换后的视频数据以及音频数据发送给存储器并记录于存储器。
以下，利用该示例对本实施方式中作为对象的业务进行具体说明。
总线主控装置对应于构成终端的用于实现摄像处理、变换处理、再生指示、显示处理的各处理的处理器、I/O等。存储器对应于DRAM、SD存储器卡那样的外部存储器、SRAM那样的内部存储器等。存储器也可以有多个。而且，各自的性能也可以不必一致。另外，存储器并不必须在物理上设置于1个位置，也可以配置多个位置所需个数。
摄像装置按照图示的摄像处理、变换处理、再生指示、显示处理的顺序进行处理。以下，根据上述的处理顺序对发生的业务流进行说明。
首先，在摄像处理中，将从摄像机与麦克风所获得的视频数据、音频数据临时存储在存储器。由于视频、音频数据是实时生成的，在从总线主控装置向存储器的数据传输时，低延迟传输的请求高。
其次，在变换处理中，将拍摄处理中所获得的视频数据以图像编码方式变换为适于再生处理的图像编码方式(例：从JPEG变换为MPEG)。另外，关于音频数据，在必要的情况下变换编码方式。上述的编码方式的变换处理也称为译码处理。
译码处理时，读出记录于存储器的视频数据、音频数据，通过DSP等进行变换处理，将其结果记录到存储器中。由于译码处理能够在拍摄处理的后台进行处理，所以在变换处理时的总线主控装置与存储器间传输时，低延迟传输的请求最低。
接下来的再生指示是响应来自对终端进行操作的用户的指示而发出的。在发出了再生指示的情况下，与相应的存储器中所存储的视频、音频数据的读出请求相关的控制数据，从总线主控装置被发送至存储器。另外，表示该响应的控制数据从存储器返送给总线主控装置。收发的控制数据的低延迟传输的请求最高。其理由是：为了提高用户的操作性而较其他所有数据优先地处理。
最后，根据用户的再生指示，从存储器中读出相应的视频数据、音频数据并向总线主控装置进行传输。为了提高用户的操作性，向总线主控装置所传输的视频数据以及音频数据的低延迟传输的请求与摄像处理相同地，其低延迟传输请求高。
以下，以本应用为例进行具体说明。另外，本实施方式并不限于该应用。
图7表示用于实现低延迟传输的NoC的网络构造。在图7的示例中，分为将应中继的处理旁路的路径和不将该中继旁路的普通路径。另外，区分地记载了低延迟请求级别比规定级别高的存储器与并非如此的存储器。例如，作为仅收容低延迟请求级别比预先确定的级别高的业务(例如，摄像处理的业务)的存储器，可以利用SRAM等的在物理上高速的存储器。作为用于收容低延迟请求级别不比预先确定的级别高的业务的存储器，可以利用上述在物理上高速的存储器以外的存储器(例如DRAM等的相对低速的存储器)。作为选择实现旁路的路径的方法，选择用于收容低延迟请求高的业务的存储器的方法将在后面详细说明。另外，实现旁路的路径的设定并不限于图示的示例，也可以对所有的中继器设定旁路的路径。另外，并不必须设定请求低延迟的存储器。
图8表示分组60的传输格式的一个示例以及将分组60分割为多个数据片群64、65的示例。
分组60具备头区域61、数据区域62以及控制代码区域63。数据片64主要是用于传输头区域61的数据片。数据片群65主要是用于传输数据区域62的数据片。
在头区域61中，从图面右侧起按顺序分别记述有发送目的地的地址、发送源的地址、流ID、数据类别、用于区分所请求的品质的信息(例如，低延迟请求级别(低延迟请求的种类))、表示振幅的信息。在这些信息后记述有要传输的数据。
低延迟请求的种类的记述方法是任意的，也可以以多值进行表现。例如，针对低延迟请求级别高且需要高的响应性的用户接口(图6的示例中，再生指示)的处理则分配低的数值。另一方面，针对低延迟请求级别低且通过后台处理可对应的视频的译码处理(图6的示例中，变换处理)则分配高的数值。低延迟请求越高则越分配低的数值。
其次，说明业务的振幅。例如，根据视频再生的速度不同，所需的视频数据的量也发生变化，因此，从存储器至总线主控装置的转送速度、业务的振幅也不同。更具体而言，若为2倍速再生，则需2倍的业务量与业务的振幅。业务的振幅由所利用的数据种类(例如，是文本数据还是运动图像数据等)、再生速度等来决定。
在数据区域62记述有诸如视频数据、音频数据。在控制代码区域63中记述有诸如预先确定的分组60的结束代码。
基于上述头区域61的数据中的发送目的地的地址、发送源的地址，来进行分组的中继处理、接收侧的接收处理。另外，基于低延迟请求的种类来决定传输路径。
发送侧的总线主控装置将分组分解为被称为数据片的小的分组单位后进行传输。在接收侧的存储器中，基于结束代码，将所传输的数据片重构为分组。如图的示例所示的那样，数据片的长度可以以记述发送目的地的地址、发送源的地址、低延迟请求的种类的区域等、能记述控制数据的长度为基准。
例如，1分组的大小为128字节，1数据片的大小为32比特或者64比特。其中，1分组的大小以及1数据片的大小可根据应用而不同，因此，要留意的是上述的大小只是一个示例。
图9表示NoC上流动的流的特性例。
准备用于识别流的ID、用于识别数据类别的项目、表示低延迟传输的请求的程度的高度的项目、表示业务的特性的项目。关于低延迟传输的请求的程度的高度，在图9的示例中，数值越低则请求越高。如图6的示例中所示，再生指示那样的控制数据的其请求最高。
在本实施方式中，将业务的振幅作为业务的特性而采用。“业务的振幅”是指，业务量的大小的时间变动幅度，表示相对于平均振幅(业务量)而存在哪种程度的偏离。例如“±30％”表示相对于平均振幅存在±30％的偏离。该数值越大则业务的负载变动越高。
另外，在将业务进行分组化后在网络上进行传输的情况下，振幅大且其周期短的业务为相对较长的分组且以较短的发送间隔进行传输。相反，振幅小且其周期长的业务是相对短的分组且以较长的发送间隔进行传输。这样地，也可以包含业务的周期，将其定义为业务的特性。
可通过对半导体的设计时所预想的业务进行评价来预先把握上述的数据类别、低延迟传输的请求高低、业务的振幅的信息。或者，现实上，鉴于发生用户操作等的、在半导体的设计时间点难以估计的业务，也可以在半导体的动作时利用各中继器对这些的信息进行收集。基于该流的特性，以后述的方法来选择传输路径、存储器。另外，与路径/存储器汇集判定部210所存储的流特性相关的信息当各流未传输一定时间以上时消去。另外，也可基于路径/存储器汇集判定部210所存储的流特性来决定路由(routing)。
中继器的接收部201、202接收图8中所示的传输格式的分组。分组构造解析部203、204对接收的分组进行解析，将解析后的结果存储在路径/存储器汇集判定部210中。路径/存储器汇集判定部210所存储的项目也可以是图9所示的项目。如上所述，本实施方式中，将业务的“振幅”作为业务特性的一个示例。
图10是表示延迟时间的信息的收集与转送的处理顺序的流程图。
步骤S401中，延迟时间处理部207参照连接关系数据库208，来把握中继器的连接关系。步骤S402中，延迟时间处理部207判定自身所属的中继器(以下记述为“自中继器”)是否与总线主控装置连接。如图7的中继器群X那样，只要与总线主控装置连接，则处理进入步骤S403，如未连接则处理进入步骤S404。步骤S403中，延迟时间处理部207对与存储器直接连接的所有中继器的延迟时间的信息进行收集，并将该信息存储在内部。
步骤S404中，延迟时间处理部207判定自中继器是否与存储器连接。如图7的中继器群Y那样，只要与存储器连接则处理进入步骤S405，如未连接则处理返回至步骤S401。
步骤S405中，延迟时间处理部207将在自中继器的接收部201的处理延迟时间的信息发送给与总线主控装置直接连接的所有中继器。发送目的地是来问询的中继器的地址或者预先设定的地址。与总线主控装置连接的中继器(图7的中继器群X)基于所获得的延迟时间，来决定传输路径与存储器。另外，中继器(图7的中继器群X)可以是前述的NIC。另外，一般具有实际时间制约的应用需在设计时确定的延迟时间内(容许延迟时间)进行传输的情况较多。基于该容许延迟时间，各总线主控装置可决定传输路径与存储器。而且，容许延迟时间较大的应用重视吞吐量的情形较多，各总线主控装置也可以基于吞吐量或者可取得的频带来决定传输路径与存储器。
关于延迟时间的信息，可从上述的中继器定期地进行发送，也可从延迟时间处理部207对上述的中继器发送请求，作为基于该请求的来自中继器的响应来进行发送。延迟时间的信息能够以数据在接收部201的停留时间来表现，也能够以每单位时间所处理的分组数来进行表现。
另外，在以维(次元)顺序路由等的NoC中一般的路由进行安装的情况下，在将唯一决定了到存储器的传输路径的网络的构造(例如，蝶式)在设计时进行定义而选择发送目的地的存储器的情况下，路径是唯一决定的。通过针对与存储器连接的中继器的延迟时间的信息进行收集，能够主要收集存储器的存取负载。
上述的传输延迟也可以通过从总线主控装置至存储器为止的路径进行测定。另外，不仅仅延迟时间的信息，也可以收集振幅的值。
以上，说明了在从总线主控装置至存储器的数据传输时，基于与存储器的正前面连接的中继器的接收部201的接收状态来收集延迟时间的方法。根据总线主控装置至存储器的数据传输请求，在从存储器至总线主控装置的数据传输时，基于与存储器的正前面连接的中继器的接收部202的接收状态来收集延迟时间，不仅是总线主控装置至存储器的去路，关于存储器至总线主控装置的返回路也能够进行利用了延迟时间的存储器与传输路径的选择。本实施方式以存储器至总线主控装置的数据传输时的去路的说明为中心，对于存储器至总线主控装置的返回路也可以适用相同的方法。
另外，关于也包含了中继器所产生的传输延迟在内的存储器与传输路径的选择方法的详情，将后述。
其次，说明本实施方式的对业务进行汇集的处理。首先起初，对汇集业务的形态进行说明，其后，说明用于进行汇集的中继器的动作。
图11表示进行基于评价式的业务的汇集来控制中继器动作的有无的示例。
图11(A)表示从主控k至存储器k(k：1～4的整数)传输业务的状态(传输的初始状态)。在初始状态中，所有的中继器进行业务的中继动作。另外，低延迟传输请求高的一部分的业务经由为了低延迟传输而设置的传输路径。
在初始状态下，在存在业务的传输率低的传输路径或存在写入速度较慢的存储器时，尽管进行中继转送的业务较少，中继器也需继续进行动作。在此，将利用的存储器以及/或者传输路径汇集到其他的存储器以及/或者传输路径，最大限度地使用其资源(resource)的能力。由此，能够制作出不进行业务传输的存储器以及/或者传输路径。从而通过使不中继业务的中继器的动作停止，来谋求省电化。
图11(B)是进行基于评价式的业务的汇集，仅使中继业务的中继器进行动作的情况下的具体示例。通过适用后述的评价式来进行存储器、传输路径的汇集，由此制作出不进行业务中继的传输路径，使不进行业务中继的中继器R0的动作停止。“使动作停止”意味着设为电源关断(OFF)状态，或者转移至休止状态。由此，能够谋求省电化。另外“电源关断状态”是指切断对中继器内的所有内部电路群的电源供给。另外“休止状态”是指，停止对中继器的内部电路群的一部分电源或者时钟的供给或者虽进行供给但使供给量降低。
图12表示根据业务的特性所决定的存储器与传输路径的示例。
图的示例中，按照业务的振幅的大小来区分使用用于收容业务的数据的存储器。存储器1收容±5％的振幅的业务的数据，存储器2以及存储器3分别收容±10％、±30％的振幅的业务的数据。另外，低延迟传输的请求高的业务经由低延迟的传输路径。其他的业务则选择至所分配的存储器能以最小的中继次数进行传输的传输路径。
如图所示，对传输路径以及存储器进行汇集时，多个中继器R0不必对业务进行中继，另外存储器4不必对业务的数据进行收容。由此，能够使中继器R0以及存储器4的动作停止。
如上所述，按照在考虑传输品质的同时利用特定的存储器或特定的传输路径的方式对业务进行汇集。由此，制作出不进行业务中继的传输路径，能够通过使不进行业务中继的中继器以及不对业务的数据进行收容的存储器向电源关断状态或者休止状态变化，来谋求省电化。
在图的示例中，按照业务的振幅接近的业务彼此被分配到相同的存储器的方式，对各存储器分配业务。不过，该分配方法仅仅是一个示例。相反，也可以按照尽可能地将不同振幅的业务分配到各存储器的方式来决定存储器与传输路径。通过将相同的振幅的业务收容于相同的存储器，能够易于保证传输品质，相反，通过将不同振幅的业务分配到各存储器，能够期待对各存储器的负载成为相同。
其次，说明通过降低业务的流的交叉，以抑制拥挤，来决定用于使资源(resource)的能力可进行更有效利用的传输路径的方法。
图13(A)以及图13(B)表示在中继器中的业务的交叉次数的削减前后的业务的流的示例。
图13(A)是在图12的示例中所示的根据业务的特性来选择存储器与传输路径的示例。
现在关注通过主控装置2以及主控装置3正下方的各中继器所中继的业务。首先，从主控装置4朝向存储器1的业务流与从主控装置2朝向存储器2的业务流发生交叉。并且从主控装置4朝向存储器1的业务流与从主控装置3朝向存储器3的业务流也发生交叉。
“交叉”是在中继器对不同的业务的数据进行中继时，利用图5所示的发送部(B1～BN)205以及发送部(M1～MY)206中的不同发送部时而发生的。换而言之，为了发送不同业务的数据而必须切换发送部时，可以说业务的流发生交叉。
图14(A)表示交叉的业务流。在图的示例中，将发送目的地地址B以及D设为利用不同的发送部来进行发送。关注从地址A至地址B所传输的业务(主路径上的业务)的流时，从地址C至地址D所传输的2个业务的流发生交叉。因此，可以说从地址A至地址B所传输的业务与从地址C至地址D所传输的2个业务发生交叉。
图5所示的交叉流判定部213判定上述交叉是否发生。图14的(B)以及(C)表示交叉流判定部213所管理的交叉信息表的构成。
在交叉信息表中记述有与交叉的流相关的信息。
在图14(B)的示例中，交叉信息表中记述有用于识别业务流的识别编号(流ID)、流的发送源地址、发送目的地地址。在图的示例中，识别编号1的发送源地址为A，发送目的地地址为B。根据交叉信息表中所记述的发送源地址与发送目的地地址的组合来判定有无交叉流。
另外，在图14(C)的示例中，交叉信息表记述有用于识别流的识别编号(流ID)以及该中继器所利用的发送部。在图的示例中，识别编号1的流是利用发送部M1向其他中继器或者存储器所传输的。交叉流判定部213判定交叉信息表中记述的发送部在多个业务的流间是否一致。如一致则未发生交叉。另一方面，如为不一致的情况，则发生了交叉。
在发生了交叉的中继器中将发生分组转送的配分处理，由此易成为拥挤的原因。通过防止中继器的交叉，能够期待抑制拥挤。
图13(B)是回避交叉而选择了存储器与传输路径的例。将主控装置4向存储器1的业务传输切换为从主控装置4向存储器4的传输由此能够减少交叉。另外，将从主控装置1向存储器3的业务传输切换为从主控装置1向存储器2的业务传输，由此能够减少交叉，因此，能够抑制在中继器的业务干涉，能够期待抑制拥挤。
通过以上的方法，通过在考虑传输品质(业务的特性、交叉的有无)的同时对特定的存储器、特定的传输路径进行汇集，从而制作出不进行业务中继的传输路，通过使不进行业务中继的中继器的动作停止来谋求省电化。另外，相对于图12中所示的方法，汇集处理虽变复杂，但既能改善图12的传输品质还能谋求省电化。
图15是表示中继器的处理顺序的流程图。首先，要留意的是：图15的处理并不是在所有中继器进行的处理。图15的处理是在与总线主控装置直接连接的中继器(属于图7的中继器群X的中继器)从其总线主控装置接收到数据(数据片)时进行的。业务的汇集并不是由进行业务中继的中继器来进行的。在业务发生后立即通过接收到该业务的中继器来进行，由此，能够更高效地利用资源(resources)的能力。
另外，也存在从存储器向总线主控装置发送的业务。在该情况下，与存储器直接连接的中继器(属于图7的中继器群Y的中继器)在从该存储器接收到数据(数据片)时进行即可。
其他中继器可将接受的业务原样地如通常地进行中继即可。关于其他中继器所进行的处理顺序，省略其说明。
执行图15所记载的处理的中继器从其他中继器或者总线主控装置接收数据片，根据以下的处理顺序，将数据片转送给存储器或者中继器。
根据图15的处理，如音频数据、控制数据那样，在业务的振幅小且期望高的低延迟传输的应用(例如，以安装了NoC的多功能便携式电话所实现的IP电话、音频再生)进行动作的情况下，进行利用了评价式的业务的汇集。通过利用评价式，能够进行考虑了成为延迟的各种要素(例如，中继器的负载、中继级数、数据长)的在存储器与传输路径上的汇集。
另外，如与视频或环球网(Web)功能相关的业务那样，在业务的振幅较大的应用(例如，地面数字广播的接收处理、视频再生)进行动作的情况下，进行与业务振幅对应的存储器与传输路径的决定。通过对于与视频相关的业务以及与环球网(Web)功能相关的业务那样的、振幅相类似的业务进行汇集，由于业务的多重效果，能够期待进行汇集的同时改善传输效率。另外，即使对振幅大的业务进行了汇集，也能够按照传输频带不会不足地设计电路。在统计上来看，总线主控装置或存储器不会同时且持续地以接近于最大振幅的振幅来使业务进行传输(业务的多重效果)。某一个业务的振幅变小时，其他的业务的振幅变大，从而能够高效地利用传输频带。
步骤S701中，接收部201从总线主控装置以数据片为单位来接收数据。分组构造解析部203根据接收的数据片单位的数据，来构筑图8所示的数据列(分组)并确定发送目的地，再次分解为数据片并进行中继处理。
步骤S702中，路径/存储器汇集判定部210判定是否利用评价式来进行业务的汇集。是否利用评价式进行业务的汇集可在设计时静态地决定，也可根据应用所请求的品质请求(在图8中所示的以数据片的“低延迟请求”的区域来区分)来动态地决定汇集方法。
步骤S702中，如果是利用评价式进行业务的汇集，则处理进入步骤S703，如果不利用评价式进行业务的汇集的情况下，处理进入步骤S706。
步骤S703中，路径/存储器汇集判定部210收集各路径的延迟时间(D)。接下来，步骤S704中，路径/存储器汇集判定部210选择收容了低延迟请求高的请求的存储器，选择到该存储器的延迟时间最小的路径。在此，“收容了低延迟求高的请求的存储器”是在设计时或安装时预先确定的、SRAM等的高速存储器。另外，关于路径的具体选择方法，通过图16来进行说明。
另一方面，步骤S706中，分组构造解析部203基于接收数据对业务的振幅的大小进行解析，步骤S707中取得各存储器的业务的振幅。另外，也可以在各中继器预先对每一存储器所收容的业务振幅进行定义，可从各存储器和关于业务的振幅进行了定义的存储部中取得业务的振幅的信息。
其结果，根据分组的解析结果与各存储器中所收容的业务的振幅的定义，路径/存储器汇集判定部210选择业务的振幅最接近的存储器(步骤708)。
其次，各中继器的路径/存储器汇集判定部210搜索是否发生交叉(步骤709)，判定在中继器是否发生交叉(步骤S710)。在判定为在中继器发生交叉的情况下，处理进入步骤S711。步骤S711中，路径/存储器汇集判定部210对其他的存储器进行再选择，尝试消除交叉(步骤711)。另外，在即使对所有存储器进行再选择仍然还检测出所有交叉的情况下，随机选择存储器，或选择路径最短的存储器。另一方面，在判定为在中继器未发生交叉的情况下，从总线主控装置开始进行数据的发送。
图16是表示图15的步骤S704的处理的详细顺序的流程图。本实施方式中，为了对传输目的地的存储器以及传输路径的至少一者进行汇集，而定义了评价式。该评价式中，不仅有主要反映存储器的存取负载的参数、即“请求低延迟的业务的延迟时间(D)”，还有影响到由于中继器中的中继处理而产生的延迟时间的“至作为对象的存储器为止的中继级数(H)”或“作为传输对象之数据的数据长(L)”。由此，来选择传输目的地的存储器与传输路径。评价式由H×L×D来定义。
具体而言，步骤S901中，首先，从某中继器中收集请求低延迟的业务的延迟时间(D)、至作为对象的存储器为止的中继级数(H)、作为传输对象的数据的数据长(L)的各信息。
图5所示的延迟时间处理部207收集低延迟请求的业务的延迟时间(D)。延迟时间处理部207从与存储器连接的中继器(属于图7的中继器群Y的中继器)中收集延迟时间。关于与存储器连接的中继器的延迟时间处理部207，其将分组在接收部201的残留时间、残留时间的偏差、残留量等的信息作为延迟时间的信息而进行收集。
“至作为对象的存储器为止的中继级数(H)”是至作为对象的存储器为止所插入的中继器的个数。如上述所述，中继级数是在设计时由总线主控装置、存储器的构成方法来唯一决定。于是，对各中继器赋予至各存储器为止的中继级数的信息即可。或者，也可以考虑系统构成变更的容易度，在系统上，在1个位置处从各中继器中收集与至各存储器为止的中继级数相关的信息，并将其读出即可。
“作为传输对象的数据的数据长(L)”是在设计时所决定的数据，以在中继器、总线主控装置、存储器中进行处理的基本单位、即在设计时所决定的数据长，来进行数据的处理。也可以考虑系统构成变更的容易度，在系统上，在1个位置处从各中继器中收集与至各存储器为止的中继级数相关的信息，并将其读出，中继器、总线主控装置、存储器的各部进行动作即可。
一般，数据长是根据应用所需的传输品质来决定的。例如，对于低延迟请求高的应用而言，通过使数据长减小，能够实现低延迟传输。另外，在需要高的吞吐量的情况下，通过增长数据长来实现高吞吐量传输。
步骤S902中，路径/存储器汇集判定部203基于这些信息，来计算路径选择(评价式＝H×L×D)。接下来，在通过评价式所计算出的评价值的阈值内，将评价值最小的路径作为对象，按照流个数增多的顺序或者流个数成为相同的方式来决定转送目的地。
通过图15以及图16中说明的方法，不仅能够选择存储器的存取负载，还能选择也包含了由中继器所产生的传输延迟在内的存储器与传输路径。
图17表示成为选择存储器与路径的选择基准的评价值的具体示例。
作为用于计算评价值的参数，利用从总线主控装置至存储器为止的中继级数(H)、分组的长度(L)、从总线主控装置至存储器为止的传输延迟时间(D)。作为评价值的计算方法的具体示例，可考虑各参数数值的乘法计算。
其中，本实施方式中以乘法计算来构筑评价式，但本实施方式并不必须限于该评价式的运算方法。例如，评价式也可以是加减运算。在以加法式(例如，评价值＝H+L+D)来构成评价值的情况下，能够以较少的运算量，仅对特定的项目(例如，传输延迟时间的项目)进行加权，进行重视了该项目的评价。另外，只要是能计算出基于从总线主控装置至存储器为止的中继级数(H)、分组的长度(L)、从总线主控装置至存储器为止的传输延迟时间(D)的评价结果的评价式即可。另外，并不必须利用所有的中继级数(H)、分组的长度(L)、传输延迟时间(D)的所有指标，只要利用1个以上的指标而能够选择存储器以及传输路径即可。
根据图17的示例所理解的那样，中继级数越增加，评价值越变高(图17的(1))。另外，数据长越变长则评价值越变高(图17的(2))。并且，延迟时间越变长则评价值越变高(图17的(3))。在图的示例中可知：评价值越高越不是低延迟传输用的路径。基于表示前述的流特性的低延迟请求级别的数值，来选择与所获得的评价值相匹配的传输路径与存储器。另外，表示低延迟请求级别的数值与评价值的关系可预先(在设计时)决定，在动作时，根据该关系来选择传输路径与存储器。
参照图17具体地说明汇集的方法。
图17的示例中，计算出“4”、“8”、“16”的值，作为每一路径的评价值。现在将阈值定义为8。图17的示例中，按照将最小的评价值的路径作为对象且流个数成为相同的方式来决定转送目的地。最小的评价值的路径是评价值为“4”的路径1与路径3。图17的示例中，按照流个数的差距变小的方式，选择路径1。根据该方法，取代某种程度的汇集效果，路径的评价值不易超过阈值，能够容易地确保传输品质。
作为提高汇集效果的其他方法，将阈值为8，或者与8最接近的路径作为选择候补。在图的示例中，举出将路径2、路径4、路径5作为候补。通过选择流个数最大的路径(图的示例中，路径5)，能够提高路径的汇集效果。后者的方法易于获得高的路径的汇集效果。
图18表示基于成为选择存储器与路径的选择基准的评价值来选择存储器与路径的具体示例。
该图表示通过各中继器对总线主控装置至存储器为止的路径进行管理的示例。图的示例中示出了中继器(5)的路径信息(从主控装置2至各存储器进行传输的传输路径)。在图的示例(主控装置2→中继器(3)→存储器1)中设定从主控装置2经由中继器(1)到存储器1的路径。在中继器(5)中，针对所设定的各路径而计算出评价值，在需要低延迟传输的情况下，选择评价值低的、“主控装置2→中继器(3)→存储器1”的路径。
这些的路径信息可通过被适当路由所代表的方法来进行动态构筑，也可以在设计时预先决定。在以基于适当路由的路由方法路来实现的情况下，易于对应设计时所未设想的负载上升等。
另一方面，如图的示例那样，当在设计时固定地决定了从总线主控装置至存储器的路由的情况下，能够抑制路由的安装、芯片电路的功耗。通过实现利用了该评价值的方法，能够进行考虑了存储器存取的负载与在中继器所发生的延迟两者的存储器与路径的选择。
图19(A)以及(B)表示按各功能框块而切断总线主控装置、中继器的电路的电源的情况下的利用例。
图19(A)表示所有的总线主控装置、中继器的电路的电源均接通时的传输路径的示例。图19(B)表示将一部分的总线主控装置、中继器的电路的电源被关断时的传输路径的示例。后者的示例设想是在将环球网(Web)功能与视频处理功能通过NoC而安装的多功能便携式电话。具体而言，设想为：在摄像机的拍摄处理时，将与Web功能关联的总线主控装置群、中继器群的电源设为关断，在与视频处理功能关联的总线主控装置群、中继器群的电源设为接通。
图19(A)以及图19(B)中，与最上段的总线主控装置直接连接的中继器R相当于属于图7的中继器群X的中继器，最下段的中继器相当于属于图7的中继器群Y的中继器。虽未记载存储器，也只要将图面上的总线主控装置的一部分置换为存储器即可。
图19(A)中，按照各业务独立地被传输的方式选择各传输路径。由此，分散了业务的传输负载。
在另一方的图19(B)中，避开电源已成为关断的路径，使利用的传输路径进行公共化地来汇集传输路径。由此，抑制进行动作的中继器，谋求功耗的降低。另外，总线主控装置能够基于以应用级别所取得的信息来确定通过关断电源而使哪个路径不能被利用。
根据本实施方式，在考虑了传输品质的同时来对特定的存储器、特定的传输路径进行汇集，由此，能够制作出不进行业务中继的传输路，使不进行业务中继的中继器的动作停止。由此，能够实现省电化。并且，不仅如此，通过应用动作的休止等而将一部分的总线主控装置、中继器的电路的电源设为关断的情况下，由于是利用有限的传输路径来进行传输，因此，也能够利用于进行考虑了传输品质的业务的汇集的用途中。而且，作为设计工具，汇集的结果是，能够将设计时成为了闲置的中继器在实装时进行削除，易于实现安装面积小的半导体，且易于进行总线主控装置的追加/修正等，所以，能够在半导体的最优设计下进行应用。
本申请发明不仅可安装在芯片(NoC)上，也可作为进行芯片上用于安装的设计以及验证的仿真模拟程序来予以实施。这样的仿真模拟程序可通过计算机来执行。本实施方式中，图5所示的各构成要素作为仿真模拟程序上的目标化的组类(class)来进行实装。各组类通过读入预先确定的仿真模拟预案(scenario)，在计算机上实现与上述的实施方式的各构成要素对应的动作。换而言之，与各构成要素对应的动作作为计算机的处理步骤，可串行或并行地执行。
作为总线主控装置而安装的组类，通过读入以仿真模拟器所定义的仿真模拟预案，来决定对中继器的组类假设发送分组的定时等的条件。而且，对在各路径的发送状态以及本实施方式的处理进行仿真模拟，进行用于决定存储器以及发送路径的动作。
作为总线主控装置而安装的组类，在仿真模拟预案所记述的仿真模拟的结束条件成立为止的期间，进行动作，计算出动作中的吞吐量、等待时间(latency)、总线流量的变动模样、动作频率、功耗的预估值等，并提供给程序的利用者。基于此，程序的利用者进行拓扑、性能的评价，来进行设计以及验证。
例如在仿真模拟预案的各行中，通常记述有发送源总线主控装置的ID、发送目的地总线主控装置或者存储器的ID、进行发送的分组或者数据片的大小、进行发送的定时等的信息。另外，也能够通过对多个仿真模拟预案成批处理地进行评价，能够高效地验证出以预想的所有的预案是否能保证所希望的性能。另外，通过使总线的拓扑、节点数、处理器或DSP、存储器、周边IO的配置进行变化来进行性能比较，能够确定对于仿真模拟预案最优的网构成。本实施方式的构成也可适用作为本方式的设计以及验证工具。本申请发明在作为设计以及验证工具而被实施时也可使用。
产业上的可利用性
本发明所涉及的中继器(省电力传输装置)能够在系统LSI上的数据传输中利用。作为中继装置的典型用途，预想了从处理器、I/O等的总线主控装置至存储器进行存取的用途。但是，本发明所涉及的中继装置的用途不限于从处理器至存储器的存取的用途。其他的示例中，也可取代存储器，作为多核、图形/处理器，将多个处理器、DSP之间的数据传输用途作为对象。
标号说明
201、202接收部
203、204分组构造解析部
205、206发送部
207延迟时间处理部
208连接关系数据库
209路径信息部
210路径/存储器汇集判定部
213交叉流判定部
2001总线主控装置
2002中继器
2003存储器

Claims (14)

1.一种中继器，其是数据传输系统中所利用的中继器，该数据传输系统具备：发送数据的第1节点；接收由所述第1节点发送来的所述数据的第2节点；和用于中继所述第1节点以及所述第2节点之间所传输的所述数据的多个中继器，
所述中继器具备：
负载值处理部，其取得与所述通信总线连接的其他中继器的负载值的信息；和
汇集判定部，其在发生多个业务时，基于从各中继器所获得的所述负载值的信息，并根据各业务所请求的传输品质，对用于传输所述多个业务的传输路径以及所述多个业务的数据的目的地中的至少一者进行汇集。
2.根据权利要求1所述的中继器，其中，
所述负载值是传输延迟时间、吞吐量、延迟时间的波动、在中继器内的数据残留时间、缓冲量、可取得频带中的任意一者。
3.根据权利要求1所述的中继器，其中，
所述传输品质是延迟时间、吞吐量、可取得频带中的任意一者。
4.一种中继器，其是在总线主控装置与多个存储器之间，通过在被网络化了的通信总线上，对业务进行中继的中继器，
所述中继器具备：
延迟时间处理部，其取得与所述通信总线连接的其他中继器的处理延迟时间的信息；和
汇集判定部，其在发生多个业务时，基于从各中继器所获得的所述传输延迟时间的信息，并根据各业务的容许延迟时间，对用于传输所述多个业务的传输路径、以及存储所述多个业务的数据的存储器中的至少一者进行汇集。
5.根据权利要求4所述的中继器，其中，
所述中继器还具备：
接收部，其接收数据；和
发送部，其发送所述处理延迟时间的信息，
在所述中继器与所述多个存储器的某一个相连接时，所述延迟时间处理部经由所述发送部将所述接收部中的所述处理延迟时间的信息转送给其他中继器。
6.根据权利要求4所述的中继器，其中，
所述中继器还具备接收所述处理延迟时间的信息的接收部，
在所述中继器与所述总线主控装置相连接时，所述延迟时间处理部经由所述接收部对所述其他中继器中的所述处理延迟时间的信息进行收集。
7.根据权利要求4所述的中继器，其中，
所述汇集判定部利用请求低延迟的业务的延迟时间、中继级数以及流过所述通信总线的传输单位的数据长中的至少1者来生成评价值，并根据所述评价值来决定所述传输路径以及所述存储器中的至少一者。
8.根据权利要求4所述的中继器，其中，
所述中继器还具备：
接收部，其接收业务的数据；和
解析部，其基于所述数据对所述业务的振幅进行解析，
所述汇集判定部基于所述业务的振幅的大小，对所述传输路径以及所述存储器中的至少一者进行汇集。
9.根据权利要求4所述的中继器，其中，
所述中继器还具备交叉流判定部，
该交叉流判定部基于所述多个业务的发送目的地，对有无业务的交叉进行判定，在发生业务的交叉时，通过变更所述多个业务中的至少1个业务的发送目的地来抑制交叉。
10.根据权利要求4所述的中继器，其中，
所述汇集判定部在连续地发生所述多个业务的情况下，对所述传输路径以及所述存储器中的至少一者进行汇集，在间断地发生所述多个业务的情况下，将所述传输路径以及所述存储器中的至少一者排除在汇集的对象外。
11.一种芯片电路，其具备：
至少1个总线主控装置；
多个存储器；和
多个权利要求1所述的中继器，设置于所述至少1个总线主控装置以及所述多个存储器之间的被网络化了的通信总线上。
12.根据权利要求11所述的芯片电路，其中，
多个所述中继器中的至少1个中继器所具备的汇集判定部对传输所述多个业务的传输路径以及存储所述多个业务的数据的存储器中的至少一者进行汇集，
作为汇集的结果，使已成为不对业务进行传输的中继器的动作停止。
13.根据权利要求11所述的芯片电路，其中，
多个所述中继器中的至少1个中继器所具备的汇集判定部对传输所述多个业务的传输路径以及存储所述多个业务的数据的存储器中的至少一者进行汇集，
作为汇集的结果，使不对业务的数据进行收容的存储器的动作停止。
14.根据权利要求12所述的芯片电路，其中，
多个所述中继器中的至少1个中继器所具备的汇集判定部对传输所述多个业务的传输路径以及存储所述多个业务的数据的存储器中的至少一者进行汇集，
作为汇集的结果，使不对业务的数据进行收容的存储器的动作停止。
CN201180021329.0A 2010-05-12 2011-04-22 中继器以及芯片电路 Active CN103109248B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010110478 2010-05-12
JP2010-110478 2010-05-12
PCT/JP2011/002356 WO2011142087A1 (ja) 2010-05-12 2011-04-22 中継器およびチップ回路

Publications (2)

Publication Number Publication Date
CN103109248A true CN103109248A (zh) 2013-05-15
CN103109248B CN103109248B (zh) 2016-03-23

Family

ID=44914147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180021329.0A Active CN103109248B (zh) 2010-05-12 2011-04-22 中继器以及芯片电路

Country Status (4)

Country Link
US (1) US9025457B2 (zh)
JP (2) JP5122025B2 (zh)
CN (1) CN103109248B (zh)
WO (1) WO2011142087A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106818420A (zh) * 2017-02-28 2017-06-13 深圳前海弘稼科技有限公司 一种增强型无线远程灌溉方法及系统
CN107005477A (zh) * 2014-12-22 2017-08-01 英特尔公司 用于片上网络的基于链路延迟的路由装置

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201119698D0 (en) * 2011-11-15 2011-12-28 Texecom Ltd A method for enhancing data transfer across a wireless network arrangement
US8885510B2 (en) 2012-10-09 2014-11-11 Netspeed Systems Heterogeneous channel capacities in an interconnect
JP2014082713A (ja) 2012-10-18 2014-05-08 Canon Inc データ処理装置及びその制御方法
US8934377B2 (en) 2013-03-11 2015-01-13 Netspeed Systems Reconfigurable NoC for customizing traffic and optimizing performance after NoC synthesis
US9541987B2 (en) * 2013-06-28 2017-01-10 Intel Corporation Generic host-based controller latency method and appartus
WO2015008411A1 (ja) * 2013-07-19 2015-01-22 日本電気株式会社 パケット転送システム、制御装置、制御方法、および非一時的なコンピュータ可読媒体
WO2015008410A1 (ja) * 2013-07-19 2015-01-22 日本電気株式会社 ネットワークシステム、制御装置、制御方法、および非一時的なコンピュータ可読媒体
US9471726B2 (en) 2013-07-25 2016-10-18 Netspeed Systems System level simulation in network on chip architecture
US9054977B2 (en) 2013-08-05 2015-06-09 Netspeed Systems Automatic NoC topology generation
US9699079B2 (en) 2013-12-30 2017-07-04 Netspeed Systems Streaming bridge design with host interfaces and network on chip (NoC) layers
US9473415B2 (en) 2014-02-20 2016-10-18 Netspeed Systems QoS in a system with end-to-end flow control and QoS aware buffer allocation
US9473359B2 (en) * 2014-06-06 2016-10-18 Netspeed Systems Transactional traffic specification for network-on-chip design
US9367442B2 (en) * 2014-07-12 2016-06-14 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Allocating memory usage based on voltage regulator efficiency
US10528682B2 (en) 2014-09-04 2020-01-07 Netspeed Systems Automatic performance characterization of a network-on-chip (NOC) interconnect
US9742630B2 (en) 2014-09-22 2017-08-22 Netspeed Systems Configurable router for a network on chip (NoC)
US9477280B1 (en) 2014-09-24 2016-10-25 Netspeed Systems Specification for automatic power management of network-on-chip and system-on-chip
US10042404B2 (en) 2014-09-26 2018-08-07 Netspeed Systems Automatic generation of power management sequence in a SoC or NoC
US9571341B1 (en) 2014-10-01 2017-02-14 Netspeed Systems Clock gating for system-on-chip elements
US9529400B1 (en) 2014-10-29 2016-12-27 Netspeed Systems Automatic power domain and voltage domain assignment to system-on-chip agents and network-on-chip elements
US10061531B2 (en) 2015-01-29 2018-08-28 Knuedge Incorporated Uniform system wide addressing for a computing system
US9660942B2 (en) 2015-02-03 2017-05-23 Netspeed Systems Automatic buffer sizing for optimal network-on-chip design
US9444702B1 (en) 2015-02-06 2016-09-13 Netspeed Systems System and method for visualization of NoC performance based on simulation output
US9568970B1 (en) * 2015-02-12 2017-02-14 Netspeed Systems, Inc. Hardware and software enabled implementation of power profile management instructions in system on chip
US9928204B2 (en) 2015-02-12 2018-03-27 Netspeed Systems, Inc. Transaction expansion for NoC simulation and NoC design
US10050843B2 (en) 2015-02-18 2018-08-14 Netspeed Systems Generation of network-on-chip layout based on user specified topological constraints
US10348563B2 (en) 2015-02-18 2019-07-09 Netspeed Systems, Inc. System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology
US9864728B2 (en) 2015-05-29 2018-01-09 Netspeed Systems, Inc. Automatic generation of physically aware aggregation/distribution networks
US9825809B2 (en) 2015-05-29 2017-11-21 Netspeed Systems Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip
US20170063626A1 (en) * 2015-06-18 2017-03-02 Netspeed Systems System and method for grouping of network on chip (noc) elements
US10218580B2 (en) 2015-06-18 2019-02-26 Netspeed Systems Generating physically aware network-on-chip design from a physical system-on-chip specification
US10303832B2 (en) 2015-09-18 2019-05-28 Mitsubishi Electric Corporation Architecture generating device
US11165717B2 (en) 2015-10-26 2021-11-02 Western Digital Technologies, Inc. Fabric interconnection for memory banks based on network-on-chip methodology
US10346049B2 (en) * 2016-04-29 2019-07-09 Friday Harbor Llc Distributed contiguous reads in a network on a chip architecture
US10452124B2 (en) 2016-09-12 2019-10-22 Netspeed Systems, Inc. Systems and methods for facilitating low power on a network-on-chip
US20180159786A1 (en) 2016-12-02 2018-06-07 Netspeed Systems, Inc. Interface virtualization and fast path for network on chip
US10313269B2 (en) 2016-12-26 2019-06-04 Netspeed Systems, Inc. System and method for network on chip construction through machine learning
US10063496B2 (en) 2017-01-10 2018-08-28 Netspeed Systems Inc. Buffer sizing of a NoC through machine learning
US10084725B2 (en) 2017-01-11 2018-09-25 Netspeed Systems, Inc. Extracting features from a NoC for machine learning construction
US10469337B2 (en) 2017-02-01 2019-11-05 Netspeed Systems, Inc. Cost management against requirements for the generation of a NoC
US10298485B2 (en) 2017-02-06 2019-05-21 Netspeed Systems, Inc. Systems and methods for NoC construction
US10983910B2 (en) 2018-02-22 2021-04-20 Netspeed Systems, Inc. Bandwidth weighting mechanism based network-on-chip (NoC) configuration
US10896476B2 (en) 2018-02-22 2021-01-19 Netspeed Systems, Inc. Repository of integration description of hardware intellectual property for NoC construction and SoC integration
US10547514B2 (en) 2018-02-22 2020-01-28 Netspeed Systems, Inc. Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation
US11144457B2 (en) 2018-02-22 2021-10-12 Netspeed Systems, Inc. Enhanced page locality in network-on-chip (NoC) architectures
US11023377B2 (en) 2018-02-23 2021-06-01 Netspeed Systems, Inc. Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA)
US11176302B2 (en) 2018-02-23 2021-11-16 Netspeed Systems, Inc. System on chip (SoC) builder
US10860762B2 (en) 2019-07-11 2020-12-08 Intel Corpration Subsystem-based SoC integration
WO2022264351A1 (ja) * 2021-06-17 2022-12-22 三菱電機株式会社 データ処理装置及びデータ処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09128106A (ja) * 1995-10-26 1997-05-16 Internatl Business Mach Corp <Ibm> 情報処理システム
US20040125399A1 (en) * 2002-12-17 2004-07-01 Oki Data Corporation Image forming apparatus and image processing system
CN1930831A (zh) * 2004-03-08 2007-03-14 皇家飞利浦电子股份有限公司 用于包交换控制的集成电路和方法
WO2009150849A1 (ja) * 2008-06-12 2009-12-17 パナソニック株式会社 ネットワーク監視装置、バスシステム監視装置、方法、およびプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3769544B2 (ja) * 2003-01-31 2006-04-26 富士通株式会社 伝送帯域制御装置
US20070010205A1 (en) * 2003-05-14 2007-01-11 Koninklijke Philips Electronics N.V. Time-division multiplexing circuit-switching router
WO2008004188A1 (en) * 2006-07-05 2008-01-10 Nxp B.V. Electronic device, system on chip and method for monitoring a data flow
WO2009124069A1 (en) * 2008-04-02 2009-10-08 Marvell World Trade Ltd. Reduced power transmission
US7869383B2 (en) * 2008-07-24 2011-01-11 Symform, Inc. Shared community storage network
JP5113093B2 (ja) * 2009-01-06 2013-01-09 Ｋｄｄｉ株式会社 ネットワークの管理システム及び管理方法
EP2441218B1 (en) * 2009-06-09 2013-03-27 Telefonaktiebolaget LM Ericsson (publ) A communications network and a method in a communications network
WO2010144002A1 (en) * 2009-06-09 2010-12-16 Telefonaktiebolaget L M Ericsson (Publ) Power-saving functions in communications networks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09128106A (ja) * 1995-10-26 1997-05-16 Internatl Business Mach Corp <Ibm> 情報処理システム
US20040125399A1 (en) * 2002-12-17 2004-07-01 Oki Data Corporation Image forming apparatus and image processing system
CN1930831A (zh) * 2004-03-08 2007-03-14 皇家飞利浦电子股份有限公司 用于包交换控制的集成电路和方法
WO2009150849A1 (ja) * 2008-06-12 2009-12-17 パナソニック株式会社 ネットワーク監視装置、バスシステム監視装置、方法、およびプログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAISUKE ARAI等: "ECO-friendly Distributed Routing Protocol for Reducing Network Energy Consumption", 《IEICE TECHNICAL REPORT》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005477A (zh) * 2014-12-22 2017-08-01 英特尔公司 用于片上网络的基于链路延迟的路由装置
CN107005477B (zh) * 2014-12-22 2021-03-02 英特尔公司 用于片上网络的基于链路延迟的路由装置
CN106818420A (zh) * 2017-02-28 2017-06-13 深圳前海弘稼科技有限公司 一种增强型无线远程灌溉方法及系统

Also Published As

Publication number Publication date
JP2012226776A (ja) 2012-11-15
JP5122025B2 (ja) 2013-01-16
JPWO2011142087A1 (ja) 2013-07-22
JP5764741B2 (ja) 2015-08-19
WO2011142087A1 (ja) 2011-11-17
US20130028090A1 (en) 2013-01-31
US9025457B2 (en) 2015-05-05
CN103109248B (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
CN103109248B (zh) 中继器以及芯片电路
CN101771627B (zh) 互联网实时深度包解析和控制节点设备和方法
CN103348640B (zh) 中继装置
CN104919763A (zh) 通信装置、具有通信装置的路由器、总线系统以及具有总线系统的半导体电路的电路基板
JP4820466B2 (ja) 半導体システム、中継器およびチップ回路
CN101488923B (zh) 一种片上网络数据包编码优化的实现方法
CN106533957A (zh) 片上网络的拥塞信息传输控制方法和相关装置
Farahnakian et al. Optimized Q-learning model for distributing traffic in on-chip networks
Vazifedunn et al. Low‐cost regional‐based congestion‐aware routing algorithm for 2D mesh NoC
da Silva Jr et al. Wireless protocols design: challenges and opportunities
CN104598430A (zh) 一种cpu互联扩展系统的网络接口互联设计与控制系统
CN115426221A (zh) 一种物联网网关装置
Kumar On packet switched networks for on-chip communication
Ofek The topology, algorithms and analysis of a synchronous optical hypergraph architecture
CN105323320A (zh) 一种内容分发的方法及装置
Javadi et al. A comprehensive analytical model of interconnection networks in large‐scale cluster systems
Zid et al. New generic GALS NoC architectures with multiple QoS
CN115499343B (zh) 基于有效竞争流的时延分析方法、系统、设备和存储介质
RU2005111371A (ru) Способ управления компьютерной сетью и система для его осуществления
KR100804223B1 (ko) 이중화된 플로우 레코드 메모리를 이용한 ip 플로우 정보 관리 시스템
CN106603416B (zh) 一种基于并行结构codec的cdma路由节点
Zhou et al. Work in Progress: ACAC: An Adaptive Congestion-aware Approximate Communication Mechanism for Network-on-Chip Systems
Concer Design and performance evaluation of Network-on-chip communication protocols and architectures
Podiatchev et al. Survivable Payment Channel Networks
Asad Greener big data: optimizing data exchange and power procurement for data centers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160119

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant