CN114257700B - 一种基于时间戳方式平台内同步的pcr校正方法和系统 - Google Patents

Abstract

本发明涉及一种基于时间戳方式平台内同步的PCR校正方法和系统，其方法，包括以下步骤：S1：将输入码流进行均匀性平滑处理；S2：对均匀性平滑处理后的输入码流在平台内的不同子板之间进行时间戳同步；S3：对进行时间戳同步后的输入码流进行输入输出端时戳置入；S4：对输入输出端时戳置入后的输入码流进行基于时间戳的PCR校正。上述方案中，先将码流输入至码流平滑模块进行均匀性平滑处理，然后在平台内部不同子板的时戳同步模块进行时间戳同步，再使用跟随型方式对平台间跨子板TS码流进行PCR校正，达到了优异的PCR校正效果。

Description

一种基于时间戳方式平台内同步的PCR校正方法和系统

技术领域

本发明涉及数字电视技术领域，更具体地，涉及一种基于时间戳方式平台内同步的PCR校正方法和系统。

背景技术

在数字电视系统中，编码器和解码器的实际时钟不可能完全一致，如果不能处理好，两者之间很容易在长时间累积后有较大差异，最后可能会导致解码器异常，输出画面马赛克，卡顿，黑屏甚至解码器死机等状态。为了实现各种应用状态下的编码器以及解码器之间的同步从而引入了节目时钟基准(PCR)内嵌在传输流(TS)中。

然而在数字电视系统中，TS流会因为网络环境不稳定、节目复用及复用器所使用的非同源晶振等因素而导致解码端接收到的实际PCR值与TS流中携带的PCR值有一定的差异，这也会导致解码器异常。基于以上描述，在数字电视系统中，前端设备都需要在TS流输出前进行PCR校正。

现有的PCR校正算法，有三种方式：

第一种是再生型PCR校正，其核心思想就是用源端输入的PCR对本地PCR进行初始同步，然后依靠本地时钟再生复用后的PCR值。再生型PCR校正具有简单、方便、多节目同时校正，且无需考虑接口转换形式等优点。其缺点在于由于源端时钟与本地时钟存在频差，长时间的运行将导致PCR与PTS/DTS之间的误差逐步累积，解码端会出现唇音不同步现象，因此为了解决唇音不同步问题，需要本地时钟定期同步源时钟，而在同步源时钟操作的初始化本地计数器的瞬间会影响到PCR精度指标，这是周期性的，只要频差问题不解决，再生型PCR校正无法从根源上解决这个问题。

第二种是跟随型PCR校正，其核心思想是使用本地时钟进行时间戳计数，在码流输入端打上输入时间戳标签，经过复用码率调整之后再打上输出时间标签，通过输入输出时间戳确定PCR包在系统中的时延，并将此时延叠加到原PCR值上。跟随型的PCR校正方法，其优点是不会因此引入本地时钟与源时钟的频差因素，只要源端PCR正常即可保证输出端PCR正常。其缺点是其使用有较严格的限制条件：必须保证TS传输流在输入侧和输出侧TS包都是均匀间隔的，不能有抖动的存在，否则TS包的抖动将会引入到PCR精度中，从而影响PCR校正结果。该方式不适用于有抖动的IP传输流。

第三种是完全用本地时钟再生PCR、PTS和DTS，这种方式优点是无需考虑源端时钟与本地时钟的频差，也无需输入输出码流均匀及是PCR是否正常等限制。但是此种方式的缺点是实现起来最为复杂，处理模块多，资源消耗最大，很难应用于多通道多节目场景。

在这三种方式中，跟随型的PCR校正方法是实现最简单、方便且不会受本地和源端频差影响的方式，只要输入节目PCR正常，校正后的输出节目PCR就是正常的。但是其叠加了传输抖动之后会直接影响PCR指标的特性使其无法应用于IP网络传输及S卫星传输等码流存在抖动的传输场合。

现有的技术中，中国发明专利公开了一种多节目PCR校正系统及方法，系统包括码率调整模块、仲裁模块、PCR校正控制模块、PCR增量计算模块、新PCR计算模块和包间隔计算模块；方法包括：输出恒定码率的TS包，并提取TS包信息以输出；经仲裁处理后输出需当前处理的TS包信息，并发起PCR校正起始命令；控制协调PCR增量计算模块、新PCR计算模块和包间隔计算模块完成PCR校正处理；PCR校正处理包括：“进行各通道TS包计数、对当前校正PCR PID相邻包间隔计算和PCR增量值计算；计算得到当前处理PCR包的校正后PCR值；对包间隔值进行修正”；将校正后的PCR值分配给对应通道；将校正后的PCR值替换原PCR值后输出。该发明能对多通道、多节目PCR进行实时处理，消耗更少的资源，对于异常TS流有更好的容错特性，但是不适用于有抖动的IP传输流，也无法解决频差问题。

发明内容

本发明为解决现有的PCR校正系统不适用于有抖动的IP传输流，也无法解决频差问题的技术缺陷，提供了一种基于时间戳方式平台内同步的PCR校正方法和系统。

为实现以上发明目的，采用的技术方案是：

一种基于时间戳方式平台内同步的PCR校正方法，包括以下步骤：

S1：将输入码流进行均匀性平滑处理；

S2：对均匀性平滑处理后的输入码流在平台内的不同子板之间进行时间戳同步；

S3：对进行时间戳同步后的输入码流进行输入输出端时戳置入；

S4：对输入输出端时戳置入后的输入码流进行基于时间戳的PCR校正。

上述方案中，先将码流输入至码流平滑模块进行均匀性平滑处理，然后在平台内部不同子板的时戳同步模块进行时间戳同步，再使用跟随型方式对平台间跨子板TS码流进行PCR校正，达到了优异的PCR校正效果。

优选的，在步骤S1中，TS码流通过输入接口进入，经过接收模块后进行TS粗平滑，使用DDR较大的缓存空间对TS码流进行抗抖动，吸收前端IP传输或S卫星传输带来的较大的网络不均匀突发抖动，再输出相对较为平稳的TS码流；之后进行TS细平滑，使用FPGA的片内RAM缓存空间对经过粗平滑的TS码流进行精细的再平滑处理，其输出能严格恢复CBR码流TS包的均匀间隔特性。

优选的，所述TS粗平滑包括以下步骤：

S111：将输入的TS码流存储到DDR空间中，同时记录DDR空间写指针值WP；

S112：计算单位时间内写入DDR的TS包数目，用于计算输入TS码流的平均输入码率Ri；

S113：运用平滑控制算法将DDR空间全满存储TS包数目记为B，则半满位置为B/2,通过DDR存储空间的读指针RP与写指针WP差计算得到DDR存储的TS包数目P＝WP-RP，将ΔB＝P-B/2记为存包数目相对与DDR半满刻度的偏离值；

S114：读出DDR表示为：Ro＝Ri+A*ΔB，其中A为比例控制系数。

上述方案中，其控制采用的是比例控制的方式：较小的比例系数A抗码流突发有较明显的作用，可以起到比较好的平滑效果，不利方面是需要使用较多的DDR缓存空间来吸收码流抖动；较大的比例系数A可以减小码流突发对DDR缓存空间的压力，不利方面是其抗突发的作用较弱，平滑效果较差。

所述TS细平滑包括以下步骤：

S121：将读出DDR的TS码流存储到FPGA片内RAM空间，同时记录RAM写指针WP；

S122：通过码流中的前后PCR包中的PCR值及TS包数目计算TS码流的准确码率R；

S123：运用平滑控制算法将RAM空间的全满存储TS包数目记为B，半满位置为B/2，通过RAM存储空间的读指针RP和写指针WP之差计算RAM空间中的TS包数目P＝WP-RP；

S124：启动周期定时器T，每当定时器T定时结束后读取TS包数目P(i)，并与上一次定时结束的TS包数目P(i-1)作差，得到△P＝P(i)-P(i-1)；

S125：读出RAM的码率为：

其中，ΔR是每次定时判决中码率调整量，可通过参数根据实际场景进行调节，i＝0，1,2,3，……，且R(0)＝R为通过TS流的PCR包计算得到的准确码率值。

上述方案中，其采用的是对RAM缓存空间包数目的微分结果进行小步进调整的方式，其中定时器T和步进调整量ΔR是影响算法效果的主要参数。定时时间T的大小对算法结果的影响是：较短的定时时间输出码率的变化较为频繁，会有较灵敏的跟踪效果，对RAM空间的压力较小；较长的定时时间输出码率的变化较为缓慢，会有较好的平滑效果，所需的RAM存储空间会有较高的需求。步进调整量ΔR对算法结果的影响是：较小的ΔR表示较低的跃变阶梯，码率的连续性较好，平滑效果较好，不利因素是对RAM空间的压力较大；较大的ΔR表示较高的跃变阶梯，码率变化较明显，可较为迅速地将输入码率的变化反映到输出，减小对RAM的缓存压力，不利因素是其平滑效果较差。

上述方案中，在使用时间戳进行跟随型PCR校正的实现过程中，必须保证输入输出的TS码流是均匀的，否则码流的抖动将会被计入TS包的处理时延Δ中去从而导致PCR校正的错误。因此对于TS OVER IP传输、S卫星传输及其他存在传输抖动的传输方式，在接收TS流之后须将TS流严格恢复其CBR均匀码流间隔之后方可进行时间戳的PCR校正。在TS码流输入端有一个码流平滑模块，其目的是将输入存在抖动的TS码流恢复其CBR平滑均匀的特性。

两级平滑中，第一级为粗平滑，使用DDR较大的缓存空间对TS码流进行抗抖动，吸收前端IP传输或S卫星传输带来的较大的网络不均匀突发抖动，在输出相对较为平稳的TS码流；第二级为细平滑，使用FPGA的片内RAM缓存空间对经过第一级粗平滑的TS码流进行精细的再平滑处理，其输出能严格恢复CBR码流TS包的均匀间隔特性。

优选的，在步骤S2中，主板、输入子板和输出子板均有独立的27MHz时钟晶振和相同位数的27MHz时钟计数器，主板的计数器在归零时刻给每个子板发出一个同步归零信号，每个子板在接收到主板的同步归零信号后将本子板的计数器进行归零处理，从而保证输入子板和输出子板和主板的计数器保持同步，子板之间的计数器也就同时保持了同步；计数器的计数值就是整个系统的时间戳。

上述方案中，假设计数器位数为N，则N的取值需要考虑TS包从输入至输出的处理时延的最大可能的值T，则需要保证N位的计数器其计数的时间长度大于T，即有2^N＞T*f，f为晶振的频率27MHz。

以上描述的平台内时间同步校准机制，是一种简洁实用的装置，该装置的显著优点是简单经济且有效，无需平台内各子板需要相同的时钟晶振，或GPS定时，简化设计，降低设计成本和复杂度，且稳定性好。

优选的，在步骤S3中，输入TS码流在经过码流平滑模块处理恢复CBR流均匀间隔之后，需要在TS包中置入输入时戳，在TS包的188字节之上定义了一个时间戳包头，用于将前述置入的时间戳跟随TS包一起传输，完成复用和码率调整后送至输出端，然后输出端再置入输出时间戳，然后送至PCR校正模块。

上述方案中，输入TS流在经过平滑处理恢复CBR流均匀间隔之后，需要在TS包中置入输入时间戳，在TS包的188字节之上定义了一个时间戳包头，用于将前述置入的时间戳跟随TS包一起传输，完成复用和其他相关的处理之后送至输出端，然后输出端再置入输出时间戳，然后送至PCR校正模块，PCR校正模块根据输入和输出时间戳可以计算TS包在整个系统的处理时延，并用于前述PCR校正原理中的PCR校正算法应用。

优选的，在步骤S4中，先对经过复用和码率调整后的TS码流提取自定义包头中的输出时间戳，然后根据输出的时间戳计算TS包在整个系统的处理时延Δ；系统需要校准启动信号，作为提取第一个TS包处理时延Δ₀的判别依据，Δ₀作为后续时延作差的基准，启动校准之后，当有PCR包需要校正PCR值，则计算此PCR包的时延与基准时延之差(Δ_n-Δ₀)，并将此时延差叠加到原PCR值上形成校正后的值PCR’，最后再将PCR’重新置入TS包后输出，即完成了PCR校正过程。

一种基于时间戳方式平台内同步的PCR校正方法所用的系统，包括主板和子板，所述子板包括输入子板和输出子板，输入码流输入至输入子板，输入子板对输入码流进行均匀性平滑处理，均匀性平滑处理后的输入码流在主板与不同输入子板之间进行时间戳同步，并进行输入输出端时戳置入，再通过主板转发至输出子板，最终在输出子板上完成节目复用及PCR校正并输出。

上述方案中，先将输入的码流进行均匀性平滑处理，然后在平台内部不同子板之间进行时间戳同步，再使用跟随型方式对平台间跨子板TS码流进行PCR校正，达到了优异的PCR校正效果。

优选的，所述主板包括OSC模块、计数器模块和数据交换模块；所述OSC模块的输出端与所述计数器模块的输入端电性连接，所述计数器模块的输出端与所述输入子板的输入端和所述输出子板的输入端均电性连接，所述数据交换模块与所述输入子板和所述输出子板均电性连接。

优选的，所述输入子板包括码流平滑模块、输入时戳模块和时戳同步模块，所述码流平滑模块的输出端与所述输入时戳模块的输入端电性连接，所述输入时戳模块的输出端与所述数据交换模块的输入端电性连接；所述计数器模块的输出端与所述时戳同步模块的输入端电性连接。

优选的，所述输出子板包括时戳同步模块、输出时戳模块和PCR校正模块；所述时戳同步模块的输出端与所述输出时戳模块的输入端电性连接，所述输出时戳模块的输出端与所述PCR校正模块的输入端电性连接；所述计数器模块的输出端与所述时戳同步模块的输入端电性连接，所述数据交换模块的输出端与所述输出时戳模块的输入端电性连接，所述输出时戳模块的输出端与所述PCR校正模块的输入端电性连接。

上述方案中，该系统包含一个类主-子板结构，子板之间是相互独立的，主板与子板之间的关联在于主板可以定期为每个子板进行同步动作，同时在主板上有数据交换功能，完成子板之间的数据交互功能，在此并不限制数据交换所必须具有的方式，可以是通过交换机使用IP网络进行交换，也可以是通过FPGA以其他自定义的接口方式等。

子板可分为输入子板及输出子板，输入子板接收码流，并将码流经过一个码流平滑模块后再通过主板的数据交换模块转发至输出子板，最终在输出子板上完成节目复用及PCR校正并输出。

与现有技术相比，本发明的有益效果是：

本发明提供的一种基于时间戳方式平台内同步的PCR校正方法和系统，先将码流输入至码流平滑模块进行均匀性平滑处理，然后在平台内部不同子板的时戳同步模块进行时间戳同步，再使用跟随型方式对平台间跨子板TS码流进行PCR校正，达到了优异的PCR校正效果。

附图说明

图1为本发明的方法流程图；

图2为本发明的TS码流输入后平滑去抖动模块的总体功能模块框图图；

图3为本发明的码流平滑模块的内部结构图；

图4为本发明的子板间同步原理图；

图5为本发明的输入输出端时戳置入时定义的包头格式示例图；

图6为本发明的基于时间戳的PCR校正示意图；

图7为本发明的系统示意图

图8为本发明的均匀CBR码流经过处理后TS包的相对位置变化示意图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

以下结合附图和实施例对本发明做进一步的阐述。

实施例1

如图1～图6所示，一种基于时间戳方式平台内同步的PCR校正方法，用于所述的一种基于时间戳方式平台内同步的PCR校正系统，包括以下步骤：

S1：将输入码流进行均匀性平滑处理；

S2：对均匀性平滑处理后的输入码流在平台内的不同子板之间进行时间戳同步；

S3：对进行时间戳同步后的输入码流进行输入输出端时戳置入；

S4：对输入输出端时戳置入后的输入码流进行基于时间戳的PCR校正。

如图2所示，在步骤S1中，TS码流通过输入接口进入，经过接收模块后进行TS粗平滑，使用DDR较大的缓存空间对TS码流进行抗抖动，吸收前端IP传输或S卫星传输带来的较大的网络不均匀突发抖动，再输出相对较为平稳的TS码流；之后进行TS细平滑，使用FPGA的片内RAM缓存空间对经过粗平滑的TS码流进行精细的再平滑处理，其输出能严格恢复CBR码流TS包的均匀间隔特性。

如图3所示，所述TS粗平滑包括以下步骤：

S111：将输入的TS码流存储到DDR空间中，同时记录DDR空间写指针值WP；

S112：计算单位时间内写入DDR的TS包数目，用于计算输入TS码流的平均输入码率Ri；

S113：运用平滑控制算法将DDR空间全满存储TS包数目记为B，则半满位置为B/2,通过DDR存储空间的读指针RP与写指针WP差计算得到DDR存储的TS包数目P＝WP-RP，将ΔB＝P-B/2记为存包数目相对与DDR半满刻度的偏离值；

S114：读出DDR表示为：Ro＝Ri+A*ΔB，其中A为比例控制系数。

上述方案中，其控制采用的是比例控制的方式：较小的比例系数A抗码流突发有较明显的作用，可以起到比较好的平滑效果，不利方面是需要使用较多的DDR缓存空间来吸收码流抖动；较大的比例系数A可以减小码流突发对DDR缓存空间的压力，不利方面是其抗突发的作用较弱，平滑效果较差。

所述TS细平滑包括以下步骤：

S121：将读出DDR的TS码流存储到FPGA片内RAM空间，同时记录RAM写指针WP；

S122：通过码流中的前后PCR包中的PCR值及TS包数目计算TS码流的准确码率R；

S123：运用平滑控制算法将RAM空间的全满存储TS包数目记为B，半满位置为B/2，通过RAM存储空间的读指针RP和写指针WP之差计算RAM空间中的TS包数目P＝WP-RP；

S124：启动周期定时器T，每当定时器T定时结束后读取TS包数目P(i)，并与上一次定时结束的TS包数目P(i-1)作差，得到△P＝P(i)-P(i-1)；

S125：读出RAM的码率为：

其中，ΔR是每次定时判决中码率调整量，可通过参数根据实际场景进行调节，i＝0，1,2,3，……，且R(0)＝R为通过TS流的PCR包计算得到的准确码率值。

上述方案中，其采用的是对RAM缓存空间包数目的微分结果进行小步进调整的方式，其中定时器T和步进调整量ΔR是影响算法效果的主要参数。定时时间T的大小对算法结果的影响是：较短的定时时间输出码率的变化较为频繁，会有较灵敏的跟踪效果，对RAM空间的压力较小；较长的定时时间输出码率的变化较为缓慢，会有较好的平滑效果，所需的RAM存储空间会有较高的需求。步进调整量ΔR对算法结果的影响是：较小的ΔR表示较低的跃变阶梯，码率的连续性较好，平滑效果较好，不利因素是对RAM空间的压力较大；较大的ΔR表示较高的跃变阶梯，码率变化较明显，可较为迅速地将输入码率的变化反映到输出，减小对RAM的缓存压力，不利因素是其平滑效果较差。

上述方案中，在使用时间戳进行跟随型PCR校正的实现过程中，必须保证输入输出的TS码流是均匀的，否则码流的抖动将会被计入TS包的处理时延Δ中去从而导致PCR校正的错误。因此对于TS OVER IP传输、S卫星传输及其他存在传输抖动的传输方式，在接收TS流之后须将TS流严格恢复其CBR均匀码流间隔之后方可进行时间戳的PCR校正。在TS码流输入端有一个码流平滑模块，其目的是将输入存在抖动的TS码流恢复其CBR平滑均匀的特性。

两级平滑中，第一级为粗平滑，使用DDR较大的缓存空间对TS码流进行抗抖动，吸收前端IP传输或S卫星传输带来的较大的网络不均匀突发抖动，在输出相对较为平稳的TS码流；第二级为细平滑，使用FPGA的片内RAM缓存空间对经过第一级粗平滑的TS码流进行精细的再平滑处理，其输出能严格恢复CBR码流TS包的均匀间隔特性。

如图4所示，在步骤S2中，主板、输入子板和输出子板均有独立的27MHz时钟晶振和相同位数的27MHz时钟计数器，主板的计数器在归零时刻给每个子板发出一个同步归零信号，每个子板在接收到主板的同步归零信号后将本子板的计数器进行归零处理，从而保证输入子板和输出子板和主板的计数器保持同步，子板之间的计数器也就同时保持了同步；计数器的计数值就是整个系统的时间戳。

上述方案中，假设计数器位数为N，则N的取值需要考虑TS包从输入至输出的处理时延的最大可能的值T，则需要保证N位的计数器其计数的时间长度大于T，即有2^N＞T*f，f为晶振的频率27MHz。

以上描述的平台内时间同步校准机制，是一种简洁实用的装置，该装置的显著优点是简单经济且有效，无需平台内各子板需要相同的时钟晶振，或GPS定时，简化设计，降低设计成本和复杂度，且稳定性好。

如图5所示，在步骤S3中，输入TS码流在经过码流平滑模块处理恢复CBR流均匀间隔之后，需要在TS包中置入输入时戳，在TS包的188字节之上定义了一个时间戳包头，用于将前述置入的时间戳跟随TS包一起传输，完成复用和码率调整后送至输出端，然后输出端再置入输出时间戳，然后送至PCR校正模块。

上述方案中，输入TS流在经过平滑处理恢复CBR流均匀间隔之后，需要在TS包中置入输入时间戳，在TS包的188字节之上定义了一个时间戳包头，用于将前述置入的时间戳跟随TS包一起传输，完成复用和其他相关的处理之后送至输出端，然后输出端再置入输出时间戳，然后送至PCR校正模块，PCR校正模块根据输入和输出时间戳可以计算TS包在整个系统的处理时延，并用于前述PCR校正原理中的PCR校正算法应用。

如图6所示，在步骤S4中，先对经过复用和码率调整后的TS码流提取自定义包头中的输出时间戳，然后根据输出的时间戳计算TS包在整个系统的处理时延Δ；系统需要校准启动信号，作为提取第一个TS包处理时延Δ₀的判别依据，Δ₀作为后续时延作差的基准，启动校准之后，当有PCR包需要校正PCR值，则计算此PCR包的时延与基准时延之差(Δ_n-Δ₀)，并将此时延差叠加到原PCR值上形成校正后的值PCR’，最后再将PCR’重新置入TS包后输出，即完成了PCR校正过程。

实施例2

如图7所示，一种基于时间戳方式平台内同步的PCR校正方法所用的系统，包括主板和子板，所述子板包括输入子板和输出子板，输入码流输入至输入子板，输入子板对输入码流进行均匀性平滑处理，均匀性平滑处理后的输入码流在主板与不同输入子板之间进行时间戳同步，并进行输入输出端时戳置入，再通过主板转发至输出子板，最终在输出子板上完成节目复用及PCR校正并输出。

上述方案中，先将输入的码流进行均匀性平滑处理，然后在平台内部不同子板之间进行时间戳同步，再使用跟随型方式对平台间跨子板TS码流进行PCR校正，达到了优异的PCR校正效果。

优选的，所述主板包括OSC模块、计数器模块和数据交换模块；所述OSC模块的输出端与所述计数器模块的输入端电性连接，所述计数器模块的输出端与所述输入子板的输入端和所述输出子板的输入端均电性连接，所述数据交换模块与所述输入子板和所述输出子板均电性连接。

优选的，所述输入子板包括码流平滑模块、输入时戳模块和时戳同步模块，所述码流平滑模块的输出端与所述输入时戳模块的输入端电性连接，所述输入时戳模块的输出端与所述数据交换模块的输入端电性连接；所述计数器模块的输出端与所述时戳同步模块的输入端电性连接。

优选的，所述输出子板包括时戳同步模块、输出时戳模块和PCR校正模块；所述时戳同步模块的输出端与所述输出时戳模块的输入端电性连接，所述输出时戳模块的输出端与所述PCR校正模块的输入端电性连接；所述计数器模块的输出端与所述时戳同步模块的输入端电性连接，所述数据交换模块的输出端与所述输出时戳模块的输入端电性连接，所述输出时戳模块的输出端与所述PCR校正模块的输入端电性连接。

上述方案中，该系统包含一个类主-子板结构，子板之间是相互独立的，主板与子板之间的关联在于主板可以定期为每个子板进行同步动作，同时在主板上有数据交换功能，完成子板之间的数据交互功能，在此并不限制数据交换所必须具有的方式，可以是通过交换机使用IP网络进行交换，也可以是通过FPGA以其他自定义的接口方式等。

子板可分为输入子板及输出子板，输入子板接收码流，并将码流经过一个码流平滑模块后再通过主板的数据交换模块转发至输出子板，最终在输出子板上完成节目复用及PCR校正并输出。

实施例3

如图8所示是一个均匀的CBR码流经过一个复用系统和码率调整功能处理后TS包的相对位置发生变化的示意图，假设图中所示的标红的TS包为PCR包，每个PCR包在输入时均自携带了源端PCR值，其在输入时输入端标记了时间戳，记为Tin(i)(i＝0,1,2,...)，经过复用并码率调整之后，PCR包的相对位置发生了变化，在其输出时刻输出端也对TS包标记了时间戳，记为Tout(i)(i＝0,1,2,...)，此时PCR包所携带的PCR值因PCR包位置的改变必须进行校正，否则PCR指标将会出现错误。

在上面的描述中，可以记：

Tin(i)＝T_i,(i＝0,1,2,…)

Tout(i)＝T_i+Δ_i,(i＝0,1,2,…)

即Δ_i(i＝0,1,2,…)表示TS包从输入到输出经过的内部处理延时，由于节目复用及其他相关模块的处理导致每个TS包的处理延时不一致，所以在输出端需要对TS码流进行PCR校正操作。

依照PCR校正的原理，假设取第一个PCR包的PCR值作为基准，则此后每个PCR包的PCR值需要在第一个PCR包的基础上计算其与第一个PCR包之间的时间间隔，如图-2所示的第三个PCR包，其校正后的PCR值应为：

PCR2'＝PCR0+T2'＝PCR0+(T2-T0)+(Δ2-Δ0)

在上式中，(T2-T0)是在本地用本地时钟记录的输入端码流的时间戳，(Δ2-Δ0)则表示了用本地时钟所记录的两个TS包所经过处理时延的差值。在此所描述的T2'＝(T2-T0)+(Δ2-Δ0)是用本地时钟所计数的时间间隔，当记录的是第n个TS包时，则有：

Tn'＝(Tn-T0)+(Δn-Δ0)

上式是用本地时钟进行计数的，随着n值递增，将会出现本地时钟频率与源端时钟频率存在频差而导致的误差累积问题。上式中(Tn-T0)相较(Δn-Δ0)是占主要部分的分量，如果将式中的(Tn-T0)使用(PCRn-PCR0)来置换，由于(PCRn-PCR0)是使用源端时钟计数的结果，因此不会存在频差累积问题，这就是跟随型PCR校正的由来，此时则有：

RCRn'＝RCR0+Tn'＝RCR0+(Tn-T0)+(Δn-Δ0)

＝PCR0+(PCRn-PCR0)+(Δn-Δ0)＝PCRn+(Δn-Δ0)

上式中(Δn-Δ0)表示将第n个PCR包的处理时延与第0个PCR包的处理时延作差并将作差的结果叠加到第n个PCR包的PCR值上，即可完成PCR校正。以上即是使用时间戳方式进行跟随型PCR校正的算法原理。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (6)

1.一种基于时间戳方式平台内同步的PCR校正方法，其特征在于，包括以下步骤：

S1：将输入码流进行均匀性平滑处理；

在步骤S1中，TS码流通过输入接口进入，经过接收模块后进行TS粗平滑，使用DDR较大的缓存空间对TS码流进行抗抖动，吸收前端IP传输或S卫星传输带来的较大的网络不均匀突发抖动，再输出相对较为平稳的TS码流；之后进行TS细平滑，使用FPGA的片内RAM缓存空间对经过粗平滑的TS码流进行精细的再平滑处理，其输出能严格恢复CBR码流TS包的均匀间隔特性；

所述TS粗平滑包括以下步骤：

S111：将输入的TS码流存储到DDR空间中，同时记录DDR空间写指针值WP；

S112：计算单位时间内写入DDR的TS包数目，用于计算输入TS码流的平均输入码率Ri；

S113：运用平滑控制算法将DDR空间全满存储TS包数目记为B，则半满位置为B/2,通过DDR存储空间的读指针RP与写指针WP差计算得到DDR存储的TS包数目P＝WP-RP，将ΔB＝P-B/2记为存包数目相对与DDR半满刻度的偏离值；

S114：读出DDR表示为：Ro＝Ri+A*ΔB，其中A为比例控制系数；

所述TS细平滑包括以下步骤：

S121：将读出DDR的TS码流存储到FPGA片内RAM空间，同时记录RAM写指针WP；

S122：通过码流中的前后PCR包中的PCR值及TS包数目计算TS码流的准确码率R；

S123：运用平滑控制算法将RAM空间的全满存储TS包数目记为B，半满位置为B/2，通过RAM存储空间的读指针RP和写指针WP之差计算RAM空间中的TS包数目P＝WP-RP；

S124：启动周期定时器T，每当定时器T定时结束后读取TS包数目P(i)，并与上一次定时结束的TS包数目P(i-1)作差，得到△P＝P(i)-P(i-1)；

S125：读出RAM的码率为：

其中，ΔR是每次定时判决中码率调整量，可通过参数根据实际场景进行调节，i＝0，1,2,3，……，且R(0)＝R为通过TS流的PCR包计算得到的准确码率值；

S2：对均匀性平滑处理后的输入码流在平台内的不同子板之间进行时间戳同步；

在步骤S2中，主板、输入子板和输出子板均有独立的27MHz时钟晶振和相同位数的27MHz时钟计数器，主板的计数器在归零时刻给每个子板发出一个同步归零信号，每个子板在接收到主板的同步归零信号后将本子板的计数器进行归零处理；

S3：对进行时间戳同步后的输入码流进行输入输出端时戳置入；

S4：对输入输出端时戳置入后的输入码流进行基于时间戳的PCR校正；

先对经过复用和码率调整后的TS码流提取自定义包头中的输出时间戳，然后根据输出的时间戳计算TS包在整个系统的处理时延Δ；系统需要校准启动信号，作为提取第一个TS包处理时延Δ₀的判别依据，Δ₀作为后续时延作差的基准，启动校准之后，当有PCR包需要校正PCR值，则计算此PCR包的时延与基准时延之差(Δ_n-Δ₀)，并将此时延差叠加到原PCR值上形成校正后的值PCR’，最后再将PCR’重新置入TS包后输出，即完成了PCR校正过程。

2.根据权利要求1所述的一种基于时间戳方式平台内同步的PCR校正方法，其特征在于，在步骤S3中，输入TS码流在经过码流平滑模块处理恢复CBR流均匀间隔之后，需要在TS包中置入输入时戳，在TS包的188字节之上定义了一个时间戳包头，用于将前述置入的时间戳跟随TS包一起传输，完成复用和码率调整后送至输出端，然后输出端再置入输出时间戳，然后送至PCR校正模块。

3.一种基于时间戳方式平台内同步的PCR校正系统，应用了权利要求2所述的一种基于时间戳方式平台内同步的PCR校正方法，其特征在于，包括主板和子板，所述子板包括输入子板和输出子板，所述输入子板和所述输出子板的数量均设置为若干，若干个所述输入子板接收码流，并将码流经过平滑处理后，再通过平台的数据交换功能转发至输出子板，最终在输出子板上完成节目复用及PCR校正并输出。

4.根据权利要求3所述的一种基于时间戳方式平台内同步的PCR校正系统，其特征在于，所述主板包括OSC模块、计数器模块和数据交换模块；所述OSC模块的输出端与所述计数器模块的输入端电性连接，所述计数器模块的输出端与所述输入子板的输入端和所述输出子板的输入端均电性连接，所述数据交换模块与所述输入子板和所述输出子板均电性连接。

5.根据权利要求4所述的一种基于时间戳方式平台内同步的PCR校正系统，其特征在于，所述输入子板包括码流平滑模块、输入时戳模块和时戳同步模块，所述码流平滑模块的输出端与所述输入时戳模块的输入端电性连接，所述输入时戳模块的输出端与所述数据交换模块的输入端电性连接；所述计数器模块的输出端与所述时戳同步模块的输入端电性连接。

6.根据权利要求5所述的一种基于时间戳方式平台内同步的PCR校正系统，其特征在于，所述输出子板包括时戳同步模块、输出时戳模块和PCR校正模块；所述时戳同步模块的输出端与所述输出时戳模块的输入端电性连接，所述输出时戳模块的输出端与所述PCR校正模块的输入端电性连接；所述计数器模块的输出端与所述时戳同步模块的输入端电性连接，所述数据交换模块的输出端与所述输出时戳模块的输入端电性连接，所述输出时戳模块的输出端与所述PCR校正模块的输入端电性连接。