CN105679225B - 驱动显示面板的方法以及执行该方法的显示装置 - Google Patents

驱动显示面板的方法以及执行该方法的显示装置 Download PDF

Info

Publication number
CN105679225B
CN105679225B CN201510881558.XA CN201510881558A CN105679225B CN 105679225 B CN105679225 B CN 105679225B CN 201510881558 A CN201510881558 A CN 201510881558A CN 105679225 B CN105679225 B CN 105679225B
Authority
CN
China
Prior art keywords
gate
gate line
delay value
frame
line group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510881558.XA
Other languages
English (en)
Other versions
CN105679225A (zh
Inventor
安益贤
徐正德
朴奉任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105679225A publication Critical patent/CN105679225A/zh
Application granted granted Critical
Publication of CN105679225B publication Critical patent/CN105679225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及驱动显示面板的方法以及执行该方法的显示装置。提供了一种驱动包括显示面板的显示设备的方法。显示面板包括多个栅极线。栅极线被分为多个栅极线组。该方法包括将不同的栅极延迟值施加到每一个栅极线组以生成栅极信号并且将栅极信号输出至栅极线。在第一帧期间第一栅极延迟值被施加至栅极线中的至少一个，并且在第二帧期间与第一栅极延迟值不同的第二栅极延迟值被施加至栅极线中的该至少一个。

Description

驱动显示面板的方法以及执行该方法的显示装置
技术领域
本发明的示例性实施方式涉及显示方法和显示装置，更具体地，涉及驱动显示面板的方法以及执行该方法的显示装置。
背景技术
显示装置可以包括显示图像的显示面板以及驱动显示面板的面板驱动器。显示面板包括多个栅极线、多个数据线以及连接至栅极线和数据线的多个像素。
面板驱动器包括生成栅极信号的栅极驱动器以及生成数据电压的数据驱动器。栅极线将栅极信号传输至像素，并且数据线将数据电压传输至像素。
随着像素至面板驱动器的距离增加，施加至像素的数据电压的传播延迟会增加。
当数据电压延迟时，基于栅极信号的像素激活不会与数据电压的到达一致，并因此，像素的充电速率会被降低。
发明内容
根据本发明的示例性实施方式，提供了一种驱动包括显示面板的显示设备的方法。显示面板包括多个栅极线。该方法包括将不同的栅极延迟值施加到多个栅极线组中的每一个以生成栅极信号并且将栅极信号输出至栅极线。显示面板的栅极线被分为栅极线组。在第一帧期间第一栅极延迟值被施加至栅极线中的至少一个。在第二帧期间与第一栅极延迟值不同的第二栅极延迟值被施加至栅极线中的该至少一个。
在本发明的示例性实施方式中，施加至栅极线组的第P栅极线组的栅极延迟值可以小于施加至栅极线组的第Q栅极线组的栅极延迟值。第P栅极线组可比第Q栅极线组离显示设备的数据驱动器更近。P和Q可以是正整数。
在本发明的示例性实施方式中，在第一帧期间施加至第P栅极线组的栅极延迟值可以是X。在第二帧期间施加至第P栅极线组的栅极延迟值可以是(X+a)。X和a可以是正实数。
在本发明的示例性实施方式中，在第三帧期间施加至第P栅极线组的栅极延迟值可以是(X-a)。
在本发明的示例性实施方式中，在第一帧期间施加至第P栅极线组的栅极延迟值可以是X。在第二帧期间施加至第P栅极线组的第一栅极线的栅极延迟值可以是(X+a)，并且在第二帧期间施加至除第P栅极线组的第一栅极线之外的第P栅极线组的栅极线的栅极延迟值可以是X。X和a可以是正实数。
在本发明的示例性实施方式中，在第一帧期间在第P栅极线组中的最后栅极线可以是栅极线的第Y栅极线。在第二帧期间在第P栅极线组中的最后栅极线可以是栅极线的第(Y+b)栅极线。Y和b可以是正整数。
在本发明的示例性实施方式中，在第三帧期间在第P栅极线组中的最后栅极线可以是栅极线的第(Y-b)栅极线。
在本发明的示例性实施方式中，可以基于第一栅极延迟值或第二栅极延迟值生成栅极时钟信号。可以基于栅极时钟信号生成栅极信号。
在本发明的示例性实施方式中，栅极信号可以与负载信号同步，该负载信号与数据电压至显示设备的数据线的输出定时对应。第一栅极延迟值或第二栅极延迟值可以相对于负载信号被定义。
根据本发明的示例性实施方式，提供了一种显示装置。显示装置包括显示面板、栅极驱动器、数据驱动器以及信号控制器。显示面板包括多个栅极线和多个数据线。栅极线被分为多个栅极线组。栅极驱动器被配置为将不同的栅极延迟值施加至栅极线组中的每一个以生成栅极信号并且将栅极信号输出至栅极线。数据驱动器被配置为将数据电压输出至数据线。信号控制器被配置为控制栅极驱动器和数据驱动器。在第一帧期间第一栅极延迟值被施加至栅极线中的至少一个，并且在第二帧期间与第一栅极延迟值不同的第二栅极延迟值被施加至栅极线中的该至少一个。
在本发明的示例性实施方式中，施加至栅极线组的第P栅极线组的栅极延迟值可以小于施加至栅极线组的第Q栅极线组的栅极延迟值。第P栅极线组可比第Q栅极线组离显示设备的数据驱动器更近。P和Q可以是正整数。
在本发明的示例性实施方式中，在第一帧期间施加至第P栅极线组的栅极延迟值可以是X。在第二帧期间施加至第P栅极线组的栅极延迟值可以是(X+a)。X和a可以是正实数。
在本发明的示例性实施方式中，在第三帧期间施加至第P栅极线组的栅极延迟值可以是(X-a)。
在本发明的示例性实施方式中，在第一帧期间施加至第P栅极线组的栅极延迟值可以是X。在第二帧期间施加至第P栅极线组的第一栅极线的栅极延迟值可以是(X+a)，并且在第二帧期间施加至除第P栅极线组的第一栅极线之外的第P栅极线组的栅极线的栅极延迟值可以是X。X和a可以是正实数。
在本发明的示例性实施方式中，在第一帧期间第P栅极线组的最后栅极线可以是第Y栅极线。在第二帧期间第P栅极线组的最后栅极线可以是栅极线的第(Y+b)栅极线。Y和b可以是正整数。
在本发明的示例性实施方式中，在第三帧期间第P栅极线组的最后栅极线可以是栅极线的第(Y-b)栅极线。
在示例性实施方式中，信号控制器可以被配置为基于第一栅极延迟值或第二栅极延迟值生成栅极时钟信号。栅极驱动器可以被配置为基于栅极时钟信号生成栅极信号。
在本发明的示例性实施方式中，信号控制器可以被配置为生成负载信号，该负载信号与数据电压至数据线的输出定时对应。栅极信号可以与负载信号同步。第一栅极延迟值或第二栅极延迟值可以相对于负载信号被定义。
根据本发明的示例性实施方式，提供了一种驱动显示设备的方法。显示设备包括显示面板。显示面板包括包含多个栅极线组的多个栅极线。该方法包括将不同的栅极延迟值施加到多个栅极线组中的每一个以生成栅极信号并且将栅极信号输出至栅极线。施加至栅极线组的第P栅极线组的栅极延迟值小于栅极线组的第Q栅极线组的栅极延迟值。第P栅极线组比第Q栅极线组离显示设备的数据驱动器更近。P和Q是正整数。
在本发明的示例性实施方式中，在第一帧期间第一栅极延迟值可以被施加至栅极线中的至少一个。在第二帧期间与第一栅极延迟值不同的第二栅极延迟值可以被施加至栅极线中的该至少一个。
在本发明的示例性实施方式中，可以基于第一栅极延迟值或第二栅极延迟值生成栅极时钟信号。可以基于栅极时钟信号生成栅极信号。
在本发明的示例性实施方式中，在第一帧期间施加至第P栅极线组的栅极延迟值可以是X，在第二帧期间施加至第P栅极线组的栅极延迟值可以是(X+a)，并且在第三帧期间施加至第P栅极线组的栅极延迟值可以是(X-a)。X和a可以是正实数。
在本发明的示例性实施方式中，栅极信号可以与负载信号同步，该负载信号与数据电压至显示设备的数据线的输出定时对应。
附图说明
通过参考附图详细描述本发明的示例性实施方式，本发明的上述特征和其他特征将变得更加显而易见，其中：
图1是示出根据本发明的示例性实施方式的显示装置的框图；
图2是示出根据本发明的示例性实施方式的图1的信号控制器的框图；
图3A是示出根据本发明的示例性实施方式的在图1的显示面板的上部处的栅极信号和数据电压的波形图；
图3B是示出根据本发明的示例性实施方式的在图1的显示面板的下部处的栅极信号和数据电压的波形图；
图4是示出根据本发明的示例性实施方式的用于图1的栅极线的栅极信号的栅极延迟值的曲线图；
图5是示出根据本发明的示例性实施方式的施加至图1的栅极线的栅极信号的波形图；
图6A是示出根据本发明的示例性实施方式的在第一帧期间用于图1的栅极线的栅极信号的栅极延迟值的曲线图；
图6B是示出根据本发明的示例性实施方式的在第二帧期间用于图1的栅极线的栅极信号的栅极延迟值的曲线图；
图6C是示出根据本发明的示例性实施方式的在第三帧期间用于图1的栅极线的栅极信号的栅极延迟值的曲线图；
图7A和图7B是示出根据本发明的示例性实施方式的在第一帧至第三帧期间通过图1的信号控制器生成的栅极时钟信号的波形图；
图8A是示出在第一帧期间用于根据本发明的示例性实施方式的显示装置的栅极线的栅极信号的栅极延迟值的曲线图；
图8B是示出根据本发明的示例性实施方式的在第二帧期间用于图8A的栅极线的栅极信号的栅极延迟值的曲线图；
图8C是示出根据本发明的示例性实施方式的在第三帧期间用于图8A的栅极线的栅极信号的栅极延迟值的曲线图；
图9A是示出在第一帧期间用于根据本发明的示例性实施方式的显示装置的栅极线的栅极信号的栅极延迟值的曲线图；
图9B是示出根据本发明的示例性实施方式的在第二帧期间用于图9A的栅极线的栅极信号的栅极延迟值的曲线图；
图9C是示出根据本发明的示例性实施方式的在第三帧期间用于图9A的栅极线的栅极信号的栅极延迟值的曲线图；
图10是示出根据本发明的示例性实施方式的在第一帧至第三帧期间通过图9A的显示装置的信号控制器生成的栅极时钟信号的波形图；并且
图11是示出根据本发明的示例性实施方式的施加至图9A的显示装置的第Y栅极线的栅极信号的波形图。
具体实施方式
纵观本说明书和附图，同样的参考标号可以指同样的元件。
在下文中，将参考所附附图详细说明本发明的示例性实施方式。
图1是示出根据本发明的示例性实施方式的显示装置的框图。
参考图1，显示装置包括显示面板100、信号控制器200、栅极驱动器300、伽马电压生成器400以及数据驱动器500。
显示面板100包括多个栅极线GL1至GLN、多个数据线DL1至DLM以及多个像素。每一个像素可以电连接至栅极线GL1至GLN中的对应一个和数据线DL1至DLM中的对应一个。在此，N和M是自然数。栅极线GL1至GLN沿第一方向DR1延伸，并且数据线DL1至DLM沿与第一方向DR1交叉的第二方向DR2延伸。每个像素包括开关元件、液晶电容器以及存储电容器。液晶电容器和存储电容器电连接至开关元件。像素以矩阵形式排列。
信号控制器200从外部装置接收输入图像数据和输入控制信号。输入图像数据可包括红色图像数据R、绿色图像数据G和蓝色图像数据B。输入控制信号包括主时钟信号MCLK和数据使能信号DE。输入控制信号可以进一步包括垂直同步信号和水平同步信号。
信号控制器200基于输入图像数据和输入控制信号生成第一控制信号CONT1、第二控制信号CONT2以及数据信号DATA。信号控制器200基于输入控制信号生成用于控制栅极驱动器300的驱动定时的第一控制信号CONT1，并且将第一控制信号CONT1输出至栅极驱动器300。信号控制器200基于输入控制信号生成用于控制数据驱动器500的驱动定时的第二控制信号CONT2，并且将第二控制信号CONT2输出至数据驱动器500。将参考图2详细地描述信号控制器200的操作。
第一控制信号CONT1包括垂直启动信号和栅极时钟信号。第二控制信号CONT2包括水平启动信号和负载信号。
响应于从信号控制器200接收的第一控制信号CONT1，栅极驱动器300生成用于驱动栅极线GL1至GLN的栅极信号G1至GN。栅极驱动器300将栅极信号G1至GN分别顺次输出至栅极线GL1至GLN。
栅极驱动器300可以直接安装在显示面板100上，或者可以以带载封装(TCP)类型连接至显示面板100。在本发明的示例性实施方式中，栅极驱动器300可以集成在显示面板100上。
伽马电压生成器400生成伽马参考电压VGREF。伽马电压生成器400提供伽马参考电压VGREF至数据驱动器500。伽玛参考电压VGREF具有与数据信号DATA的电平对应的值。伽马电压生成器400可以布置在信号控制器200或数据驱动器500中。
数据驱动器500从信号控制器200接收第二控制信号CONT2和数据信号DATA，并且从伽马电压生成器400接收伽玛参考电压VGREF。数据驱动器500使用伽玛参考电压VGREF将数据信号DATA转换为具有模拟类型的数据电压D1至DM。数据驱动器500将数据电压D1至DM分别顺次输出至数据线DL1至DLM。
数据驱动器500可以包括移位寄存器、锁存器、信号处理器以及缓冲器。移位寄存器将锁存器脉冲输出至锁存器。锁存器暂时地存储数据信号DATA，并且输出数据信号DATA。信号处理器基于具有数字类型的数据信号DATA和伽玛参考电压VGREF生成具有模拟类型的数据电压D1至DM以将数据电压D1至DM输出至缓冲器。缓冲器补偿数据电压D1至DM以具有相同的电平，并且将经补偿的数据电压D1至DM分别输出至数据线DL1至DLM。
数据驱动器500可直接安装在显示面板100上，或者以TCP类型连接至显示面板100。在本发明的示例性实施方式中，数据驱动器500可以集成在显示面板100上。
图2是示出根据本发明的示例性实施方式的图1的信号控制器200的框图。
参考图2，信号控制器200包括数据补偿部分220和信号生成部分240。虽然为了解释的方便而将信号控制器200如所示划分为部分220和部分240，但是信号控制器200可以不被划分为部分220和部分240。
数据补偿部分220从外部装置接收输入图像数据RGB。数据补偿部分220补偿输入图像数据RGB以生成数据信号DATA。数据补偿部分220将数据信号DATA输出至数据驱动器500。
数据补偿部分220可以包括颜色特性补偿部分和动态电容补偿部分。
颜色特性补偿部分可以接收输入图像数据RGB，并且执行自适应颜色校正(ACC)。颜色特性补偿部分可以使用伽玛曲线补偿输入图像数据RGB。
动态电容补偿部分可以执行动态电容补偿(DCC)以使用先前帧数据和当前帧数据补偿当前帧数据。
信号生成部分240从外部接收主时钟信号MCLK和数据使能信号DE。
信号生成部分240基于主时钟信号MCLK和数据使能信号DE生成第一控制信号CONT1以将第一控制信号CONT1输出至栅极驱动器300。第一控制信号CONT1包括栅极时钟信号CPV。栅极驱动器300使用栅极时钟信号CPV生成栅极信号。
信号生成部分240基于主时钟信号MCLK和数据使能信号DE生成第二控制信号CONT2以将第二控制信号CONT2输出至数据驱动器500。第二控制信号CONT2包括负载信号TP。负载信号TP调整数据驱动器500中数据电压的输出定时。栅极时钟信号CPV和负载信号TP彼此同步。
图3A是示出根据本发明的示例性实施方式的在图1的显示面板100的上部UA处的栅极信号和数据电压的波形图。图3B是示出根据本发明的示例性实施方式的在图1的显示面板100的下部LA处的栅极信号和数据电压的波形图。图4是示出根据本发明的示例性实施方式的用于图1的栅极线的栅极信号的栅极延迟值的曲线图。图5是示出根据本发明的示例性实施方式的施加至图1的栅极线的栅极信号的波形图。
随着数据驱动器500至与数据电压对应的像素的距离增加，数据电压的传播延迟会增加。传播延迟可以被理解为施加至像素的数据电压的定时上的延迟。例如，施加至远离数据驱动器500的像素的数据电压的定时会比施加至接近于数据驱动器500的像素的数据电压的定时更晚。随着显示面板100的尺寸增加，数据电压的传播延迟会增加。
参考图1、图3A和图3B，在接近数据驱动器500的显示面板100的上部UA中数据电压的传播延迟可以是相对短的。另外，在远离数据驱动器500的显示面板100的下部LA中数据电压的传播延迟可以是相对长的。
栅极信号G1至GN与负载信号TP同步并且被顺次输出为脉冲波型。例如，第一栅极信号G1被输出为脉冲波，第二栅极信号G2被输出为脉冲波，并且第三栅极信号G3被输出为脉冲波。第N栅极信号GN被输出为脉冲波。
在显示面板中，第一栅极信号至第N栅极信号的全部均可以与负载信号TP同步，或第一栅极信号至第N栅极信号可以距负载信号TP的各个下降缘具有基本上相同的时间延迟。例如，可以在负载信号TP的第一脉冲的下降缘处激活第一栅极信号G1，可以在负载信号TP的第二脉冲的下降缘处激活第二栅极信号G2，并且可以在负载信号TP的第三脉冲的下降缘处激活第三栅极信号G3。因此，可以在负载信号TP的第N脉冲的下降缘处激活第N栅极信号GN。
如图3A所示，在上部UA中与第一像素对应的第一数据电压的传播延迟可以是相对短的。在这种情况下，第一数据电压的输出定时可以与栅极信号的导通定时一致，并且因此，可以实现对于第一像素的足够充电时间和速度。此外，如图3B所示，在下部LA中与第二像素对应的第二数据电压的传播延迟可以是相对长的。在这种情况下，第二数据电压的输出定时可以比栅极信号的导通定时更晚，并且因此，第二像素的充电速度可能不足。
参考图4，显示面板100的栅极线GL1至GLN被分为多个栅极线组GG1、GG2、GG3、GG4、GG5和GG6。然而，本发明的栅极线组的数量不限于此。
在图4中曲线的垂直轴表示栅极线的位置。例如，第一栅极线组GG1可以包括第一栅极线GL1至第Y栅极线GLY。第二栅极线组GG2可以包括第(Y+1)栅极线GL(Y+1)至第2Y栅极线GL2Y。第三栅极线组GG3可以包括第(2Y+1)栅极线GL(2Y+1)至第3Y栅极线GL3Y。第四栅极线组GG4可以包括第(3Y+1)栅极线GL(3Y+1)至第4Y栅极线GL4Y。第五栅极线组GG5可以包括第(4Y+1)栅极线GL(4Y+1)至第5Y栅极线GL5Y。第六栅极线组GG6可以包括第(5Y+1)栅极线GL(5Y+1)至第6Y栅极线GL6Y。例如，每个栅极线组GG1、GG2、GG3、GG4、GG5和GG6的栅极线的数量可以彼此基本上相同。在本发明的示例性实施方式中，在每个栅极线组GG1、GG2、GG3、GG4、GG5和GG6的栅极线的数量上的差异可以等于或小于预定值(例如，一)。
例如，没有栅极延迟值施加至与第一栅极线组GG1对应的第一组栅极线GL1至GLY。栅极延迟值X1施加至与第二栅极线组GG2对应的第二组栅极线GL(Y+1)至GL2Y。栅极延迟值X2施加至与第三栅极线组GG3对应的第三组栅极线GL(2Y+1)至GL3Y。栅极延迟值X3施加至与第四栅极线组GG4对应的第四组栅极线GL(3Y+1)至GL4Y。栅极延迟值X4施加至与第五栅极线组GG5对应的第五组栅极线GL(4Y+1)至GL5Y。栅极延迟值X5施加至与第六栅极线组GG6对应的第六组栅极线GL(5Y+1)至GL6Y。X2大于X1。X3大于X2。X4大于X3。X5大于X4。例如，X2可以是X1的两倍。X3可以是X1的三倍。X4可以是X1的四倍。X5可以是X1的五倍。例如，X2、X3、X4和X5可以不是X1的整数倍。在本发明的示例性实施方式中，小于X1的栅极延迟值X0可以施加至与第一栅极线组GG1对应的第一组栅极线GL1至GLY。
栅极延迟值未被施加至施加到第一栅极线组GG1的栅极线的栅极信号，使得施加至第一栅极线组GG1的栅极线的栅极信号具有第一栅极导通启动定时。栅极导通启动定时可以是在负载信号TP的下降缘之后栅极信号开始导通的瞬间。第二栅极线组GG2的栅极线具有从第一栅极导通启动定时延迟X1的第二栅极导通启动定时。第三栅极线组GG3的栅极线具有从第一栅极导通启动定时延迟X2的第三栅极导通启动定时。第四栅极线组GG4的栅极线具有从第一栅极导通启动定时延迟X3的第四栅极导通启动定时。第五栅极线组GG5的栅极线具有从第一栅极导通启动定时延迟X4的第五栅极导通启动定时。第六栅极线组GG6的栅极线具有从第一栅极导通启动定时延迟X5的第六栅极导通启动定时。因此，第一栅极导通启动定时可以比任何其他栅极导通启动定时(例如，第二栅极导通启动定时至第六栅极导通启动定时)更早。
参考图5，在负载信号TP的下降缘处导通与第一栅极线组GG1对应的第一组栅极线的栅极信号G1至G4。虽然在图5中在负载信号TP的下降缘处导通第一栅极线组GG1的栅极线的栅极信号G1至G4，但是本发明不限于此。在本发明的示例性实施方式中，在负载信号TP的下降缘之后导通与第一栅极线组GG1对应的第一组栅极线的栅极信号G1至G4。
相比于与第一栅极线组GG1对应的第一组栅极线的栅极信号G1至G4延迟了栅极延迟值X1以导通与第二栅极线组GG2对应的第二组栅极线的栅极信号GA1至GA4。例如，与负载信号TP的各个下降缘相比延迟了栅极延迟值X1以导通与第二栅极线组GG2对应的第二组栅极线的栅极信号GA1至GA4。
相比于与第一栅极线组GG1对应的第一组栅极线的栅极信号G1至G4延迟了栅极延迟值X2以导通与第三栅极线组GG3对应的第三组栅极线的栅极信号GB1至GB4。例如，与负载信号TP的各个下降缘相比延迟了栅极延迟值X2以导通与第三栅极线组GG3对应的第三组栅极线的栅极信号GB1至GB4。
如上所述，施加至栅极信号的栅极延迟值根据栅极线的位置而改变，并且因此，可以补偿由数据电压的传播延迟引起的像素的充电时间或充电速度的降低。在相邻的栅极线组之间的边界(例如，在第一栅极线组GG1和第二栅极线组GG2之间的边界、或在第二栅极线组GG2和第三栅极线组GG3之间的边界)中可能发生水平线缺陷。
图6A是示出根据本发明的示例性实施方式的在第一帧期间用于图1的栅极线的栅极信号的栅极延迟值的曲线图。图6B是示出根据本发明的示例性实施方式的在第二帧期间用于图1的栅极线的栅极信号的栅极延迟值的曲线图。图6C是示出在第三帧期间用于图1的栅极线的栅极信号的栅极延迟值的曲线图。图7A和图7B是示出根据本发明的示例性实施方式的在第一帧至第三帧期间通过图1的信号控制器生成的栅极时钟信号的波形图。
参考图6A至图6C，栅极延迟值根据帧而改变。例如，在第一帧期间栅极延迟值被施加至栅极线并且在第二帧(例如，跟随第一帧)期间栅极延迟值被施加至栅极线。在第一帧期间的栅极延迟值与在第二帧期间的栅极延迟值不同。
例如，在第一帧期间，没有栅极延迟值施加至与第一栅极线组GG1对应的第一组栅极线GL1至GLY，栅极延迟值X1施加至与第二栅极线组GG2对应的第二组栅极线GL(Y+1)至GL2Y，栅极延迟值X2施加至与第三栅极线组GG3对应的第三组栅极线GL(2Y+1)至GL3Y，栅极延迟值X3施加至与第四栅极线组GG4对应的第四组栅极线GL(3Y+1)至GL4Y，栅极延迟值X4施加至与第五栅极线组GG5对应的第五组栅极线GL(4Y+1)至GL5Y，并且栅极延迟值X5施加至与第六栅极线组GG6对应的第六组栅极线GL(5Y+1)至GL6Y。X2大于X1。X3大于X2。X4大于X3。X5大于X4。例如，X2可以是X1的两倍。X3可以是X1的三倍。X4可以是X1的四倍。X5可以是X1的五倍。在本发明的示例性实施方式中，在第一帧期间，小于X1的栅极延迟值X0可以施加至与第一栅极线组GG1对应的第一组栅极线GL1至GLY。
在第二帧期间，没有栅极延迟值施加至第一组栅极线GL1至GLY，栅极延迟值(X1+a)施加至第二组栅极线GL(Y+1)至GL2Y，栅极延迟值(X2+a)施加至第三组栅极线GL(2Y+1)至GL3Y，栅极延迟值(X3+a)施加至第四组栅极线GL(3Y+1)至GL4Y，栅极延迟值(X4+a)施加至第五组栅极线GL(4Y+1)至GL5Y，并且栅极延迟值(X5+a)施加至第六组栅极线GL(5Y+1)至GL6Y。此处，‘a’是恒定值。‘a’可以小于X1。‘a’可以小于(X2-X1)。‘a’可以小于(X3-X2)。‘a’可以小于(X4-X3)。‘a’可以小于(X5-X4)。在本发明的示例性实施方式中，在第二帧期间，小于(X1+a)的栅极延迟值(X0+a)可以施加至第一组栅极线GL1至GLY。
在第三帧期间，没有栅极延迟值施加至第一组栅极线GL1至GLY，栅极延迟值(X1-a)施加至第二组栅极线GL(Y+1)至GL2Y，栅极延迟值(X2-a)施加至第三组栅极线GL(2Y+1)至GL3Y，栅极延迟值(X3-a)施加至第四组栅极线GL(3Y+1)至GL4Y，栅极延迟值(X4-a)施加至第五组栅极线GL(4Y+1)至GL5Y，并且栅极延迟值(X5-a)施加至第六组栅极线GL(5Y+1)至GL6Y。在本发明的示例性实施方式中，在第三帧期间，小于(X1-a)的栅极延迟值(X0-a)可以施加至第一组栅极线GL1至GLY。
信号控制器200的信号生成部分240可以生成栅极延迟值施加至其的栅极时钟信号CPV。栅极驱动器300可以使用栅极延迟值施加至其的栅极时钟信号CPV来生成栅极信号G1至GN。
图7A示出在第一帧至第三帧期间与第一栅极线组GG1对应的栅极时钟信号CPV。
在第一帧期间，栅极时钟信号CPV[1]距负载信号TP的下降缘没有栅极延迟值。在第二帧期间，栅极时钟信号CPV[2]距负载信号TP的下降缘没有栅极延迟值。在第三帧期间，栅极时钟信号CPV[3]距负载信号TP的下降缘没有栅极延迟值。
图7B示出在第一帧至第三帧期间与第二栅极线组GG2对应的栅极时钟信号CPV。
在第一帧期间，栅极时钟信号CPV[1]距负载信号TP的下降缘具有栅极延迟值X1。在第二帧期间，栅极时钟信号CPV[2]距负载信号TP的下降缘具有栅极延迟值(X1+a)，栅极延迟值(X1+a)与在第一帧中的栅极延迟值X1不同。
在第三帧期间，栅极时钟信号CPV[3]距负载信号TP的下降缘具有栅极延迟值(X1-a)。在第三帧中的栅极延迟值(X1-a)可以与在第一帧中的栅极延迟值X1以及在第二帧中的栅极延迟值(X1+a)不同。
例如，信号控制器200未将栅极延迟值施加至与第一栅极线组GG1对应的栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]。例如，可以基于与第一栅极线组GG1对应的栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]来分别生成与第一栅极线组GG1对应的栅极信号。
信号控制器200根据帧将不同的栅极延迟值X1、(X1+a)和(X1-a)施加至与第二栅极线组GG2对应的栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]。栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]可根据帧具有彼此不同的定时(例如，导通定时)。例如，可以基于与第二栅极线组GG2对应的栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]来生成与第二栅极线组GG2对应的栅极信号。
虽然示出栅极延迟值在三个帧(例如，第一帧至第三帧)上改变，但是本发明不限于此。例如，栅极延迟值可以三个帧的周期改变。例如，栅极延迟值可以n个帧(n是自然数，例如，二)的周期改变。因此，与相同的栅极线对应的栅极时钟信号可以在两个随后的帧中具有不同的栅极延迟值。例如，栅极延迟值可以四个帧的周期改变。因此，与相同的栅极线对应的栅极时钟信号可以在四个随后的帧中具有不同的栅极延迟值。
此外，与第三栅极线组GG3对应的栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]可在第一帧至第三帧期间分别具有栅极延迟值X2、(X2+a)和(X2-a)。例如，其中与第三栅极线组GG3对应的栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]的栅极延迟值根据帧而改变的模式可以和其中与第二栅极线组GG2对应的栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]的栅极延迟值根据帧而改变的模式不同。
在本发明的示例性实施方式中，栅极线组之间的边界的位置可以不根据帧而改变。
根据本发明的示例性实施方式，施加至相同的栅极线的栅极信号根据帧具有不同的栅极延迟值，并且因此，可以降低或防止由于栅极线组之间的边界处的像素的充电速度上的差异造成的水平线缺陷。因此，可以提高显示面板100的显示质量。
图8A是示出在第一帧期间用于根据本发明的示例性实施方式的显示装置的栅极线的栅极信号的栅极延迟值的曲线图。图8B是示出根据本发明的示例性实施方式的在第二帧期间用于图8A的栅极线的栅极信号的栅极延迟值的曲线图。图8C是示出根据本发明的示例性实施方式的在第三帧期间用于图8A的栅极线的栅极信号的栅极延迟值的曲线图。
除了不同的栅极延迟值施加至第一栅极线和在每个栅极线组中除第一栅极线之外的栅极线之外，结合图8A至图8C的驱动显示面板的方法和显示装置与结合图1、图2、图3A、图3B、图4、图5、图6A至图6C、图7A和图7B的驱动显示面板的方法和显示装置基本上相同。重复描述将被省略。
参考图8A至图8C，栅极延迟值根据帧而改变。例如，在第一帧期间栅极延迟值被施加至栅极线，在第二帧(例如，跟随第一帧)期间栅极延迟值被施加至栅极线。在第一帧期间的栅极延迟值与在第二帧期间的栅极延迟值不同。在本发明的示例性实施方式中，栅极信号的栅极延迟值根据帧而改变可以仅发生在栅极线组之间的边界中。
例如，参考图8A，在第一帧期间，没有栅极延迟值施加至与第一栅极线组GG1对应的第一组栅极线GL1至GLY，栅极延迟值X1施加至与第二栅极线组GG2对应的第二组栅极线GL(Y+1)至GL2Y，栅极延迟值X2施加至与第三栅极线组GG3对应的第三组栅极线GL(2Y+1)至GL3Y，栅极延迟值X3施加至与第四栅极线组GG4对应的第四组栅极线GL(3Y+1)至GL4Y，栅极延迟值X4施加至与第五栅极线组GG5对应的第五组栅极线GL(4Y+1)至GL5Y，并且栅极延迟值X5施加至与第六栅极线组GG6对应的第六组栅极线GL(5Y+1)至GL6Y。在本发明的示例性实施方式中，在第一帧期间，小于X1的栅极延迟值X0可以施加至与第一栅极线组GG1对应的第一组栅极线GL1至GLY。
参考图8B，在第二帧期间，没有栅极延迟值施加至与第一栅极线组GG1对应的栅极线。在第二帧期间，栅极延迟值(X1+a)施加至第二组栅极线GL(Y+1)至GL2Y的第一栅极线，并且栅极延迟值X1施加至除第二组栅极线GL(Y+1)至GL2Y的第一栅极线之外的第二组栅极线GL(Y+1)至GL2Y的栅极线。在第二帧期间，栅极延迟值(X2+a)施加至第三组栅极线GL(2Y+1)至GL3Y的第一栅极线，并且栅极延迟值X2施加至除第三组栅极线GL(2Y+1)至GL3Y的第一栅极线之外的第三组栅极线GL(2Y+1)至GL3Y的栅极线。在第二帧期间，栅极延迟值(X3+a)施加至第四组栅极线GL(3Y+1)至GL4Y的第一栅极线，并且栅极延迟值X3施加至除第四组栅极线GL(3Y+1)至GL4Y的第一栅极线之外的第四组栅极线GL(3Y+1)至GL4Y的栅极线。在第二帧期间，栅极延迟值(X4+a)施加至第五组栅极线GL(4Y+1)至GL5Y的第一栅极线，并且栅极延迟值X4施加至除第五组栅极线GL(4Y+1)至GL5Y的第一栅极线之外的第五组栅极线GL(4Y+1)至GL5Y的栅极线。在第二帧期间，栅极延迟值(X5+a)施加至第六组栅极线GL(5Y+1)至GL6Y的第一栅极线，并且栅极延迟值X5施加至除第六组栅极线GL(5Y+1)至GL6Y的第一栅极线之外的第六组栅极线GL(5Y+1)至GL6Y的栅极线。在本发明的示例性实施方式中，在第二帧期间，小于X1的栅极延迟值X0可以施加至第一组栅极线GL1至GLY。
参考图8C，在第三帧期间，没有栅极延迟值施加至与第一栅极线组GG1对应的栅极线。在第三帧期间，栅极延迟值(X1-a)施加至第二组栅极线GL(Y+1)至GL2Y的第一栅极线，并且栅极延迟值X1施加至除第二组栅极线GL(Y+1)至GL2Y的第一栅极线之外的第二组栅极线GL(Y+1)至GL2Y的栅极线。在第三帧期间，栅极延迟值(X2-a)施加至第三组栅极线GL(2Y+1)至GL3Y的第一栅极线，并且栅极延迟值X2施加至除第三组栅极线GL(2Y+1)至GL3Y的第一栅极线之外的第三组栅极线GL(2Y+1)至GL3Y的栅极线。在第三帧期间，栅极延迟值(X3-a)施加至第四组栅极线GL(3Y+1)至GL4Y的第一栅极线，并且栅极延迟值X3施加至除第四组栅极线GL(3Y+1)至GL4Y的第一栅极线之外的第四组栅极线GL(3Y+1)至GL4Y的栅极线。在第三帧期间，栅极延迟值(X4-a)施加至第五组栅极线GL(4Y+1)至GL5Y的第一栅极线，并且栅极延迟值X4施加至除第五组栅极线GL(4Y+1)至GL5Y的第一栅极线之外的第五组栅极线GL(4Y+1)至GL5Y的栅极线。在第三帧期间，栅极延迟值(X5-a)施加至第六组栅极线GL(5Y+1)至GL6Y的第一栅极线，并且栅极延迟值X5施加至除第六组栅极线GL(5Y+1)至GL6Y的第一栅极线之外的第六组栅极线GL(5Y+1)至GL6Y的栅极线。在本发明的示例性实施方式中，在第三帧期间，小于X1的栅极延迟值X0可以施加至第一组栅极线GL1至GLY。
例如，与第二组栅极线GL(Y+1)至GL2Y的第一栅极线对应的栅极时钟信号CPV[1]、栅极时钟信号CPV[2]和栅极时钟信号CPV[3]在第一帧至第三帧期间具有如图7B所示的波形。
根据本发明的示例性实施方式，施加至相同的栅极线的栅极信号可根据帧具有不同的延迟值，并且因此，可以降低或防止由于在栅极线组之间的边界区域处的像素的充电速度上的差异造成的水平线缺陷。因此，可以提高显示面板100的显示质量。
图9A是示出在第一帧期间用于根据本发明的示例性实施方式的显示装置的栅极线的栅极信号的栅极延迟值的曲线图。图9B是示出根据本发明的示例性实施方式的在第二帧期间用于图9A的栅极线的栅极信号的栅极延迟值的曲线图。图9C是示出根据本发明的示例性实施方式的在第三帧期间用于图9A的栅极线的栅极信号的栅极延迟值的曲线图。图10是示出根据本发明的示例性实施方式的在第一帧至第三帧期间通过图9A的显示装置的信号控制器生成的栅极时钟信号的波形图。图11是示出根据本发明的示例性实施方式的施加至图9A的显示装置的第Y栅极线的栅极信号的波形图。
除了栅极线组之间的边界，结合图9A至图9C、图10和图11的驱动显示面板的方法和显示装置与结合图1、图2、图3A、图3B、图4、图5、图6A至图6C、图7A和图7B的驱动显示面板的方法和显示装置基本上相同。重复的描述将被省略。
参考图9A至图9C，用于每个栅极线组的栅极延迟值不根据帧而改变。在栅极线组之间的边界的位置可以根据帧而改变。例如，在第一帧期间栅极延迟值被施加至栅极线，在第二帧(例如，跟随第一帧)期间栅极延迟值被施加至栅极线。在第一帧期间的栅极延迟值与在第二帧期间的栅极延迟值不同。在本发明的示例性实施方式中，栅极信号的栅极延迟值根据帧的改变可以仅发生在栅极线组之间的边界中。
例如，参考图9A，在第一帧至第三帧期间，没有栅极延迟值施加至与第一栅极线组GG1对应的第一组栅极线，栅极延迟值X1施加至与第二栅极线组GG2对应的第二组栅极线，栅极延迟值X2施加至与第三栅极线组GG3对应的第三组栅极线，栅极延迟值X3施加至与第四栅极线组GG4对应的第四组栅极线，栅极延迟值X4施加至与第五栅极线组GG5对应的第五组栅极线，并且栅极延迟值X5施加至与第六栅极线组GG6对应的第六组栅极线。
在第一帧期间，可以在第Y栅极线(Y是自然数)处形成第一栅极线组GG1和第二栅极线组GG2之间的边界，可以在第2Y栅极线处形成第二栅极线组GG2和第三栅极线组GG3之间的边界，可以在第3Y栅极线处形成第三栅极线组GG3和第四栅极线组GG4之间的边界，可以在第4Y栅极线处形成第四栅极线组GG4和第五栅极线组GG5之间的边界，并且可以在第5Y栅极线处形成第五栅极线组GG5和第六栅极线组GG6之间的边界。例如，在第一栅极线组GG1中的最后栅极线可以是第Y栅极线。例如，在第二栅极线组GG2中的最后栅极线可以是第2Y栅极线。例如，在第三栅极线组GG3中的最后栅极线可以是第3Y栅极线。例如，在第四栅极线组GG4中的最后栅极线可以是第4Y栅极线。例如，在第五栅极线组GG5中的最后栅极线可以是第5Y栅极线。
参考图9B，在第二帧期间，可以在第(Y+b)栅极线处形成第一栅极线组GG1和第二栅极线组GG2之间的边界，可以在第(2Y+b)栅极线处形成第二栅极线组GG2和第三栅极线组GG3之间的边界，可以在第(3Y+b)栅极线处形成第三栅极线组GG3和第四栅极线组GG4之间的边界，可以在第(4Y+b)栅极线处形成第四栅极线组GG4和第五栅极线组GG5之间的边界，并且可以在第(5Y+b)栅极线处形成第五栅极线组GG5和第六栅极线组GG6之间的边界。例如，在第一栅极线组GG1中的最后栅极线可以是第(Y+b)栅极线。例如，在第二栅极线组GG2中的最后栅极线可以是第(2Y+b)栅极线。例如，在第三栅极线组GG3中的最后栅极线可以是第(3Y+b)栅极线。例如，在第四栅极线组GG4中的最后栅极线可以是第(4Y+b)栅极线。例如，在第五栅极线组GG5中的最后栅极线可以是第(5Y+b)栅极线。
参考图9C，在第三帧期间，可以在第(Y-b)栅极线处形成第一栅极线组GG1和第二栅极线组GG2之间的边界，可以在第(2Y-b)栅极线处形成第二栅极线组GG2和第三栅极线组GG3之间的边界，可以在第(3Y-b)栅极线处形成第三栅极线组GG3和第四栅极线组GG4之间的边界，可以在第(4Y-b)栅极线处形成第四栅极线组GG4和第五栅极线组GG5之间的边界，并且可以在第(5Y-b)栅极线处形成第五栅极线组GG5和第六栅极线组GG6之间的边界。例如，在第一栅极线组GG1中的最后栅极线可以是第(Y-b)栅极线，例如，在第二栅极线组GG2中的最后栅极线可以是第(2Y-b)栅极线，在第三栅极线组GG3中的最后栅极线可以是第(3Y-b)栅极线，在第四栅极线组GG4中的最后栅极线可以是第(4Y-b)栅极线，并且在第五栅极线组GG5中的最后栅极线可以是第(5Y-b)栅极线。
例如，在第一帧至第三帧期间，第一栅极线组GG1和第二栅极线组GG2之间的边界的位置在第Y栅极线、第(Y+b)栅极线和第(Y-b)栅极线中可以改变。
‘b’可以是自然数。例如，‘b’可以是一。
例如，参考图10，当b是一时，与第(Y-1)栅极线对应的栅极时钟信号CPV可以在第一帧至第三帧期间具有栅极延迟值零。
例如，当b是一时，与第Y栅极线对应的栅极时钟信号CPV可以在第一帧和第二帧期间具有栅极延迟值零并且在第三帧期间具有栅极延迟值X1。因此，可以根据帧使用具有不同栅极延迟值的栅极时钟信号CPV来生成施加至第Y栅极线的栅极信号。
例如，当b是一时，与第(Y+1)栅极线对应的栅极时钟信号CPV可以在第一帧和第三帧期间具有栅极延迟值X1并且在第二帧期间具有栅极延迟值零。因此，可以根据帧使用具有不同栅极延迟值的栅极时钟信号CPV来生成施加至第(Y+1)栅极线的栅极信号。
参考图11，施加至第(Y+1)栅极线的栅极信号GY+1具有根据帧而改变的栅极延迟值。例如，施加至第(Y+1)栅极线的栅极信号GY+1在第一帧期间具有栅极延迟值X1。例如，施加至第(Y+1)栅极线的栅极信号GY+1在第二帧期间具有栅极延迟值零。例如，施加至第(Y+1)栅极线的栅极信号GY+1在第三帧期间具有栅极延迟值X1。
因此，当使用诸如示波镜等的测量设备观察施加至第(Y+1)栅极线的栅极信号GY+1的波形时，栅极信号可以根据帧不同地与数据电压D1重叠。
根据本发明的示例性实施方式，施加至相同的栅极线的栅极信号根据帧具有不同的栅极延迟值，并且因此，可以降低或防止由于在栅极线组之间的边界处的像素的充电速度上的差异造成的水平线缺陷。因此，可以提高显示面板100的显示质量。
根据本发明的示例性实施方式，如上所述，可以根据帧通过施加不同的栅极延迟值来补偿数据电压的传播延迟，并且因此，增加了像素的充电速度以及可以降低并防止水平线缺陷。因此，可以提高显示面板的显示质量。
上文是对本发明的说明，并不应解释为对本发明的限制。虽然已经描述了本发明的一小部分示例性实施方式，但是应当理解，在不偏离本发明的精神和范围的前提下可以在形式和细节上进行各种修改。因此，可以理解，所有这样的修改均旨在包含在如由权利要求所限定的本发明构思的范围内。

Claims (20)

1.一种驱动包括显示面板的显示设备的方法，其中，所述显示面板包括多个栅极线，所述方法包括：
将不同的栅极延迟值施加到多个栅极线组中的每一个以生成栅极信号，所述显示面板的所述栅极线分为所述栅极线组；以及
将所述栅极信号输出至所述栅极线，
其中，在第一帧期间第一栅极延迟值被施加至所述栅极线中的至少一个，并且在第二帧期间与所述第一栅极延迟值不同的第二栅极延迟值被施加至所述栅极线中的所述至少一个，
其中，所述栅极信号与负载信号同步，所述负载信号与数据电压至所述显示设备的数据线的输出定时对应，并且
所述第一栅极延迟值或所述第二栅极延迟值相对于所述负载信号定义。
2.根据权利要求1所述的方法，其中，施加至所述栅极线组的第P栅极线组的栅极延迟值小于施加至所述栅极线组的第Q栅极线组的栅极延迟值，所述第P栅极线组比所述第Q栅极线组离所述显示设备的数据驱动器更近，并且
其中，P和Q是正整数。
3.根据权利要求2所述的方法，其中，在所述第一帧期间施加至所述第P栅极线组的栅极延迟值是X，在所述第二帧期间施加至所述第P栅极线组的栅极延迟值是(X+a)，并且
其中，X和a是正实数。
4.根据权利要求3所述的方法，其中，在第三帧期间施加至所述第P栅极线组的栅极延迟值是(X-a)。
5.根据权利要求2所述的方法，其中，在所述第一帧期间施加至所述第P栅极线组的栅极延迟值是X，在所述第二帧期间施加至所述第P栅极线组的第一栅极线的栅极延迟值是(X+a)，并且在所述第二帧期间施加至除了所述第P栅极线组的所述第一栅极线之外的所述第P栅极线组的栅极线的栅极延迟值是X，并且
其中，X和a是正实数。
6.根据权利要求2所述的方法，其中，在所述第一帧期间所述第P栅极线组中的最后栅极线是所述栅极线的第Y栅极线，并且
在所述第二帧期间所述第P栅极线组的所述最后栅极线是所述栅极线的第(Y+b)栅极线，并且
其中，Y和b是正整数。
7.根据权利要求6所述的方法，其中，在第三帧期间所述第P栅极线组的所述最后栅极线是所述栅极线的第(Y-b)栅极线。
8.根据权利要求1所述的方法，其中，基于所述第一栅极延迟值或所述第二栅极延迟值生成栅极时钟信号，并且
基于所述栅极时钟信号生成所述栅极信号。
9.一种显示装置，包括：
显示面板，包括多个栅极线和多个数据线，所述栅极线分为多个栅极线组；
栅极驱动器，被配置为将不同的栅极延迟值施加至所述栅极线组中的每一个以生成栅极信号并且将所述栅极信号输出至所述栅极线；
数据驱动器，被配置为将数据电压输出至所述数据线；以及
信号控制器，被配置为控制所述栅极驱动器和所述数据驱动器，
其中，在第一帧期间第一栅极延迟值被施加至所述栅极线中的至少一个，并且在第二帧期间与所述第一栅极延迟值不同的第二栅极延迟值被施加至所述栅极线中的所述至少一个，
其中，所述信号控制器被配置为生成负载信号，所述负载信号与所述数据电压至所述数据线的输出定时对应，
所述栅极信号与所述负载信号同步，并且
所述第一栅极延迟值或所述第二栅极延迟值相对于所述负载信号定义。
10.根据权利要求9所述的显示装置，其中，施加至所述栅极线组的第P栅极线组的栅极延迟值小于施加至所述栅极线组的第Q栅极线组的栅极延迟值，所述第P栅极线组比所述第Q栅极线组离所述显示装置的数据驱动器更近，并且
其中，P和Q是正整数。
11.根据权利要求10所述的显示装置，其中，在所述第一帧期间施加至所述第P栅极线组的栅极延迟值是X，在所述第二帧期间施加至所述第P栅极线组的栅极延迟值是(X+a)，并且
其中，X和a是正实数。
12.根据权利要求11所述的显示装置，其中，在第三帧期间施加至所述第P栅极线组的栅极延迟值是(X-a)。
13.根据权利要求10所述的显示装置，其中，在所述第一帧期间施加至所述第P栅极线组的栅极延迟值是X，
在所述第二帧期间施加至所述第P栅极线组的第一栅极线的栅极延迟值是(X+a)，并且在所述第二帧期间施加至除了所述第P栅极线组的所述第一栅极线之外的所述第P栅极线组的栅极线的栅极延迟值是X，并且
其中，X和a是正实数。
14.根据权利要求10所述的显示装置，其中，在所述第一帧期间所述第P栅极线组的最后栅极线是所述栅极线的第Y栅极线，并且在所述第二帧期间所述第P栅极线组的所述最后栅极线是所述栅极线的第(Y+b)栅极线，并且
其中，Y和b是正整数。
15.根据权利要求14所述的显示装置，其中，在第三帧期间所述第P栅极线组的所述最后栅极线是所述栅极线的第(Y-b)栅极线。
16.根据权利要求9所述的显示装置，其中，所述信号控制器被配置为基于所述第一栅极延迟值或所述第二栅极延迟值生成栅极时钟信号，并且
所述栅极驱动器被配置为基于所述栅极时钟信号生成所述栅极信号。
17.一种驱动包括显示面板的显示设备的方法，其中，所述显示面板包括包含多个栅极线组的多个栅极线，所述方法包括：
将不同的栅极延迟值施加到所述多个栅极线组中的每一个以生成栅极信号；以及
将所述栅极信号输出至所述栅极线，
其中，施加至所述栅极线组的第P栅极线组的栅极延迟值小于所述栅极线组的第Q栅极线组的栅极延迟值，所述第P栅极线组比所述第Q栅极线组离所述显示设备的数据驱动器更近，并且
其中，P和Q是正整数，
其中，所述栅极信号与负载信号同步，所述负载信号与数据电压至所述显示设备的数据线的输出定时对应。
18.根据权利要求17所述的方法，其中，在第一帧期间第一栅极延迟值被施加至所述栅极线中的至少一个，并且在第二帧期间与所述第一栅极延迟值不同的第二栅极延迟值被施加至所述栅极线中的所述至少一个。
19.根据权利要求18所述的方法，其中，基于所述第一栅极延迟值或所述第二栅极延迟值生成栅极时钟信号，并且
基于所述栅极时钟信号生成所述栅极信号。
20.根据权利要求17所述的方法，其中，在第一帧期间施加至所述第P栅极线组的栅极延迟值是X，在第二帧期间施加至所述第P栅极线组的栅极延迟值是(X+a)，并且在第三帧期间施加至所述第P栅极线组的栅极延迟值是(X-a)，并且
其中，X和a是正实数。
CN201510881558.XA 2014-12-04 2015-12-03 驱动显示面板的方法以及执行该方法的显示装置 Active CN105679225B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0173263 2014-12-04
KR1020140173263A KR102271628B1 (ko) 2014-12-04 2014-12-04 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Publications (2)

Publication Number Publication Date
CN105679225A CN105679225A (zh) 2016-06-15
CN105679225B true CN105679225B (zh) 2020-12-04

Family

ID=54780198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510881558.XA Active CN105679225B (zh) 2014-12-04 2015-12-03 驱动显示面板的方法以及执行该方法的显示装置

Country Status (5)

Country Link
US (1) US9947295B2 (zh)
EP (1) EP3029667B1 (zh)
JP (1) JP6721973B2 (zh)
KR (1) KR102271628B1 (zh)
CN (1) CN105679225B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851384B (zh) * 2015-05-29 2018-04-20 合肥京东方光电科技有限公司 显示面板的驱动方法及驱动模块、显示面板及显示装置
CN106707642B (zh) * 2016-12-28 2019-08-02 深圳市华星光电技术有限公司 一种显示驱动电路及液晶显示面板
TWI643172B (zh) * 2017-11-01 2018-12-01 元太科技工業股份有限公司 顯示面板的驅動方法
CN109754758B (zh) 2017-11-01 2020-11-03 元太科技工业股份有限公司 显示面板的驱动方法
CN107978291A (zh) * 2017-12-29 2018-05-01 深圳市华星光电技术有限公司 一种驱动信号的调整方法
CN111883082B (zh) * 2020-07-30 2021-11-09 惠科股份有限公司 一种栅极驱动电路、驱动方法和显示器
CN111883083B (zh) * 2020-07-30 2021-11-09 惠科股份有限公司 一种栅极驱动电路和显示装置
KR20220072058A (ko) 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
WO2024085642A1 (ko) * 2022-10-19 2024-04-25 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 이의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140716A (ja) * 1990-10-01 1992-05-14 Sharp Corp 液晶表示装置
JPH07318898A (ja) * 1994-05-24 1995-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
JP2000242241A (ja) * 1999-02-22 2000-09-08 Samsung Electronics Co Ltd 液晶表示装置の駆動システム及び液晶パネル駆動方法
JP2008298913A (ja) * 2007-05-30 2008-12-11 Toppoly Optoelectronics Corp 表示装置の駆動装置および駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329465B1 (ko) 1999-02-22 2002-03-23 윤종용 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
KR100709702B1 (ko) 2000-02-22 2007-04-19 삼성전자주식회사 데이터 충전 시간을 보상하는 액정표시장치
TW552573B (en) * 2001-08-21 2003-09-11 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR100993117B1 (ko) 2003-12-15 2010-11-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100870510B1 (ko) * 2007-04-10 2008-11-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TW200933576A (en) * 2008-01-16 2009-08-01 Au Optronics Corp Flat display and driving method thereof
JP5323608B2 (ja) * 2009-08-03 2013-10-23 株式会社ジャパンディスプレイ 液晶表示装置
KR101777265B1 (ko) * 2010-12-23 2017-09-12 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20120126643A (ko) * 2011-05-12 2012-11-21 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
KR20130116700A (ko) 2012-04-16 2013-10-24 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
TWI506610B (zh) 2013-02-20 2015-11-01 Novatek Microelectronics Corp 顯示驅動裝置及顯示面板的驅動方法
KR102084172B1 (ko) * 2013-05-07 2020-03-04 삼성디스플레이 주식회사 표시 장치
KR102045787B1 (ko) * 2013-05-13 2019-11-19 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102145391B1 (ko) 2013-07-18 2020-08-19 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140716A (ja) * 1990-10-01 1992-05-14 Sharp Corp 液晶表示装置
JPH07318898A (ja) * 1994-05-24 1995-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
JP2000242241A (ja) * 1999-02-22 2000-09-08 Samsung Electronics Co Ltd 液晶表示装置の駆動システム及び液晶パネル駆動方法
JP2008298913A (ja) * 2007-05-30 2008-12-11 Toppoly Optoelectronics Corp 表示装置の駆動装置および駆動方法

Also Published As

Publication number Publication date
US9947295B2 (en) 2018-04-17
US20160163287A1 (en) 2016-06-09
EP3029667A3 (en) 2016-11-23
EP3029667A2 (en) 2016-06-08
JP6721973B2 (ja) 2020-07-15
CN105679225A (zh) 2016-06-15
KR20160068100A (ko) 2016-06-15
KR102271628B1 (ko) 2021-07-02
JP2016110145A (ja) 2016-06-20
EP3029667B1 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
CN105679225B (zh) 驱动显示面板的方法以及执行该方法的显示装置
US10515598B2 (en) Method of driving a display panel and a display apparatus for performing the same
KR102347768B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN107274842A (zh) 显示设备
US8542177B2 (en) Data driving apparatus and display device comprising the same
US10650726B2 (en) Timing controller, display apparatus having the same and signal processing method thereof
US10074327B2 (en) Display apparatus and method of driving the same
KR20080055414A (ko) 표시 장치 및 이의 구동 방법
KR20100062087A (ko) 액정 표시 장치 및 그 구동 방법
US9741310B2 (en) Method of driving display panel and display apparatus for performing the same
JPWO2015040971A1 (ja) 画像表示装置
KR20160082401A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102551721B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20160055613A (ko) 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
US7796112B2 (en) Liquid crystal display and driving method thereof
KR102371979B1 (ko) 표시 장치 및 이의 구동 방법
KR101528144B1 (ko) 멀티 패널 표시장치 및 그 구동방법
KR102243676B1 (ko) 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
TWI382390B (zh) 液晶顯示器的脈衝驅動方法與驅動電路
KR20070090058A (ko) Ｔｆｔ ｌｃｄ 패널 구동 방법
US10186220B2 (en) Gate driver, a display apparatus having the gate driver and a method of driving the display apparatus
KR20160029232A (ko) 액정표시장치
US9837039B2 (en) Method of driving display panel, timing controller for performing the method, and display apparatus having the same
KR20120138207A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR101616241B1 (ko) 액정 표시 장치의 구동 장치 및 구동 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant