CN105677591B - 一种存储设备 - Google Patents

一种存储设备 Download PDF

Info

Publication number
CN105677591B
CN105677591B CN201511001559.7A CN201511001559A CN105677591B CN 105677591 B CN105677591 B CN 105677591B CN 201511001559 A CN201511001559 A CN 201511001559A CN 105677591 B CN105677591 B CN 105677591B
Authority
CN
China
Prior art keywords
circuit board
transmission line
connection structure
storage equipment
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511001559.7A
Other languages
English (en)
Other versions
CN105677591A (zh
Inventor
石彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201511001559.7A priority Critical patent/CN105677591B/zh
Publication of CN105677591A publication Critical patent/CN105677591A/zh
Application granted granted Critical
Publication of CN105677591B publication Critical patent/CN105677591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657Access to multiple memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开了一种存储设备,包括:第一电路板;存储单元,设置在所述第一电路板上;连接结构,设置在所述第一电路板上;传输线路,设置在所述存储单元与所述连接结构之间;其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大。通过本发明提供的技术方案,用于解决现有技术中的存储设备的接口会存在降低传输线的传输速率的技术问题。

Description

一种存储设备
技术领域
本发明涉及电子技术领域,特别涉及一种存储设备。
背景技术
随着科学技术的不断发展,各种电子设备,如:智能手机、平板电脑或者笔记本电脑等不断发展,电子设备的功能也不断丰富。
在电子设备的功能不断丰富的同时,对电子设备内存容量及内存芯片的传输速率的要求也在不断提高。而现有技术中的内存芯片均是焊接在电路板上,然后通过由金属贴片或是导电引脚组成的接口与其它主板相连,但是上述接口容易导致用于连接内存芯片和接口的传输线的传输速率的下降。
本申请发明人在实现本申请实施例中技术方案的过程中,发现现有技术至少存在如下技术问题:
现有技术中的存储设备的接口会存在降低传输线的传输速率的技术问题。
发明内容
本发明实施例提供一种存储设备,用于解决现有技术中的存储设备的接口会存在降低传输线的传输速率的技术问题,实现保证传输线的传输速率的技术效果。
一种存储设备,包括:
第一电路板;
存储单元,设置在所述第一电路板上;
连接结构,设置在所述第一电路板上;
传输线路,设置在所述存储单元与所述连接结构之间;
其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大。
可选的,所述第一电路板具体为可形变电路板或不可形变电路板。
可选的,所述连接结构具体为:
并排排列设置的至少一个金属贴片;或
并排排列设置的至少一个导电引脚。
可选的,所述存储设备还包括:
第二电路板,其中,所述第一电路板可插拔连接在所述第二电路板上。
可选的,所述至少一个金属贴片的宽度总和大于一预设宽度值。
可选的,所述第二电路板包括供所述至少一个金属贴片插入的插槽。
可选的,所述所述插槽具体设置在所述第二电路板的侧面上;或
所述插槽具体设置在所述第二电路板的上表面或下表面上。
可选的,
在所述至少一个金属贴片的宽度总和大于一预设宽度值时,所述传输线路的阻抗小于预设阻抗值;
所述电阻元件和所述电感元件用于调整所述传输线路的阻抗,以使所述传输线路的阻抗达到所述预设阻抗值。
可选的,在有多个第一电路板时,所述第二电路板的形状为第一形状,其中,所述第一形状为任意形状,所述多个第一电路板基于所述第一形状进行排列,可插拔连接在所述第二电路板上。
本申请实施例中的上述一个或多个技术方案,至少具有如下一种或多种技术效果:
一、由于本申请实施例中的技术方案,包括:第一电路板;存储单元,设置在所述第一电路板上;连接结构,设置在所述第一电路板上;传输线路,设置在所述存储单元与所述连接结构之间;其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大。即不会像现有技术中在通过由金属贴片或是导电引脚组成的接口与其它主板相连时,容易导致用于连接存储单元和连接结构的传输线的传输速率的下降,而在本技术方案中,通过传输线路上设置有电感元件和电阻元件,用于调整传输线的传输阻抗,从而保证传输线路的阻抗一致性,以使得传输线路的传输速率最大,所以,能够有效解决现有技术中的存储设备的接口会存在降低传输线的传输速率的技术问题,进而达到保证传输线的传输速率的技术效果。
二、由于本申请实施例中的技术方案,包括:第一电路板;存储单元,设置在所述第一电路板上;连接结构,设置在所述第一电路板上;传输线路,设置在所述存储单元与所述连接结构之间;其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大,第二电路板,其中,所述第一电路板可插拔连接在所述第二电路板上。即不会像现有技术中存储单元是直接焊接在第二电路板上,若要重复使用存储单元,则要将存储单元从第二电路板上熔下来,而在熔得过程中容易破坏存储单元的引脚,导致无法继续使用,而在本技术方案中,是将存储单元焊接在第一电路板上,然后通过连接结构可插拔连接在第二电路板上,从而达到可重复利用存储设备的技术效果。
三、由于本申请实施例中的技术方案,所述至少一个金属贴片的宽度总和大于一预设宽度值,现有技术中,在通过连接结构进行多次可插拔连接时,连接结构在插的过程中不可避免的产生位移,在产生位移时,会使得连接结构与插槽之间接触不良,从而存在短路隐患。而在本技术方案中,增加了至少一个金属贴片的宽度,这样即使在产生位移时,也能保证连接结构与插槽之间的接触性能,进而进一步达到提高存储设备的复用率的技术效果。
四、由于本申请实施例中的技术方案,在有多个第一电路板时,所述第二电路板的形状为第一形状,其中,所述第一形状为任意形状,所述多个第一电路板基于所述第一形状进行排列,可插拔连接在所述第二电路板上。即在本技术方案中,由于存储设备能够通过连接结构进行可插拔连接在第二电路板上,所以,在第二电路板的形状可为任意形状时,第一电路板均可按照第二电路板的形状排列后进行可插拔连接,从而进一步达到提高存储设备的复用率的技术效果。
附图说明
图1为本申请实施例一提供的一种存储设备的结构示意图;
图2为本申请实施例一提供的一种存储设备中传输线路的示意图;
图3为本申请实施例一提供的一种存储设备中还包括的第二电路板。
具体实施方式
本申请实施例提供的技术方案,用于解决现有技术中的存储设备的接口会存在降低传输线的传输速率的技术问题,实现保证传输线的传输速率的技术效果。
本申请实施例中的技术方案为解决上述的技术问题,总体思路如下:
一种存储设备,包括:
第一电路板;
存储单元,设置在所述第一电路板上;
连接结构,设置在所述第一电路板上;
传输线路,设置在所述存储单元与所述连接结构之间;
其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大。
上述技术方案,包括:第一电路板;存储单元,设置在所述第一电路板上;连接结构,设置在所述第一电路板上;传输线路,设置在所述存储单元与所述连接结构之间;其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大。即不会像现有技术中在通过由金属贴片或是导电引脚组成的接口与其它主板相连时,容易导致用于连接存储单元和连接结构的传输线的传输速率的下降,而在本技术方案中,通过传输线路上设置有电感元件和电阻元件,用于调整传输线的传输阻抗,从而保证传输线路的阻抗一致性,以使得传输线路的传输速率最大,所以,能够有效解决现有技术中的存储设备的接口会存在降低传输线的传输速率的技术问题,进而达到保证传输线的传输速率的技术效果。
为了更好的理解上述技术方案,下面通过附图以及具体实施例对本发明技术方案做详细的说明,应当理解本申请实施例以及实施例中的具体特征是对本发明技术方案的详细的说明,而不是对本发明技术方案的限定,在不冲突的情况下,本申请实施例以及实施例中的技术特征可以相互组合。
实施例一
请参考图1,为本申请第一较佳实施方式的存储设备的结构示意图。下面对所述存储设备进行具体描述。
一种存储设备,包括:
第一电路板10;
存储单元11,设置在所述第一电路板10上;
连接结构12,设置在所述第一电路板10上;
传输线路13,设置在所述存储单元11与所述连接结构12之间;
其中,所述传输线路13上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路13的阻抗,以使所述传输线路13的传输速率最大。
本申请实施例中的存储设备可以设计成U盘,通过连接结构12与其它电子设备,如:笔记本电脑;或是台式电脑;或是其它带USB接口的电子设备;本申请实施例中的存储设备也可集成在台式电脑、笔记本电脑中,或是其它电子设备中,在本申请实施例中不作具体限定。
在本申请实施例中,所述第一电路板10具体为可形变电路板或不可形变电路板。
在具体实现过程中,第一电路板10可以为可形变电路板,如:Flexible PrintedCircuit(FPC,柔性印刷电路板),以聚酯薄膜或聚酰亚胺为基材,通过蚀刻在铜箔上形成线路而制成的一种具有高度可靠性,绝佳挠曲性的印刷电路。其能够满足稿密度、小型化、轻量化、轻薄化、高可靠方向发展的需要,且能够在三维空间任意移动和伸缩,从而达到元件装配和导线连接一体化;在具体实现过程中,第一电路板10具体还可以为不可形变电路板,如:Printed Circuit BOARD(PCB,印刷电路板),通常称为硬质印刷电路板,是电子元器件的支撑体,电子元器件电器连接的提供者,其按照线路板层数可分为单面板、双面板、四层板、六层板以及其他多层线路板。
在本申请实施例中,第一电路板10可以是上述两种电路板中任意一种,本领域普通技术人员可以根据实际需要选择,在本申请实施例中不作具体限定。
在具体实现过程中,与存储单元11对应的存储芯片是通过存储芯片的引脚焊接在第一电路板10上的,在本申请实施例中,第一电路板10的尺寸根据存储单元11对应的存储芯片的尺寸进行设定,第一电路板10的形状可以为长方形或是正方形,或是其它形状,在本申请实施例中不作具体限定。
在本申请实施例中,存储单元11的类型可以是动态随机存储器、同步动态随机存储器或是双倍率动态随机存储器等,或是其它的动态随机存储器,在本申请实施例中不作具体限定。
在本申请实施例中,存储设备还包括连接结构12,所述连接结构12具体为:
并排排列设置的至少一个金属贴片;或
并排排列设置的至少一个导电引脚。
连接结构12是存储设备与其它电路板上的插槽之间的连接部件,所有的信号都是通过连接结构12进行传送的。在具体实现过程中,若第一电路板10的形状为长方形,连接结构12可以设置在第一电路板10的上表面的宽度较短的两边中的任意一边,实际要根据传输线路13的排布进行设定。
在本申请实施例中,连接结构12可以为并排排列设置的至少一个金属贴片,习惯称为针脚数,由于是由至少一个金属贴片组成,所以,连接结构12也称为金手指。
在本申请实施例中,连接结构12也可以为并排排列设置的至少一个导电引脚,至少一个导电引脚可以通过焊接的方式连接在其它电路板上,如:用于集成多个第一电路板10的电路板或是其它电子设备的主板等,上述两种实现方式均可,本领域普通技术人员可以根据实际需要进行设定,在本申请实施例中不作具体限定。
在本申请实施例中,为了保证存储设备能够进行正常的读写操作,存储设备还要包括控制器及传输线路13,其中,控制器用于控制将外部数据通过连接结构12及传输线传输存储至存储单元11中,或用于控制将存储单元11的数据通过传输线及连接结构12传输至与存储设备相连的其它电子设备,如:智能手机、平板电脑或是笔记本电脑等。
进一步,在本申请实施例中,所述至少一个金属贴片的宽度总和大于一预设宽度值。
在本申请实施例中,为了保证存储设备的反复可插拔,则要将连接结构12的宽度,即至少一个金属贴片的宽度设置的宽些,大于一预设宽度。
在具体实现过程中,将至少一个金属贴片的宽度增加传输线的线宽的20%,在本申请实施例中,之所要增加至少一个金属贴片的宽度,是因为在实际使用过程中,在重复使用存储设备时,不可避免的将存储设备从一电路板上拔下,然后再插到其它电路板上,如:用于集成多个存储设备的电路板上,或是与其它的电子设备,如:笔记本电脑或是台式电脑的主板上,而在将存储设备插在其它电路板上的过程中,至少一个金属贴片不可避免的要发生偏移,在发生发生偏移,至少一个金属贴片就不能够与其它电路板上的插槽进行良好接触,容易造成短路,给用户带来不好的体验效果,而在本申请实施例中,由于至少一个金属贴片的宽度大于预设宽度,这样,即使在至少一个金属贴片发生偏移时,也能够与插槽保持良好接触,避免短路事件的发生,进而给用户带来较高体验度。
在本申请实施例中,在所述至少一个金属贴片的宽度总和大于一预设宽度值时,所述传输线路13的阻抗小于预设阻抗值;
所述电阻元件和所述电感元件用于调整所述传输线路13的阻抗,以使所述传输线路13的阻抗达到所述预设阻抗值。
在本申请实施例中,为了能够保证设置存储单元11的重复利用率,就需要将连接结构12,即至少一个金属贴片的宽度做的宽些,然而在将至少一个金属贴片的宽度设置的较宽时,相应的会增加传输线路13的电容,从而降低传输线路13的阻抗,导致传输线的传输速率下降。所以,在本申请实施例中,为了在满足存储设备的复用率的同时,保证传输线的传输速率,则在传输线上设置电感元件和电阻元件,用于调整传输线路13的阻抗,使传输线路13的阻抗达到预设阻抗值,从而保证传输线的传输速率,传输线路13的示意图,请参考图2。
在本申请实施例中,在传输线上设置的电感和电阻阻值的大小则根据增加的至少一个金属贴片的宽度来决定,即至少一个金属贴片的宽度越宽,则设置的电感和电阻阻值就越大。
在具体实现过程中,预设阻抗值为在没有增加至少一个金属贴片的宽度的情况下传输线路13的传输阻抗,如:75Ω,相应的传输线的传输速率为2Mbit/s,在增加至少一个金属贴片的宽度时,会导致传输线路13的电容增加,降低传输线路13的传输阻抗,如:60Ω,那么在传输阻抗降低时,传输线路13的传输速率也会降低,如1.5Mbit/s,在传输线上增加电感和电阻后,可以增加传输线路13的阻抗值,至预设传输阻抗75欧姆,进而保证传输线的传输速率。
本申请实施例中的技术方案,是将存储单元11焊接在第一电路板10上,在第一电路板10上设置有连接结构12,通过连接结构12插拔连接在其它主板上,这样在实际使用过程中,若有废弃的电子设备,如:笔记本电脑或台式电脑时,由于这些电子设备中都会有存储单元11,且存储单元11是通过插拔方式连接在电子设备的主板上,所以能够较容易的将存储单元11从电子设备的主板上拔下以重复利用,在利用过程中,电子设备用户可以自己动手实现,无需找其他较为专业的人员进行更换,因此,通过本申请实施例中的技术方案,不仅提高了存储设备的复用率,而且用户可以自己手动更换,使用起来较为方便,进一步还能够保证传输速率。
在具体实现过程中,由于现在的电子设备的功能越来越丰富,安装的应用程序也越来越多,自然对电子设备的容量的要求就越来越高;或是对移动存储设备,如:优盘或移动硬盘等的容量要求也越来越高,这样在对电子设备的容量要求较高的情况下,则需要对电子设备进行扩容。
在具体实现过程中,如:笔记本电脑原只有一个存储单元11为512M,现由于对容量需求较高,达到2048M,则要在电子设备的主板中插入4个512M的存储单元11,然而在具体实现过程中,若4个512M的存储单元11分别插入笔记本电脑的主板上,操作过程较为复杂,且占用较多空间,所以,在本申请实施例中,为了在提高存储的设备的复用率的同时,保证容量及实现过程简单,因此,在本申请实施例中,所述存储设备还包括:
第二电路板20,其中,所述第一电路板10可插拔连接在所述第二电路板20上。
在本申请实施例中,第二电路板20具体为印刷电路板,在连接结构12具体为由至少一个金属贴片构成的结构时,为了将第一电路板10集成在第二电路板20上,那么在本申请实施例中,第二电路板20上所述第二电路板20包括供所述至少一个金属贴片插入的插槽。
进一步,所述所述插槽具体设置在所述第二电路板20的侧面上;或
所述插槽具体设置在所述第二电路板20的上表面或下表面上。
在具体实现过程中,第二电路板20具体为印刷电路板,为了保证存储设备能够与其连接的其它电子设备通信,即进行数据的读写操作,则要在第二电路板20上设置与第一电路板10个数相同的插槽,以使的第一电路板10能够可插拔连接在第二电路板20上。
在具体实现过程中,插槽主要包括插槽本体、设置于该插槽本体山的若干接脚,接脚包括上接脚和下接脚,其中,上接脚外露于插槽本体以与第一电路板10上的连接结构12连接,从而通过传输线路13与内存单元连接,下接脚对应穿过插槽本体上设有插孔而焊接于第二电路板20上,在具体实现过程中,为了有效地防止在焊接插槽时,助焊剂涌至插槽的上接脚,避免插槽与第一电路板10接触不良的状况发生,在插槽中还设置有底座,底座设置于插槽本体上未与上接脚接触的一侧面,且在该底盖上设有若干个通孔,该瞳孔供下接脚对应穿出。
在本申请实施例中,在有多个第一电路板10时,所述第二电路板20的形状为第一形状,其中,所述第一形状为任意形状,所述多个第一电路板10基于所述第一形状进行排列,可插拔连接在所述第二电路板20上。
在本申请实施例中,第二电路板20的形状可以为任一形状,如:长方形、正方形、梯形或是为上述形状的电路板中任意两种电路板拼接之后形成的形状,或是其它形状,这是根据实际使用过程中的实际需要进行设定,在本申请实施例中不作具体限定。
在具体实现过程中,由于本申请实施例中的第一电路板10是通过连接结构12可插拔连接在第二电路板20上,所以,对第二电路板20的形状要求较低,在第二电路板20为不同形状时,多个第一电路板10均可以按照第二电路板20的具体形状进行排列可插拔设置在第二电路板20上。
在具体实现过程中,多个电路板可以按照第一电路板10的形状排列后,可插拔连接在第二电路板20的个侧表面;或是上表面;或是下表面,本领域普通技术人员可以根据实际需要进行设定,在本申请实施例中不作具体限定,下面,以第二电路板20为长方形为例,对第一电路板10的设置方式进行说明。
当第二电路板20为长方形,在有多个第一电路板10时,多个第一电路板10可以沿着第二电路板20的四个侧边,依次可插拔连接设置在四个侧边上,具体请参考图3。
在本申请实施例中,在第二电路板20上集成多个设置存储单元11的第一电路板10板后,第二电路板20可以作为移动存储设备的存储单元11,该移动存储设备的容量较大;本申请实施例中,第二电路板20也可以是通过第二电路板20上的第二连接结构插在其它电子设备,如:笔记本电脑或是台式电脑的主板的插槽上,以满足电子设备对大容量的需求,上述两种方案均可实现,本领域普通技术人员可以根据实际需要进行使用,在本申请实施例中不作具体限定。
在本申请实施例中,设置在第二电路板20上的连接结构12和设置在第一电路板10上的连接接口可以为相同类型的接口,也可以为不同类型的接口,本领域普通技术人员可以根据实际需要进行设定,在本申请实施例中不作具体限定。
进一步,在后续使用过程中,若要继续增加电子设备的容量,则可以通过第二电路板20的插槽连接更多的设置有存储单元11的第一电路板10,以实现扩容;或者在后续使用过程中,不想继续使用该电子设备,但又不想浪费电子设备的存储设备,则可以将插拔连接在第二电路板20上的第一电路板10上拔下,将其插在需要扩容的电子设备中,上述无论是实现扩容还是拔下以重复利用,整个实现过程,无需专业人士的帮助,电子设备用户自身即可完成,使用较为方便,能够给用户带来较高体验度,同时,也减少了废弃电子元件对环境的污染。
通过本申请实施例中的一个或多个技术方案,可以实现如下一个或多个技术效果:
一、由于本申请实施例中的技术方案,包括:第一电路板;存储单元,设置在所述第一电路板上;连接结构,设置在所述第一电路板上;传输线路,设置在所述存储单元与所述连接结构之间;其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大。即不会像现有技术中在通过由金属贴片或是导电引脚组成的接口与其它主板相连时,容易导致用于连接存储单元和连接结构的传输线的传输速率的下降,而在本技术方案中,通过传输线路上设置有电感元件和电阻元件,用于调整传输线的传输阻抗,从而保证传输线路的阻抗一致性,以使得传输线路的传输速率最大,所以,能够有效解决现有技术中的存储设备的接口会存在降低传输线的传输速率的技术问题,进而达到保证传输线的传输速率的技术效果。
二、由于本申请实施例中的技术方案,包括:第一电路板;存储单元,设置在所述第一电路板上;连接结构,设置在所述第一电路板上;传输线路,设置在所述存储单元与所述连接结构之间;其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大,第二电路板,其中,所述第一电路板可插拔连接在所述第二电路板上。即不会像现有技术中存储单元是直接焊接在第二电路板上,若要重复使用存储单元,则要将存储单元从第二电路板上熔下来,而在熔得过程中容易破坏存储单元的引脚,导致无法继续使用,而在本技术方案中,是将存储单元焊接在第一电路板上,然后通过连接结构可插拔连接在第二电路板上,从而达到可重复利用存储设备的技术效果。
三、由于本申请实施例中的技术方案,所述至少一个金属贴片的宽度总和大于一预设宽度值,现有技术中,在通过连接结构进行多次可插拔连接时,连接结构在插的过程中不可避免的产生位移,在产生位移时,会使得连接结构与插槽之间接触不良,从而存在短路隐患。而在本技术方案中,增加了至少一个金属贴片的宽度,这样即使在产生位移时,也能保证连接结构与插槽之间的接触性能,进而进一步达到提高存储设备的复用率的技术效果。
四、由于本申请实施例中的技术方案,在有多个第一电路板时,所述第二电路板的形状为第一形状,其中,所述第一形状为任意形状,所述多个第一电路板基于所述第一形状进行排列,可插拔连接在所述第二电路板上。即在本技术方案中,由于存储设备能够通过连接结构进行可插拔连接在第二电路板上,所以,在第二电路板的形状可为任意形状时,第一电路板均可按照第二电路板的形状排列后进行可插拔连接,从而进一步达到提高存储设备的复用率的技术效果。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种存储设备,包括:
第一电路板;
存储单元,设置在所述第一电路板上;
连接结构,设置在所述第一电路板上;
传输线路,设置在所述存储单元与所述连接结构之间;
其中,所述传输线路上设置有电感元件和与所述电感元件串联的电阻元件,用于调整所述传输线路的阻抗,以使所述传输线路的传输速率最大,
其中,所述连接结构具体为并排排列设置的至少一个金属贴片,
至少一个金属贴片的宽度总和大于一预设宽度值,
在所述至少一个金属贴片的宽度总和大于一预设宽度值时,所述传输线路的阻抗小于预设阻抗值;所述电阻元件和所述电感元件用于调整所述传输线路的阻抗,以使所述传输线路的阻抗达到所述预设阻抗值。
2.如权利要求1所述的存储设备,其特征在于,所述第一电路板具体为可形变电路板或不可形变电路板。
3.如权利要求1-2中任一权项所述的存储设备,其特征在于,所述存储设备还包括:
第二电路板,其中,所述第一电路板可插拔连接在所述第二电路板上。
4.如权利要求3所述的存储设备,其特征在于,所述第二电路板包括供所述至少一个金属贴片插入的插槽。
5.如权利要求4所述的存储设备,其特征在于,所述插槽具体设置在所述第二电路板的侧面上;或
所述插槽具体设置在所述第二电路板的上表面或下表面上。
6.如权利要求3所述的存储设备,其特征在于,在有多个第一电路板时,所述第二电路板的形状为第一形状,其中,所述第一形状为任意形状,所述多个第一电路板基于所述第一形状进行排列,可插拔连接在所述第二电路板上。
CN201511001559.7A 2015-12-28 2015-12-28 一种存储设备 Active CN105677591B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511001559.7A CN105677591B (zh) 2015-12-28 2015-12-28 一种存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511001559.7A CN105677591B (zh) 2015-12-28 2015-12-28 一种存储设备

Publications (2)

Publication Number Publication Date
CN105677591A CN105677591A (zh) 2016-06-15
CN105677591B true CN105677591B (zh) 2019-07-26

Family

ID=56297689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511001559.7A Active CN105677591B (zh) 2015-12-28 2015-12-28 一种存储设备

Country Status (1)

Country Link
CN (1) CN105677591B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078864A (ko) * 2016-12-30 2018-07-10 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201270155Y (zh) * 2008-10-17 2009-07-08 华东科技股份有限公司 节省空间的u盘
CN101527693A (zh) * 2008-03-05 2009-09-09 中兴通讯股份有限公司 差分传输线阻抗匹配及偏置补偿装置和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297274A (ja) * 2001-03-30 2002-10-11 Toshiba Corp コンピュータシステム、このシステムにおいて使用される拡張ボード及びコネクタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527693A (zh) * 2008-03-05 2009-09-09 中兴通讯股份有限公司 差分传输线阻抗匹配及偏置补偿装置和方法
CN201270155Y (zh) * 2008-10-17 2009-07-08 华东科技股份有限公司 节省空间的u盘

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《传输线的阻抗控制》;温国忠等;《现代电子技术》;20061031;第29卷(第10期);第140-142页

Also Published As

Publication number Publication date
CN105677591A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
US9398692B2 (en) Interconnecting conduction structure for electrically connecting conductive traces of flexible circuit boards
CN108352638B (zh) 具有直接功率的返工栅格阵列插入器
EP2227076A1 (en) Multilayer circuit board and production method thereof and communication device
CN211879369U (zh) 芯片封装结构及电子设备
CN105407636A (zh) 柔性电路板的金手指装置
CN108668425B (zh) 信号传输线本体及其制作方法、USB Type C连接器
EP3585137A1 (en) Motherboard and terminal for use with consumer electronic products
WO2020063645A1 (zh) 电路板结构及电子设备
US9936577B1 (en) Dual-channel flexible circuit bridge connector and dual graphics card system using the same
US10039192B1 (en) Ultra-thin dual-channel flexible circuit bridge connector
CN201234406Y (zh) 一种软性印刷线路板
CN105677591B (zh) 一种存储设备
CN105578749B (zh) 电路板连接组件及移动终端
CN107278027A (zh) 电路板及移动终端
TW201232931A (en) Motherboard and memory connector thereof
CN203574934U (zh) 一种pcb板
US20190132951A1 (en) Printed circuit board including through-hole vias
CN108811314B (zh) 一种基于高厚径比深孔电镀技术高频高速电子线路板
CN204887687U (zh) 一种柔性电路板及电子产品
CN204392681U (zh) 多面印制电路板
CN104852172B (zh) 一种电子设备和电路板连接方法
TWI306007B (en) Flexible printed circuit
CN207897217U (zh) 一种高信赖性碳墨线路板
CN105430891B (zh) 柔性线路板及移动终端
CN216057643U (zh) PCIe板卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant