CN105656293A

CN105656293A - 一种pwm脉冲输出装置

Info

Publication number: CN105656293A
Application number: CN201410639379.0A
Authority: CN
Inventors: 褚秀清
Original assignee: Individual
Current assignee: Individual
Priority date: 2014-11-14
Filing date: 2014-11-14
Publication date: 2016-06-08

Abstract

一种PWM脉冲输出装置涉及一种PWM脉冲输出装置，适用于需要采用PWM控制的各种电源回路中。本发明设计了一种应用于开关电源的电流型？PWM控制电路，该电路结构简单、输出阻抗高、通频带宽宽，高频特性好，而且设计灵活，可以设计多端输入、多端输出电路，PWM比较器有输入摆幅大及高速高精度的特点，克服了现有电流模式的PWM调制电路开环不稳定、存在峰值电流与平均电流的误差、多路输出电源的交互调节性能不够理想的缺点。在PWM控制器中设计了重要的三个部分：误差放大器，PWM比较器和PWM？Logic模块。

Description

一种PWM脉冲输出装置

技术领域

本发明涉及一种PWM脉冲输出装置，适用于需要采用PWM控制的各种电源回路中。

背景技术

电源是电子设备的心脏，没有电源一切电子设备将无法正常工作，所以人们对电子产品需求量的加大，也推动了电源管理产品的发展。在电源管理产品中，开关电源的电源效率达到70%到95%，被誉为高效节能电源。开关电源控制芯片是目前IC设计行业的热门产品，研究设计集成度高、功耗低、稳定性好、效率高的开关电源管理芯片是近几年集成电路企业追求的目标。脉冲宽度调制（PWM）是用微处理器的数字输出来控制模拟电路，广泛应用在通信、LED照明、测量、数码产品、功率控制与变换等领域。电流型脉冲宽度调制（PWM）控制器有电压调整率高、线性度好、输出纹波小、频率高、效率高的优点，发展迅速，系统优化度越来越好，成为开关电源市场的发展方向。PWM控制器性能的优劣将直接决定开关电源芯片的性能，其核心环节就是PWM调制电路，PWM调制信号最终决定了整个开关电源的稳定，所以设计出高速、高精度、性能稳定的PWM调制电路十分重要。现有的电流型PWM控制器的缺点是当占空比大于50%时，开环不稳定，存在峰值电流与平均电流的误差，所以容易发生次谐波振荡，且其抗噪声性能差、对多路输出电源的交互调节性能不够理想。

发明内容

为了克服现有电流模式的PWM调制电路开环不稳定、峰值电流与平均电流存在误差的缺点，提高PWM控制器的抗噪性能、实现多路输出电源，本发明设计了一种应用于开关电源的电流型PWM控制电路。

本发明解决其技术问题所采用的技术方案是。

在PWM控制器中设计了重要的三个部分：误差放大器，PWM比较器和PWMLogic模块。其中误差放大器部分采用了跨导运算放大器，可以使得电路结构简单、输出阻抗高、负反馈环路增益增大，输出电压误差减小，而且引入频率校正网络来改善闭环频率响应，使系统具有足够的相位裕度。同时设计了一个高速高精度的PWM比较器。设计的PWM比较器输入摆幅大，精度高，响应时间快。通过在比较器的输入级采用并行的PMOS管与NMOS管互补差分对实现输入电压的轨到轨，以获得大的输入摆幅。在比较器电路中加入锁存器电路以实现高速度。通过使用运算放大器的理想负载结构来提高比较器的增益进而获得高精度，增加稳定性。设计了一种PWMLogic模块。这些模块相互配合，产生了一系列可变占空比的驱动脉冲GATEDrive信号，稳定输出电压。

本发明的有益效果是：误差放大器采用对称OTA结构，该电路结构简单、输出阻抗高、通频带宽宽，高频特性好，而且设计灵活，可以设计多端输入、多端输出电路，PWM比较器有输入摆幅大及高速高精度的特点，克服了现有电流模式的PWM调制电路开环不稳定、存在峰值电流与平均电流的误差、多路输出电源的交互调节性能不够理想的缺点。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是误差放大器模块电路。

图2是PWM比较器模块电路。

图3是PWMLogic模块电路。

图4是GATEDrive产生原理图。

图1中，M2’、M3’、M2、M3为PMOS管，M0、M1、M0’、M1’、M4、M5为NMOS管，RS、RS’为反馈电阻。Q1、Q1’为三极管。

图2中，M1、M2、M7、M8、M9、M10、M18、M19、M20为PMOS管，M3、M4、M11、M12、M13、M14、M15、M16、M17为NMOS管，M5、M6是PMOS锁存器。

具体实施方式

图1中，输入电压信号Vin1和Vin2经过作为源极跟随器的M0、M1及M0’、M1’降压后分别送到由共发射极组态的Q1和Q1’组成的差分放大电路，对电压信号进行放大，再将其转换为电流信号。Vin1转换成的电流通过由M2和M3组成的电流镜镜像为，Vin2转换成的电流通过由M2’和M3’组成的电流镜、M4和M5组成的电流镜镜像为，输出电流等于和的差值。NMOS管M0、M0’的栅极接同一偏置电压，以保证源极跟随器M1和M1'的栅源电压相同，从而保证该电路的对称性，减小失配的影响。电路呈对称结构，M3与M4串联，M3的源极接M4的漏极，M0、M1相互串联之后与M3、M4并联，其中M1的源极接M0的漏极，M2与M3共栅极，且M2的栅极与源极相连之后接Q1的漏极，Q1输出接入电阻RS’。M3’与M4’串联，M3’的源极电感L2、L1然后接M5的漏极，M0’、M1’相互串联之后与M3’、M4’并联，其中M1’的源极接M0’的漏极，M2’与M3’共栅极，且M2的栅极与源极相连之后接Q1’的漏极，Q1’输出接入电阻RS’。误差放大器采用对称OTA（OperationalTransconductanceAmplifier）作为PWM控制电路的误差放大器结构，该电路结构简单、输出阻抗高、通频带宽宽，高频特性好，而且设计灵活，可以设计多端输入、多端输出电路。

图2中，PMOS管M1、M2和NMOS管M3、M4共同构成互补输入差分对结构，实现输入范围的轨到轨；M1、M2、M15、M16、M13、M14和二极管连接的M7、M8构成PMOS前置放大器，同理M3、M4和二极管连接的M7、M8构成NMOS前置放大器，通式M5、M6组成一个PMOS锁存器，用来实现比较器的高速度；M7、M8是二极管连接的PMOS管，与PMOS管M5、M6并联以获得高的电压增益。PMOS管M9、M10与NMOS管M11、M12共同组成了比较器的推挽式输出级。NMOS管M13、M15与M14、M16组成的电流镜将PMOS差分对M1、M2的电流镜像到NMOS差分对M3、M4电流的公共端，然后经输出级输出；M16、M17，M18、M19、M20组成的电流镜提供偏置电流，为互补差分对提供电流。

图3，其中M20、M19、M18共栅、漏极，M20源极接地，M19源极与M17的栅、漏极连接，M18的源极输出到M1、M2的漏极，M1、M2分别与M3、M4共栅极，M1、M2的源极输出分别接到M15、M16的漏极，M15、M16的漏极与源极相连，M15与M13共栅极，M16与M14共栅极，M13、M14、M15、M16的源极接地，M5、M6、M7、M8构成差分放大器理想负载，使得输入摆幅大而且具有高速高精度的特点。其中M5、M7共漏极连接，输出到M13的漏极，M6、M8共漏极连接，输出到M14的漏极，M5、M8共栅极连接，M6、M7共栅极连接，且M5栅极信输出到与M7、M5源极，并作为M9的栅极信号，M5的栅极信号输出到M6、M8的源极，并作为M10的栅极信号，M9、M10共漏极连接，M9的源极信号流向M11的漏极，M10的源极信号流向M12的漏极，且M11的漏极与栅极相连，M11、M12的源极一同接地，输出信号从M10的源极引出。

图4中，PWMLogic模块由反相器、四输入与非门和基本RS触发器组合而成。基本RS触发器RS触发器的Q输出端经过一个反相器作为二输入与非门的输入，其另一个输入端是时钟信号OSC，二输入与非门的输出Vr反馈到反馈到PWM比较器控制斜坡输入端电容充放电的NMOS管M3的栅极，控制电容C的充放电。PWM比较器输出信号PWMSignal和时钟信号OSC共同决定GATEDrive的输出占空比。PWMLogic输出两个信号GATEDrive和Vr，其中Vr反馈到与PWM比较器的反相输入端Vin相连的NMOS管M3的栅极，控制M3的开启和关断，进而控制了电容的充放电，采用前沿调制的方式来调节驱动脉冲占空比，控制输出，稳定输出电压。

Claims

1.一种PWM脉冲输出装置，包括重要的三个部分：误差放大器，PWM比较器和PWMLogic模块，其特征在于：PWM控制器的误差放大器模块采用跨导运算放大器作为PWM控制电路的误差放大器，同时在PWM比较器模块设计了一种差分放大器的理想负载结构来提高比较器的输出阻抗，提高增益，增加比较器精度；而且采用前置放大器将输入放大足够大并将其加载到锁存器上，结合前置放大器对输入信号的负指数响应和正反馈锁存器对输入信号的正指数响应的优点来优化比较器的速度提高其比较速度。

2.根据权利要求1所述的PWM脉冲输出装置，其特征是误差放大器模块电路呈对称结构，M3与M4串联，M3的源极接M4的漏极，M0、M1相互串联之后与M3、M4并联，其中M1的源极接M0的漏极，M2与M3共栅极，且M2的栅极与源极相连之后接Q1的漏极，Q1输出接入电阻RS’；M3’与M4’串联，M3’的源极电感L2、L1然后接M5的漏极，M0’、M1’相互串联之后与M3’、M4’并联，其中M1’的源极接M0’的漏极，M2’与M3’共栅极，且M2的栅极与源极相连之后接Q1’的漏极，Q1’输出接入电阻RS’。

3.根据权利要求1或2所述的PWM脉冲输出装置，其特征是所述PWM比较器模块中M20、M19、M18共栅、漏极，M20源极接地，M19源极与M17的栅、漏极连接，M18的源极输出到M1、M2的漏极，M1、M2分别与M3、M4共栅极，M1、M2的源极输出分别接到M15、M16的漏极，M15、M16的漏极与源极相连，M15与M13共栅极，M16与M14共栅极，M13、M14、M15、M16的源极接地，M5、M6、M7、M8构成差分放大器理想负载，其中M5、M7共漏极连接，输出到M13的漏极，M6、M8共漏极连接，输出到M14的漏极，M5、M8共栅极连接，M6、M7共栅极连接，且M5栅极信输出到与M7、M5源极，并作为M9的栅极信号，M5的栅极信号输出到M6、M8的源极，并作为M10的栅极信号，M9、M10共漏极连接，M9的源极信号流向M11的漏极，M10的源极信号流向M12的漏极，且M11的漏极与栅极相连，M11、M12的源极一同接地，输出信号从M10的源极引出。

4.根据权利要求1所述的PWM脉冲输出装置，其特征是所述PWMLogic模块由反相器、四输入与非门和基本RS触发器组合而成，其中基本RS触发器（0）的Q输出端经过反相器(1)作为二输入与非门（2）的输入,其另一个输入端是时钟信号OSC，经过RS触发器（4）输出给反相器（5），反相器（5）的输出信号反馈给四输入与非门（3），作为控制脉冲发生的一部分。