CN105655281B - 压环、承载装置及半导体加工设备 - Google Patents

压环、承载装置及半导体加工设备 Download PDF

Info

Publication number
CN105655281B
CN105655281B CN201410640138.8A CN201410640138A CN105655281B CN 105655281 B CN105655281 B CN 105655281B CN 201410640138 A CN201410640138 A CN 201410640138A CN 105655281 B CN105655281 B CN 105655281B
Authority
CN
China
Prior art keywords
pressure ring
substrate
auxiliary member
chuck
ontology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410640138.8A
Other languages
English (en)
Other versions
CN105655281A (zh
Inventor
张璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201410640138.8A priority Critical patent/CN105655281B/zh
Publication of CN105655281A publication Critical patent/CN105655281A/zh
Application granted granted Critical
Publication of CN105655281B publication Critical patent/CN105655281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种压环、承载装置及半导体加工设备。该压环与卡盘配合使用,用以将基片固定在卡盘上,压环包括压环本体和采用绝缘材料制成的辅助件,辅助件包括第一部分和第二部分,其中,第一部分用于叠压基片上表面的边缘区域,且第一部分的靠近基片的中心区域的部分与基片的之间存在第一间隙;第二部分朝向基片下表面凸出,且设置在压环本体和基片的侧壁外侧之间。本发明提供的压环、承载装置及半导体加工设备,其既可以解决打火现象发生的问题,又可以解决粘片现象发生的问题。

Description

压环、承载装置及半导体加工设备
技术领域
本发明属于微电子加工技术领域,具体涉及一种压环、承载装置及半导体加工设备。
背景技术
硅通孔技术(through silicon via,以下简称TSV)技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的最新技术,由于TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小,并且大大改善芯片速度和低功耗的性能,成为目前电子封装技术中最先进的一种技术。
TSV技术包括采用磁控溅射设备在硅通孔内沉积阻挡层和铜籽晶层的工艺过程,图1为磁控溅射设备的结构示意图。图2为图1中沿A-A’线的剖视图。请一并参阅图1和图2,磁控溅射设备包括反应腔室10,在反应腔室10的底部设置有的卡盘11和压环12,卡盘11用于承载基片S;在压环12的内周壁上且沿其周向设置有多个压爪121,借助多个压爪121的下表面叠置在基片S上表面的边缘区域,以将基片S固定在卡盘11上;在反应腔室10的顶部设置有靶材13,借助激励电源与靶材13电连接,用于将反应腔室10内的工艺气体激发形成等离子体,并提供给靶材13一定的负偏压,以吸引反应腔室10内等离子体中的正离子轰击靶材13的表面,轰击使得靶材13表面的金属原子自靶材13的表面逸出沉积在基片S表面的硅通孔内;在靶材11的上方设置有磁控管14,磁控管14用于将反应腔室10内的等离子体聚集在靶材13的下方。另外,为能够对具有高深宽比的硅通孔内沉积金属薄膜,使得卡盘11与射频电源15电连接,用以向卡盘11施加一定的负偏压,射频电源15的输出功率越大,使得卡盘11上加载的负偏压越高,从而可以吸引更多的金属离子沉积至硅通孔内,进而可以提高沉积金属薄膜的台阶覆盖率。
为避免轻度打火在反应腔室10内产生一定的污染颗粒以及严重打火对基片S造成损坏,需要使得卡盘11、压环12和基片S等电位,为此,卡盘11与压环12通过导线线圈电连接,以使二者等电位;压环12的压爪121靠近基片S的下表面完全与基片S的上表面接触,如图3所示,当在基片S上沉积金属薄膜时,使得压爪121与基片S电连接,从而实现压环12与基片等电位。但是,由于TSV技术中沉积的金属薄膜比较厚,容易发生压爪121与基片S粘片现象,这使得在基片S与压爪121分离时撕裂与压爪121接触的部分金属薄膜,甚至会导致基片S碎裂,因此,多个压爪121中的部分压爪12采用如图4所示的压爪121的结构,其中,压爪121的靠近基片S中心区域的下表面与基片S的上表面存在间距,以避免金属原子和离子沉积在该间距形成的间隙内,从而可以避免压爪和基片相接触的位置发生粘片,但是,由于部分压爪121仍然采用如图3所示的压爪,因此仍然会存在一定程度的粘片现象。
因此,目前亟需一种既能够避免打火现象发生,又能够避免粘片现象发生的压环。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种压环、承载装置及半导体加工设备,其既可以解决打火现象发生的问题,又可以解决粘片现象发生的问题。
为解决上述问题之一,本发明提供了一种压环,所述压环与卡盘配合使用,用以将基片固定在所述卡盘上,所述压环包括压环本体和沿所述压环本体周向设置的辅助件,所述辅助件采用绝缘材料制成,且包括第一部分和第二部分,其中,所述第一部分用于叠压基片上表面的边缘区域,且所述第一部分的靠近所述基片的中心区域的部分与所述基片的之间存在第一间隙;所述第二部分朝向所述基片下表面凸出,且设置在所述压环本体和所述基片的侧壁外侧之间。
其中,所述辅助件为沿所述压环本体的周向设置的环形辅助件,或者,所述辅助件包括沿所述压环本体的周向间隔设置多个所述子辅助件。
其中,所述压环本体的内周壁上形成有凸部,且所述凸部位于所述第一部分的上方。
其中,所述凸部的下表面与所述基片上表面之间的竖直间距>U/300,和/或,位于所述第二部分外侧的压环本体与所述基片的外侧壁之间的最小水平间距>U/300,其中,所述竖直间距和水平间距的单位为mm,U表示所述压环上加载的最大电压值,单位为V。
其中,所述凸部的内径不大于所述辅助件的内径,并且,所述凸部和所述第一部分的靠近所述基片的中心区域的部分之间在竖直方向上形成有至少一个第二间隙。
其中,每个所述第二间隙在竖直方向上的尺寸小于所述压环所在的反应腔室内的等离子体的平均自由程。
其中,所述第一间隙在竖直方向上的尺寸小于所述压环所在的反应腔室内的等离子体的平均自由程。
其中,所述平均自由程=0.05/P,其中,所述平均自由程的单位为mm;P表示所述反应腔室的气压,单位为Torr。
其中,每个所述第二间隙在水平方向的尺寸和竖直方向上的尺寸的比值大于3:1。
其中,所述第一间隙在水平方向的尺寸和竖直方向上的尺寸的比值大于3:1。
作为另外一个技术方案,本发明还提供一种承载装置,包括压环和卡盘,所述卡盘用于承载基片,所述压环用于与所述卡盘配合,将所述基片固定在所述卡盘上,所述压环采用本发明另一技术方案提供的压环。
再作为另外一个技术方案,本发明还提供一种半导体加工设备,包括反应腔室,在所述反应腔室内设置有承载装置,所述承载装置采用本发明另一技术方案提供的承载装置。
本发明具有以下有益效果:
本发明提供的压环,其包括采用绝缘材料制成的辅助件,且辅助件包括用于叠压基片上表面的边缘区域的第一部分,以及朝向基片下表面凸出且设置在压环本体和基片的侧壁外侧之间的第二部分,这增大了压环本体与基片外表面之间的距离,由于压环发生打火现象的耐压值与该距离成正比,因而可以提高压环发生打火现象的耐压值,从而可以避免打火现象的发生;另外,借助第一部分的靠近基片的中心区域的部分与基片的之间存在第一间隙,可以避免薄膜沉积后造成粘片现象,从而可以避免在基片和压环分离时基片边缘的薄膜撕裂对反应腔室造成颗粒污染和基片碎裂。
本发明提供的承载装置,其包括压环和卡盘,卡盘用于承载基片,压环用于与卡盘配合,将基片固定在卡盘上,其压环采用本发明另一技术方案提供的压环,因而既可以避免打火现象的发生,又可以避免粘片现象的发生,从而可以提高工艺的稳定性。
本发明提供的半导体加工设备,其采用本发明另一技术方案提供的承载装置,因而可以提高工艺的稳定性,从而可以提高设备的可靠性和产能,进而可以提高经济效益。
附图说明
图1为磁控溅射设备的结构示意图;
图2为图1中沿A-A’线的剖视图;
图3为图2中压爪的一种结构示意图;
图4为图2中压爪的另一种结构示意图;
图5为本发明实施例提供的第一种压环与基片之间的结构示意图;
图6为本发明实施例提供的第二种压环与基片之间的结构示意图;以及
图7为本发明实施例提供的第三种压环与基片之间的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的压环、承载装置及半导体加工设备进行详细描述。
图5为本发明实施例提供的第一种压环与基片之间的结构示意图。请参阅图5,本实施例提供的压环与卡盘配合使用,用以将基片固定在卡盘上,该压环包括压环本体20和沿压环本体20的周向设置的辅助件21。其中,压环本体20采用金属材料制成;辅助件21采用绝缘材料制成,绝缘材料包括石英或陶瓷,且该辅助件21包括第一部分211和第二部分212,其中,第一部分211用于叠压基片S上表面的边缘区域,且第一部分211的靠近基片S的中心区域的部分与基片的之间存在第一间隙22;第二部分212朝向基片S下表面凸出,且设置在压环本体20和基片S的侧壁外侧之间。
优选地,第一间隙22在竖直方向上的尺寸a小于压环所在的反应腔室中的等离子体的平均自由程,这可以增加等离子体沉积在该第一间隙22内的难度,因而可以使得等离子很难沉积在压环和基片相接触的位置处,从而可以避免发生粘片现象。
具体地,等离子体的平均自由程=0.05/P,平均自由程的单位为mm;P表示反应腔室的气压,单位为Torr。在本实施例中,压环应用在物理气相沉积设备的反应腔室内,该反应腔室的气压一般小于15mTorr,根据上述计算方法可以计算出等离子体的平均自由程等于3.3mm,因此,第一间隙22的在竖直方向上的尺寸a一般取值小于3mm。
进一步优选地,第一间隙22在水平方向的尺寸b和在竖直方向上的尺寸的比值大于3:1,这可以进一步增加等离子体沉积在压环与基片接触处的位置处的难度,从而可以进一步避免发生粘片现象。
在本实施例中,辅助件21包括沿压环本体20的周向间隔设置多个子辅助件,换言之,辅助件21由多个均包括第一部分211和第二部分212的子辅助件组成,每个子辅助件的第一部分211的下表面用于叠压在基片S上表面的边缘区域,每个子辅助件的第二部分212设置在压环本体20与基片S的侧壁外侧之间。可以理解,沿压环本体20周向间隔设置的多个子辅助件,可以实现叠置在基片S的部分边缘区域,而并未叠置基片S的整个环形的边缘区域,从而可以提高基片的可加工面积。
优选地,多个子辅助件沿压环本体20的周向间隔且均匀设置,这可以使得辅助件向基片S施加的作用力均匀地施加在基片S的边缘区域,从而可以避免向基片背面输送的热交换气体泄漏。
在本实施例中,压环本体20的内周壁上形成有凸部201,且凸部201位于第一部分211的上方。并且,凸部201采用金属材料制成,且对凸部201所采用的金属材料并不限定。借助该凸部201可以实现对压环配重,以使压环具有一定的重量将基片S固定在卡盘上。
压环发生打火现象的耐压值与压环本体20与基片S表面之间的距离成正比,即,该距离越大(小),压环的发生打火现象的耐压值越大(小)。具体地,在本实施例中,压环的发生打火现象的耐压值=300*上述距离,因此,为避免压环发生打火现象,应设置凸部201的下表面与基片S上表面之间的竖直间距H,和/或,位于第二部分212外侧的压环本体20与基片S的外侧壁之间的最小水平间距L满足以下关系:H>U/300,L>U/300,竖直间距H和水平间距L的单位为mm,U表示压环上加载的最大电压值,单位为V。也就是说,借助H>U/300,L>U/300,可以使得压环的发生打火现象的耐压值>U,从而可以避免压环发生打火现象。
另外,优选地,凸部201的内径D1不大于辅助件21的内径D2,如图5所示,D1=D2,并且,凸部201和第一部分211的靠近基片S的中心区域的部分之间在竖直方向上形成有至少一个第二间隙23,如图3所示,具有一个第二间隙23。
基于第一间隙22相似的理由,优选地,每个第二间隙23在竖直方向上的尺寸a小于压环所在的反应腔室内的等离子体的平均自由程,且平均自由程的计算方式如上所述,在此不再赘述;以及,每个第二间隙在水平方向b的尺寸和在竖直方向上的尺寸a的比值大于3:1。借助该第二间隙23可以避免等离子体轰击辅助件21,从而可以避免等离子体轰击辅助件21使其温度上升对基片产生影响。
可以理解,为满足上述H>U/300,以及每个第二间隙23在竖直方向上的尺寸a小于等离子体的平均自由程,可以在凸部201和辅助件21的靠近压环本体20环孔的部分之间在竖直方向上形成有至少两个第二间隙23,如图6所示,其所示的压环与图5所示的区别仅在于包括两个第二间隙23。具体地,在本实施例中,第二间隙23的数量可以取值为约等于H/a的整数。
在本实施例中,尽管在本实施例中的第一部分211和第二部分212一体成型,即二者为整体式结构。但是,在实际应用中,第一部分211和第二部分212还可以为分体式结构,在使用时将二者均与压环本体20固定,或者,先将二者相互固定再将其作为一个整体与压环本体20固定。另外,本实施例中的凸部201与压环本体20可以为整体式结构,也可以为分体式结构,且为分体式结构时将二者固定使用。优选地,本实施例中任意二者固定的方式可采用螺纹固定方式固定。
需要说明的是,在本实施例中,辅助件21由沿压环本体20的周向间隔设置的多个子辅助件组成。但是,本发明并不局限于此,在实际应用中,辅助件21还可以为沿压环本体20的周向设置的环形辅助件,在这种情况下,环形辅助件包括环形的第一部分211和环形的第二部分212,且第一部分211叠压在基片S的整个环形边缘区域,该环形辅助件的第二部分设置在压环本体和基片的整个外侧壁之间。另外,在实际应用中,辅助件21也可以包括环形的第一部分211和多个沿压环本体20的周向间隔设置的第二部分212;或者,辅助件21还可以包括环形的第二部分212和多个沿压环本体20的周向间隔设置的第一部分211。
还需要说明的是,在实际应用中,压环还可以采用如图7所示的结构,其与图5和图6所示的压环的不同之处在于:辅助件21的第二部分212将其所对应位置处的压环本体20的整个下表面与基片S隔离,这可以更进一步地避免发生打火现象。可以理解,采用如图7所示的压环,应保证压环的整体重量满足要求。
另外还需要说明的是,在实际应用中,还可以省去凸部201,只要能够实现压环的整体重量满足要求即可。
综上所述,本发明实施例提供的压环,其包括采用绝缘材料制成的辅助件21,辅助件21包括用于叠压基片S上表面的边缘区域的第一部分211,以及朝向基片S下表面凸出且设置在压环本体20和基片S的侧壁外侧之间的第二部分212,这增大了压环本体20与基片S外表面之间的距离,由于压环发生打火现象的耐压值与该距离成正比,因而可以提高压环发生打火现象的耐压值,从而可以避免打火现象的发生;另外,借助第一部分211的靠近基片S的中心区域的部分与基片S的之间存在第一间隙22,可以避免薄膜沉积后造成粘片现象,从而可以避免在基片和压环分离时基片边缘的薄膜撕裂对反应腔室造成颗粒污染和基片碎裂。
作为另外一个技术方案,本发明实施例还提供一种承载装置,包括压环和卡盘,卡盘用于承载基片,压环用于与卡盘配合,将基片固定在卡盘上,其中,压环采用本发明上述实施例提供的压环。
本发明实施例提供的承载装置,其压环采用本发明上述实施例提供的压环,因而既可以避免打火现象的发生,又可以避免粘片现象的发生,从而可以提高工艺的稳定性。
作为另外一个技术方案,本实施例还提供一种半导体加工设备,其包括反应腔室和承载装置,其中,承载装置采用本发明上述实施例提供的承载装置。
具体地,半导体加工设备包括物理气相沉积设备。
本发明实施例提供的半导体加工设备,其采用本发明上述实施例提供的承载装置,因而可以提高工艺的稳定性,从而可以提高设备的可靠性和产能,进而可以提高经济效益。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种压环,所述压环与卡盘配合使用,用以将基片固定在所述卡盘上,其特征在于,所述压环包括压环本体和沿所述压环本体周向设置的辅助件,所述辅助件采用绝缘材料制成,且包括第一部分和第二部分,其中,所述第一部分用于叠压基片上表面的边缘区域,且所述第一部分的靠近所述基片的中心区域的部分与所述基片的之间存在第一间隙;所述第一间隙在竖直方向上的尺寸小于所述压环所在的反应腔室内的等离子体的平均自由程;
所述第二部分朝向所述基片下表面凸出,且设置在所述压环本体和所述基片的侧壁外侧之间。
2.根据权利要求1所述的压环,其特征在于,所述辅助件为沿所述压环本体的周向设置的环形辅助件,或者,所述辅助件包括沿所述压环本体的周向间隔设置多个子辅助件。
3.根据权利要求1所述的压环,其特征在于,所述压环本体的内周壁上形成有凸部,且所述凸部位于所述第一部分的上方。
4.根据权利要求3所述的压环,其特征在于,所述凸部的下表面与所述基片上表面之间的竖直间距>U/300,和/或,
位于所述第二部分外侧的压环本体与所述基片的外侧壁之间的最小水平间距>U/300,其中,
所述竖直间距和水平间距的单位为mm,U表示所述压环上加载的最大电压值,单位为V。
5.根据权利要求4所述的压环,其特征在于,所述凸部的内径不大于所述辅助件的内径,并且,所述凸部和所述第一部分的靠近所述基片的中心区域的部分之间在竖直方向上形成有至少一个第二间隙。
6.根据权利要求5所述的压环,其特征在于,每个所述第二间隙在竖直方向上的尺寸小于所述压环所在的反应腔室内的等离子体的平均自由程。
7.根据权利要求1或6所述的压环,其特征在于,所述平均自由程=0.05/P,其中,所述平均自由程的单位为mm;P表示所述反应腔室的气压,单位为Torr。
8.根据权利要求5或6所述的压环,其特征在于,每个所述第二间隙在水平方向的尺寸和竖直方向上的尺寸的比值大于3:1。
9.根据权利要求1所述的压环,其特征在于,所述第一间隙在水平方向的尺寸和竖直方向上的尺寸的比值大于3:1。
10.一种承载装置,包括压环和卡盘,所述卡盘用于承载基片,所述压环用于与所述卡盘配合,将所述基片固定在所述卡盘上,其特征在于,所述压环采用权利要求1-9任意一项所述的压环。
11.一种半导体加工设备,包括反应腔室,在所述反应腔室内设置有承载装置,其特征在于,所述承载装置采用权利要求10所述的承载装置。
CN201410640138.8A 2014-11-13 2014-11-13 压环、承载装置及半导体加工设备 Active CN105655281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410640138.8A CN105655281B (zh) 2014-11-13 2014-11-13 压环、承载装置及半导体加工设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410640138.8A CN105655281B (zh) 2014-11-13 2014-11-13 压环、承载装置及半导体加工设备

Publications (2)

Publication Number Publication Date
CN105655281A CN105655281A (zh) 2016-06-08
CN105655281B true CN105655281B (zh) 2019-01-18

Family

ID=56479385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410640138.8A Active CN105655281B (zh) 2014-11-13 2014-11-13 压环、承载装置及半导体加工设备

Country Status (1)

Country Link
CN (1) CN105655281B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876316A (zh) * 2015-12-14 2017-06-20 北京北方微电子基地设备工艺研究中心有限责任公司 压环及半导体加工设备
CN108796466B (zh) * 2017-04-26 2020-06-19 北京北方华创微电子装备有限公司 一种机械卡盘及半导体加工设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070012561A1 (en) * 2005-07-12 2007-01-18 Texas Instruments Deutschland, Gmbh Wafer clamp assembly for holding a wafer during a deposition process
JP2011179120A (ja) * 2010-02-26 2011-09-15 Fujifilm Corp 多点クランプを用いた物理蒸着装置及び方法
CN103069542A (zh) * 2010-08-20 2013-04-24 应用材料公司 延长寿命的沉积环

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070012561A1 (en) * 2005-07-12 2007-01-18 Texas Instruments Deutschland, Gmbh Wafer clamp assembly for holding a wafer during a deposition process
JP2011179120A (ja) * 2010-02-26 2011-09-15 Fujifilm Corp 多点クランプを用いた物理蒸着装置及び方法
CN103069542A (zh) * 2010-08-20 2013-04-24 应用材料公司 延长寿命的沉积环

Also Published As

Publication number Publication date
CN105655281A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN110998782B (zh) 具有多个嵌入式电极的基板支撑件
JP6967656B2 (ja) 2つの埋込電極を有する基板支持体
CN105506570B (zh) 一种压环组件及物理气相沉积设备
CN104878363B (zh) 机械卡盘及等离子体加工设备
US20040040665A1 (en) Electrostatic chuck device
US11430636B2 (en) Plasma processing apparatus and cleaning method
TW200727352A (en) Manufacturing method for semiconductor chips
CN105586574B (zh) 一种承载装置及物理气相沉积设备
CN105655281B (zh) 压环、承载装置及半导体加工设备
CN104752330B (zh) 硅通孔深孔填充工艺
CN105331933B (zh) 一种物理气相沉积方法
JP2013122080A (ja) スパッタリング装置
US11410869B1 (en) Electrostatic chuck with differentiated ceramics
CN105568244B (zh) 一种物理气相沉积方法
US20140231018A1 (en) Plasma processing apparatus
CN106158718A (zh) 机械卡盘及半导体加工设备
CN107768299A (zh) 承载装置及半导体加工设备
CN104746024A (zh) 防止反应腔室内发生打火的沉积方法及反应腔室
KR20010075823A (ko) 반도체 제조용 스퍼터링 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

GR01 Patent grant
GR01 Patent grant