CN105654419A - 一种图像的运算处理系统及运算处理方法 - Google Patents

Abstract

本发明涉及图像处理领域，公开了一种图像的运算处理系统及运算处理方法。本发明实施方式中，包含：片内存储装置、片外存储器、运算处理模块和数据缓存控制模块；数据缓存控制模块连接片内存储装置、片外存储器和运算处理模块；数据缓存控制模块用于将片外存储器存储的数据，缓存至片内存储装置，并将片内存储装置缓存的数据输出至运算处理模块；运算处理模块用于在从数据缓存控制模块接收到一帧图像后，按列处理一帧图像的数据；其中，片外存储器的存储容量大于片内存储装置的存储容量；片外存储器的读写速度小于片内存储装置的读写速度。本发明实施方式中，运算处理模块按列处理图像数据，减少了运算处理模块的缓存空间，有效提高了图像数据的运算效率。

Description

一种图像的运算处理系统及运算处理方法

技术领域

本发明涉及图像处理领域，特别涉及一种图像的运算处理系统及运算处理方法。

背景技术

在图像处理领域中，通常都需要有海量的数据进行存储与运算，由于元器件自身的限制，每次对数据的操作都不可能具有实时性，这就需要先将海量数据缓存，然后再进行数据运算处理。存储数据的单元分为片内随机存储器(StaticRAM，简称“sram”)与片外动态随机存储器(DynamicRandomAccessMemory，简称“dram”)，为了控制简便，通常只使用一种存储单元来缓存数据。

根据现场可编程门阵列(Field-ProgrammableGateArray，简称“FPGA”)片内片外存储器的特点：片内sram具有随机读写速度快，但存储数据容量小的特点；片外dram具有存储数据容量大，但读写速度慢的特点。对于传统处理图像数据而言，通常只使用一种存储器，这就需要对存储空间的选取要根据片内片外存储器不同的特点进行取舍。

另外，现有技术中，对图像数据进行处理时通常采用按行处理的方式进行，不利于满足高效的运算效率。

发明内容

本发明的目的在于提供一种图像的运算处理系统及运算处理方法，对图像数据进行按列处理，节省了运算处理模块内部的缓存空间，提高了数据处理的运算效率。

为解决上述技术问题，本发明的实施方式提供了一种图像的运算处理系统，包含：片内存储装置、片外存储器、运算处理模块和数据缓存控制模块；

所述数据缓存控制模块连接所述片内存储装置、所述片外存储器和所述运算处理模块；

所述数据缓存控制模块用于将所述片外存储器存储的数据，缓存至所述片内存储装置，并将所述片内存储装置缓存的数据输出至所述运算处理模块；

所述运算处理模块用于在从所述数据缓存控制模块接收到一帧图像后，按列处理所述一帧图像的数据；

所述数据缓存控制模块还用于将所述运算模块处理完毕的数据再输出至所述片外存储器；

其中，所述片外存储器的存储容量大于片内存储装置的存储容量；所述片外存储器的读写速度小于片内存储装置的读写速度。

本发明的实施方式还提供了一种图像的运算处理方法，其特征在于，包含以下步骤：

将片外存储器存储的数据，缓存至片内存储装置中；

将所述片内存储装置缓存的数据输出至运算处理模块；

所述运算处理模块在接收到一帧图像后，按列处理所述一帧图像的数据；

将所述运算模块处理完毕的数据再输出至所述片外存储器；

其中，所述片外存储器的存储容量大于片内存储装置的存储容量；所述片外存储器的读写速度小于片内存储装置的读写速度。

本发明实施方式相对于现有技术而言，通过数据缓存控制模块将片外存储器中存储的数据缓存至片内存储装置，并将片内存储装置缓存的数据输出至运算处理模块，运算处理模块对接收到每一帧图像数据按列的方式进行处理，相对于按行处理方式而言，节省了内部缓存数据容量，提高了图像数据处理的运算效率。

作为进一步改进，所述运算处理模块还可以用于对所述一帧图像的数据进行膨胀和/或腐蚀处理；

其中，如果所述运算处理模块对所述一帧图像的数据进行膨胀处理的次数或进行腐蚀处理的次数大于0，则所述运算处理模块在一帧图像的数据处理完成后，产生中断，准备下一帧的处理。这样做的好处是，当运算处理模块完成了对一帧图像数据的处理之后，产生中断，将处理结果通过数据缓存控制模块反馈至片外存储器，并且为下一帧图像数据的处理做准备，保证图像在处理过程中的准确性与时序性，可以减少其他数据图像的影响。

作为进一步改进，所述运算处理模块在按列处理所述一帧图像的数据时，从所述一帧图像的首列开始进行处理，每次处理64位数据，直至完成尾列的数据处理。

作为进一步改进，所述片内存储装置包含第一片内存储器和第二片内存储器；

所述数据缓存控制模块分别与第一片内存储器和第二片内存储器连接；

所述数据缓存控制模块在将所述片外存储器存储的数据，缓存至所述片内存储装置时，将所述片外存储器存储的数据，交替缓存到所述第一片内存储器和所述第二片内存储器中；

所述数据缓存控制模块在将所述片内存储装置缓存的数据输出至所述运算处理模块时，将所述第一片内存储器和所述第二片内存储器内缓存的数据，与所述片外存储器内存储的数据拼接后输出至所述运算处理模块。将片外存储器中的数据交替缓存到第一片内存储器和第二片内存储器，这样做的好处是可以充分利用片内存储器读写速度快，片外存储器存储容量大的有点，快速高效读写海量图像数据，并且有效提高图像数据的读写效率。

作为进一步改进，本发明实施方式中还可以包含：

先入先出FIFO模块；

所述FIFO模块的一端与所述数据缓存控制模块连接，所述FIFO模块的另一端经总线连接至所述片外存储器；

所述数据缓存控制模块通过所述FIFO模块和所述总线，与所述片外存储器连接。此种改进方式增加先入先出模块，且通过总线读取片外存储器中存储的数据，模块的特殊性保证了数据的准确性。

作为进一步改进，所述FIFO模块可以为异步FIFO模块；

所述异步FIFO模块的读数据通道对应所述片外存储器，所述异步FIFO模块的写数据通道对应所述第一片内存储器和所述第二片内存储器。利用异步FIFO来完成跨时钟域的数据传输，此种设计的优点是：当大量数据从总线流向数据缓存控制模块时，如果不使用异步FIFO模块，数据会全部涌入数据缓存控制模块的输入端口，可能会造成输入端口被堵死。当使用了异步FIFO模块时，数据会平稳流向数据缓存控制模块的输入端口，起到了蓄峰平谷的作用，减少了耦合，避免片外存储器和片内存储器相互等待，从而为后续设计提供稳定的数据。

作为进一步改进，所述第一片内存储器和所述第二片内存储器均为双端口片内存储器。使得片内存储器可以同时读写，提高了片内存储器的读写效率。

作为进一步改进，所述运算处理模块按列处理所述一帧图像的数据的步骤中，对所述一帧图像的数据进行膨胀和/或腐蚀处理；

其中，如果所述运算处理模块对所述一帧图像的数据进行膨胀处理的次数或进行腐蚀处理的次数大于0，则所述运算处理模块在一帧图像的数据处理完成后，产生中断，准备下一帧的处理。

作为进一步改进，所述片内存储装置包含第一片内存储器和第二片内存储器；

所述将片外存储器存储的数据，缓存至片内存储装置的步骤中，将所述片外存储器存储的数据，交替缓存到所述第一片内存储器和所述第二片内存储器中；

所述将片内存储装置缓存的数据输出至运算处理模块的步骤中，将所述第一片内存储器和所述第二片内存储器内缓存的数据，与所述片外存储器内存储的数据拼接后输出至所述运算处理模块。

附图说明

图1是根据本发明第一实施方式中的图像的运算处理系统的系统框图；

图2为本发明实施方式中的双端口sram的结构图；

图3为根据本发明第一实施方式的数据缓存原理图；

图4是根据本发明第三实施方式中的图像的运算处理方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种图像的运算处理系统，结合图1所示。包含：片内存储装置(本实施方式中片内存储装置包含第一片内存储器sram0和第二片内存储器sram1)、片外存储器(图中dram所示)、运算处理模块(图中dlt-ers-ctrl所示)和数据缓存控制模块(图中line-buf-ctrl所示)。数据缓存控制模块line-buf-ctrl连接片内存储装置sram0和sram1、片外存储器dram和运算处理模块dlt-ers-ctrl。数据缓存控制模块line-buf-ctrl用于将片外存储器dram存储的数据，缓存至片内存储装置sram0及sram1，并将片内存储装置sram0、sram1缓存的数据输出至运算处理模块dlt-ers-ctrl。

运算处理模块dlt-ers-ctrl在从数据缓存控制模块line-buf-ctrl接收到一帧图像后，按列处理一帧图像的数据；数据缓存控制模块line-buf-ctrl还用于将运算模块处理dlt-ers-ctrl完毕的数据再输出至片外存储器。

其中，片外存储器dram的存储容量大于片内存储装置sram的存储容量；片外存储器dram的读写速度小于片内存储装置sram的读写速度。

为了更好的说明效果，本发明实施方式中还可以包含先入先出FIFO模块，如图1所示。FIFO模块的一端与数据缓存控制模块line-buf-ctrl连接，另一端经总线bus连接至片外存储器dram；数据缓存控制模块line-buf-ctrl通过FIFO模块和总线，与片外存储器dram连接。

值得说明的是，为了避免大量数据从总线bus流向数据缓存控制模块line-buf-ctrl时，数据会全部涌入数据缓存控制模块line-buf-ctrl的输入端口，可能会造成输入端口被堵死的情况，本发明实施方式中的FIFO模块采用异步FIFO模块，即图示asyn-fifo，当使用了异步FIFO模块时，数据会平稳流向数据缓存控制模块line-buf-ctrl的输入端口，起到了蓄峰平谷的作用，减少了耦合，避免片外存储器dram和片内存储器sram相互等待，为后续设计提供稳定的数据。

为了满足存储海量图像数据的需求，在本发明的实施方式中可以采用数据位宽为64位，地址位宽为16位的片外存储器dram；对于片内存储器sram的选取，本实施方式中采用了双端口、数据位宽为64位、地址位宽为16位的片内sram0、sram1存储器。在具体实施时，可以根据情况自行选取片外存储器dram与片内存储装置sram，本实施方式对此不做具体限定。

值得说明的是，单端口sram在读操作的时候，写操作是不允许的；在写操作的时候，读操作是不允许的，这样限制了本实施方式中高速读写的要求。但是当采用双端口sram进行读写的时候，读操作与写操作是完全独立的，读写操作可以同时进行，这样大大提升了读写速度。选择数据位宽64位是为了满足读写数据量大的需求。如果选择数据位宽略小，单位时间内读写的数据量就会降低，64位数据位宽的选取可以间接地提升了读写速度。

为了更加详尽说明本发明实施方式中的发明目的及实施方式，先简要介绍下双端口sram的结构，结合图2所示。该双端口sram的数据位宽64位，地址位宽16位。分为a口与b口，a_clk/b_clk为时钟信号；a_cs_n/b_cs_n为使能信号，低电平有效；a_wr_n/b_wr_n为读写信号，低电平写有效，高电平读有效；a_addr/b_addr为地址信号；a_din/b_din代表输入数据；a_dout/b_dout代表输出数据。

sram的控制时序为：当a_cs_n/b_cs_n为低电平，且a_wr_n/b_wr_n为低电平时，当前时刻的a_addr/b_addr与a_din/b_din有效，数据送入sram中；当a_cs_n/b_cs_n为低电平，且a_wr_n/b_wr_n为高电平时，当前时刻的a_addr/b_addr有效，送入sram中，下一个时刻的a_dout/b_dout有效，作为输出信号输出。对于双端口sram，端口a的读写操作不会影响端口b的读写操作，即读与写是完全独立的。

基于以上介绍，在本发明实施方式中，数据缓存控制模块在将片外存储器存储的数据，缓存至片内存储装置即sram0和sram1，将片外存储器dram存储的数据，交替缓存到第一片内存储器sram0和第二片内存储器sram1中；数据缓存控制模块line-buf-ctrl将片外存储器dram存储的数据，交替缓存到片内存储器sram0、sram1之前，需要先通过总线bus将存储在片外存储器dram中的海量图像数据读取出来，且根据片外存储器的数据位宽每次读取64位数据。

本发明实施方式中，可以通过控制片选信号cs_n、读写使能信号wr_n(wr_n为低执行写操作，wr_n为高执行读操作)来完成数据交替缓存到片内sram0和sram1的操作。比如说，当sram0的wr_n为低且cs_n为低时，当前时刻的地址信号addr与数据信号din送入sram0，完成数据写入sram0的操作；当sram1的wr_n为低且cs_n为低时，当前时刻的地址信号addr与数据信号din送入sram1，完成数据写入sram1的操作，即通过控制片选信号cs_n、读写使能信号wr_n(wr_n为低执行写操作，wr_n为高执行读操作)来完成数据交替缓存到片内sram0和sram1的操作。

当片内sram0写使能有效时，FIFO模块的首行数据有效，并写入sram0中，实现数据缓存的功能；下一个时刻，如果sram1的写使能有效，FIFO模块中的第二行数据送入sram1，此时，两块sram均完成了缓存数据的功能。在下一个时钟到来的时候，如果数据缓存控制模块发出对sram0/sram1的读使能有效，两片sram的数据又被写回了数据缓存控制模块，因此两片sram与存储的数据(FIFO模块中)正好构成了3×3结构，即构成：第n-1行数据、第n行数据、第n+1行数据。将此三行数据拼位组成192bit数据送到后续运算处理单元。这样对两块片内sram的控制就完成了读数据与写数据互不影响，提升了整个模块的读写效率。

需要注意的是，通过总线bus的读写，在数据缓存控制模块line_buf_ctrl中产生sram的读写使能信号，sram的读写使能信号与图2的时序需要严格一致。

对于总线bus读取来的数据，首先存储在异步FIFO模块中，等待着sram0、sram1的读取。对于异步FIFO模块，其读写的时钟是完全异步，读数据通道对应的是片外存储器dram，写数据通道对应的是片内存储器sram0和sram1，这样异步FIFO的读写速度就完全异步，即异步FIFO模块可以实现将图像数据从片外存储器dram读取出来，同时也能将运算处理模块处理完成的图像数据写入片外存储器中，直接提高了数据的处理速度。

通常情况，可以利用3行sram直接缓存dram中的数据，然后将3行sram的数据直接送到下一个运算处理模块。但是为了提高读写效率，本实施方式将使用3行sram改成使用2行sram，第3行的数据可以提前在异步FIFO中存储，结合图3所示。也就是说，3行数据中前2行代表片内sram中存储的数据，第3行代表片外dram中存储的数据(可以提前存储在FIFO模块中)，数据处理过程从左到右。这样做的好处是不仅能够提高读写效率，而且可以满足后续运算处理模块对数据处理需要满足3行3列的格式要求。

数据缓存控制模块line-buf-ctrl将片外存储器dram存储的数据，缓存至片内存储装置sram，并将片内存储装置sram缓存的数据输出至运算处理模块dlt-ers-ctrl；所述运算处理模块dlt-ers-ctrl在从数据缓存控制模块line-buf-ctrl接收到一帧图像后，按列处理一帧图像的数据。所述运算处理模块dlt-ers-ctrl在按列处理所述一帧图像的数据时，从所述一帧图像的首列开始进行处理，每次处理64位数据，直至完成尾列的数据处理。

需要说明的是，如果是按行处理，则需要2行的缓存，而按列处理的话，需要2列的缓存，由于在一帧图像数据中，行的像素个数通常大于列的像素个数，也就是说，2列的缓存量将小于2行的缓存量，因此，本实施方式可以减少运算处理模块的缓存空间，提高运算效率。

数据缓存控制模块在将片内存储装置sram0和sram1缓存的数据输出至运算处理模块dlt-ers-ctrl时，将第一片内存储器sram0和第二片内存储器sram1内缓存的数据，与片外存储器dram内存储的数据或者是缓存在异步先入先出模块中的数据拼接后输出至运算处理模块dlt-ers-ctrl。运算处理模块dlt-ers-ctrl用于对一帧图像的数据进行膨胀和/或腐蚀处理；其中，如果所述运算处理模块dlt-ers-ctrl对一帧图像的数据进行膨胀处理的次数或进行腐蚀处理的次数大于0，则运算处理模块dlt-ers-ctrl在一帧图像的数据处理完成后，产生中断，准备下一帧的处理。

运算处理模块dlt-ers-ctrl对一帧图像的数据进行膨胀和/或腐蚀处理。膨胀的具体操作是：用一个结构元素(一般是3×3的大小)扫描图像中的每一个像素，将结构元素中的每一个像素与其覆盖的像素做“或”操作，如果都为0，则该像素为0，否则为1。腐蚀的具体操作是：用一个结构元素(一般是3×3的大小)扫描图像中的每一个像素，将结构元素中的每一个像素与其覆盖的像素做“与”操作，如果都为1，则该像素为1，否则为0。

在本实施方式中，如果所述运算处理模块对所述一帧图像的数据进行膨胀处理的次数或进行腐蚀处理的次数大于0，则所述运算处理模块在一帧图像的数据处理完成后，产生中断，准备下一帧的处理，这样做的好处是，当运算处理模块完成了对一帧图像数据的处理之后，产生中断，将处理结果通过数据缓存控制模块反馈至片外存储器，并且为下一帧图像数据的处理做准备，保证图像在处理过程中的准确性与时序性，可以减少其他数据图像的影响。

根据膨胀腐蚀算法架构，需要处理情况有如下4种：

(1)膨胀次数为0，腐蚀次数为0；

(2)膨胀次数为0，腐蚀次数不为0；

(3)膨胀次数为不为0，腐蚀次数为0；

(4)膨胀次数为不为0，腐蚀次数也不为0；

根据以上提到的4种算法处理情况，本实施方式在对片内sram与片外dram的控制同样分为以上所提到的4种情况。

具体实现可以按照膨胀腐蚀的次数来进行划分。这里仅介绍两种情况：

(1)膨胀次数为0，腐蚀次数为0。这种情况模块不对数据进行任何操作，同样也不会产生中断。

(2)膨胀次数不为0，腐蚀次数也不为0。这种情况模块对数据先进行膨胀操作，之后再进行腐蚀操作。

对于行首和行尾的处理，不同于中间行的处理；对于列首和列尾的处理，也不同于中间列的处理。如果是进行膨胀操作，即膨胀次数不为0时，对于行首的处理，数据的构成是：64个1、首行数据、第二行数据；对于行尾的处理，数据的构成是：倒数第2行数据、尾行数据、64个1；对于列首的处理，数据的构成是：64个1、首列数据、第二列数据；对于列尾的处理，数据的构成是：倒数第2列数据、尾列数据、64个1。

如果是进行腐蚀操作，即腐蚀次数不为0时，对于行首的处理，数据的构成是：64个0、首行数据、第二行数据；对于行尾的处理，数据的构成是：倒数第2行数据、尾行数据、64个0；对于列首的处理，数据的构成是：64个0、首列数据、第二列数据；对于列尾的处理，数据的构成是：倒数第2列数据、尾列数据、64个0。

也就是说，在所述运算处理模块对接收到的数据进行膨胀处理时，在图像数据的首行前、尾行后分别填充一行全为1的数据，在图像数据的首列前、尾列后分别填充一列全为1的数据；在所述运算处理模块对接收到的数据进行腐蚀处理时，在图像数据的首行前、尾行后分别填充一行全为0的数据，在图像数据的首列前、尾列后分别填充一列全为0的数据。

值得说明的是，当处理到每一帧行尾的最后一组64bit长度数据时，为了方便运算功能模块对其进行处理，在其之后添加一个192bit的全1或全0的数据，使得被处理的数据刚好位于3×3数据的中心，在完成一帧图像数据的处理后产生中断，准备下一帧操作。最后，数据缓存控制模块将运算模块处理完毕的数据输出至片外存储器。

本发明实施方式相对于现有技术，将海量数据先存储到片外dram中，然后利用数据缓存控制模块分别将数据交替缓存到片内的sram0与sram1中，为后续运算单元处理做准备，运算处理模块在从数据缓存控制模块接收到一帧图像后，按列方式对接收到的图像数据进行处理，最后，数据缓存控制模块line-buf-ctrl将运算模块dlt-ers-ctrl处理完毕的数据输出至片外存储器dram。本发明实施方式可以减少运算处理模块dlt-ers-ctrl的缓存空间，提高运算效率。

在本实施方式中，以FIFO模块为异步FIFO模块为例进行的说明，需要指出的是，同步FIFO模块(简记为SyncFIFO)，也同样适用本发明，采用同步FIFO模块同样能完成对数据的处理，在此不再赘述。

值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本发明第二实施方式涉及一种数字图像处理系统，第二实施方式是在第一实施方式的基础上做了改进，主要改进之处在于数据缓存控制模块在读取片外存储器中的数据或者是将运算处理模块处理完成的数据写入片外存储器时，可以获取图像的属性信息，如图像数据的起始地址，宽度，高度和步长等相关信息，并且根据获取的相关信息，读取或写入片外dram的图像数据。

此外，本领域的技术人员可以理解，第一实施方式中提到的相关技术细节在本实施方式中依然适用，第一实施方式中提到的效果在本实施方式中依然能够实现。

本发明第三实施方式涉及一种图像的运算处理方法，流程如图4所示。

步骤400中，将片外存储器存储的数据，缓存至片内存储装置中。

其中，所述片内存储装置包含第一片内存储器和第二片内存储器；另外，将片外存储器存储的数据，缓存至片内存储装置的步骤中还包含，将所述片外存储器存储的数据，交替缓存到所述第一片内存储器和所述第二片内存储器中。其中，片外存储器的存储容量大于片内存储装置的存储容量；片外存储器的读写速度小于片内存储装置的读写速度。交替缓存的方式与第一实施方式中所述的方法相同，在此不做赘述。

步骤401中，将所述片内存储装置缓存的数据输出至运算处理模块。

值得说明的是，可以将所述第一片内存储器和所述第二片内存储器内缓存的数据，与所述片外存储器内存储的数据拼接后输出至所述运算处理模块。

步骤402中，运算处理模块在接收到一帧图像后，按列处理所述一帧图像的数据。在本步骤中，对一帧图像的数据进行膨胀和/或腐蚀处理。也就是说，如果对一帧图像的数据进行膨胀处理的次数不为0，则需要对该帧图像的数据进行膨胀处理；类似地，如果对一帧图像的数据进行腐蚀处理的次数不为0，则需要对该帧图像的数据进行腐蚀处理。

步骤403中，将所述运算模块处理完毕的数据再输出至所述片外存储器。

在本实施方式中，将运算模块处理完毕的数据再输出至所述片外存储器。其中，所述片外存储器的存储容量大于片内存储装置的存储容量；所述片外存储器的读写速度小于片内存储装置的读写速度。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

不难发现，本实施方式为与第一实施方式相对应的方法实施例，本实施方式可与第一实施方式互相配合实施。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种图像的运算处理系统，其特征在于，包含：片内存储装置、片外存储器、运算处理模块和数据缓存控制模块；

所述数据缓存控制模块连接所述片内存储装置、所述片外存储器和所述运算处理模块；

所述数据缓存控制模块用于将所述片外存储器存储的数据，缓存至所述片内存储装置，并将所述片内存储装置缓存的数据输出至所述运算处理模块；

所述运算处理模块用于在从所述数据缓存控制模块接收到一帧图像后，按列处理所述一帧图像的数据；

所述数据缓存控制模块还用于将所述运算模块处理完毕的数据再输出至所述片外存储器；

其中，所述片外存储器的存储容量大于片内存储装置的存储容量；所述片外存储器的读写速度小于片内存储装置的读写速度。

2.根据权利要求1所述的图像的运算处理系统，其特征在于，所述运算处理模块用于对所述一帧图像的数据进行膨胀和/或腐蚀处理；

其中，如果所述运算处理模块对所述一帧图像的数据进行膨胀处理的次数或进行腐蚀处理的次数大于0，则所述运算处理模块在一帧图像的数据处理完成后，产生中断，准备下一帧的处理。

3.根据权利要求1所述的图像的运算处理系统，其特征在于，所述运算处理模块在按列处理所述一帧图像的数据时，从所述一帧图像的首列开始处理，每次处理64位数据，直至完成尾列的数据处理。

4.根据权利要求1所述的图像的运算处理系统，其特征在于，所述片内存储装置包含第一片内存储器和第二片内存储器；

所述数据缓存控制模块分别与第一片内存储器和第二片内存储器连接；

所述数据缓存控制模块在将所述片外存储器存储的数据，缓存至所述片内存储装置时，将所述片外存储器存储的数据，交替缓存到所述第一片内存储器和所述第二片内存储器中；

所述数据缓存控制模块在将所述片内存储装置缓存的数据输出至所述运算处理模块时，将所述第一片内存储器和所述第二片内存储器内缓存的数据，与所述片外存储器内存储的数据拼接后输出至所述运算处理模块。

5.根据权利要求4所述的图像的运算处理系统，其特征在于，还包含：

先入先出FIFO模块；

所述FIFO模块的一端与所述数据缓存控制模块连接，所述FIFO模块的另一端经总线连接至所述片外存储器；

所述数据缓存控制模块通过所述FIFO模块和所述总线，与所述片外存储器连接。

6.根据权利要求5所述的图像的运算处理系统，其特征在于，所述FIFO模块为异步FIFO模块；

所述异步FIFO模块的读数据通道对应所述片外存储器，所述异步FIFO模块的写数据通道对应所述第一片内存储器和所述第二片内存储器。

7.根据权利要求4所述的图像的运算处理系统，其特征在于，所述第一片内存储器和所述第二片内存储器均为双端口片内存储器。

8.一种图像的运算处理方法，其特征在于，包含以下步骤：

将片外存储器存储的数据，缓存至片内存储装置中；

将所述片内存储装置缓存的数据输出至运算处理模块；

所述运算处理模块在接收到一帧图像后，按列处理所述一帧图像的数据；

将所述运算模块处理完毕的数据再输出至所述片外存储器；

其中，所述片外存储器的存储容量大于片内存储装置的存储容量；所述片外存储器的读写速度小于片内存储装置的读写速度。

9.根据权利要求8所述的图像的运算处理系统，其特征在于，所述运算处理模块按列处理所述一帧图像的数据的步骤中，对所述一帧图像的数据进行膨胀和/或腐蚀处理；

其中，如果所述运算处理模块对所述一帧图像的数据进行膨胀处理的次数或进行腐蚀处理的次数大于0，则所述运算处理模块在一帧图像的数据处理完成后，产生中断，准备下一帧的处理。

10.根据权利要求8所述的图像的运算处理系统，其特征在于，所述片内存储装置包含第一片内存储器和第二片内存储器；

所述将片外存储器存储的数据，缓存至片内存储装置的步骤中，将所述片外存储器存储的数据，交替缓存到所述第一片内存储器和所述第二片内存储器中；

所述将片内存储装置缓存的数据输出至运算处理模块的步骤中，将所述第一片内存储器和所述第二片内存储器内缓存的数据，与所述片外存储器内存储的数据拼接后输出至所述运算处理模块。