CN210691292U - 固态存储器及电子设备 - Google Patents
固态存储器及电子设备 Download PDFInfo
- Publication number
- CN210691292U CN210691292U CN201922209085.5U CN201922209085U CN210691292U CN 210691292 U CN210691292 U CN 210691292U CN 201922209085 U CN201922209085 U CN 201922209085U CN 210691292 U CN210691292 U CN 210691292U
- Authority
- CN
- China
- Prior art keywords
- solid
- state memory
- arm
- fpga
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Abstract
本实用新型实施例提供了一种固态存储器及电子设备，固态存储器包括两个MIG控制器，分别与一个RAM连接；利用两个RAM，通过分时控制，针对每个NVM进行乒乓缓存，相比于现有的两个NVM分别采用两个RAM进行乒乓缓存，减少了两个RAM，进而降低了固态存储器的整体功耗。进一步的，采用单片ZYNQ Ulltrascale+MPSoC集成FPGA和ARM，只需要一套电源，电源设计简单，进一步降低了固态存储器的整体功耗。又进一步的，ARM仅采用C语言裸奔形式，不使用操作系统，进而只采用ARM内部的RAM来工作，不需要采用外挂RAM来工作，进一步降低了固态存储器的整体功耗。
Description
技术领域
本实用新型涉及数据存储技术领域，更具体地说，涉及固态存储器及包含该固态存储器的电子设备。
背景技术
固态存储器是通过存储芯片内部晶体管的开关状态来存储数据的。由于固态存储器没有读写头、不需要转动，所以固态存储器拥有耗电量少和抗震性强的优点。在小容量、超高速、小体积的电子设备中，固态存储器拥有非常大的优势。
现有的一种固态存储器如图1所示，采用ARM(Advanced RISC Machine，RISC微处理器)+FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的结构。为了便于数据流控制，每一个NVM(non-volatile memory，非易失性存储器)采用两个DDR(DoubleData Rate Synchronous Dynamic Random Access Memory，双倍数据率同步动态随机存取存储器)做乒乓数据缓存，增加了整体的功耗。
实用新型内容
有鉴于此，本实用新型提出一种固态存储器及电子设备，欲实现降低固态存储器整体功耗的目的。
为了实现上述目的，现提出的方案如下：
第一方面，提供一种固态存储器，包括：ARM(Advanced RISC Machine，RISC微处理器)、FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)、NVM(non-volatilememory，非易失性存储器)和RAM(Random Access Memory，随机存取存储器)；
所述FPGA包括数据命令控制单元，以及与所述数据命令控制单元连接的NVME(Non-Volatile Memory express，非易失性内存主机控制器接口规范)控制器、数据接口和两个MIG(Memory Interface Generator)控制器；
所述NVME控制器还与所述NVM连接；
每个所述MIG控制器还与一个所述RAM连接；
所述ARM与所述数据命令控制单元连接；
所述ARM还包括用于连接上位机的通信接口。
可选的，采用ZYNQ Ulltrascale+MPSoC集成所述FPGA和所述ARM。
可选的，所述ARM为仅采用C语言裸奔形式的ARM。
可选的，所述ARM为在所述FPGA处于非工作状态时，将所述FPGA的时钟关闭的ARM。
可选的，所述数据接口为：4X QSFP。
可选的，所述通信接口为：以太网接口。
可选的，所述NVME控制器与所述NVM通过PCIe gen3 8x接口连接。
可选的，所述RAM具体为：DDR。
可选的，所述NVM的数量为两个。
第二方面，提供一种电子设备，包括如第一方面任意一种所述的固态存储器。
与现有技术相比，本实用新型的技术方案具有以下优点：
上述技术方案提供的一种固态存储器及电子设备，固态存储器包括两个MIG控制器，分别与一个RAM连接；利用两个RAM，通过分时控制，针对每个NVM进行乒乓缓存，相比于现有的两个NVM分别采用两个RAM进行乒乓缓存，减少了两个RAM，进而降低了固态存储器的整体功耗。
进一步的，采用单片ZYNQ Ulltrascale+MPSoC集成FPGA和ARM，只需要一套电源，电源设计简单，进一步降低了固态存储器的整体功耗。
又进一步的，ARM仅采用C语言裸奔形式，不使用操作系统，进而只采用ARM内部的RAM来工作，不需要采用外挂RAM来工作，进一步降低了固态存储器的整体功耗。
又进一步的，ARM在FPGA处于非工作状态时，将FPGA的时钟关闭，降低了FPGA功耗，进一步降低了固态存储器的整体功耗。
当然，实施本实用新型的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种现有固态存储器的结构示意图；
图2为本实用新型实施例提供的一种固态存储器的结构示意图；
图3为本实用新型实施例提供的另一种固态存储器的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实施例提供一种固态存储器，参见图2，该固态存储器包括：ARM、FPGA、NVM和RAM。在本实施例中对于NVM的数量至少为两个。图2示出的为两个NVM，仅为示例性说明，不应理解为对本实用新型的限制，NVM的数量还可以为三个或四个等。
FPGA包括数据命令控制单元，以及与数据命令控制单元连接的NVME控制器、数据接口和两个MIG控制器。NVME控制器还与NVM连接。
每个MIG控制器还与一个RAM连接；两个MIG控制器连接两个RAM，通过分时控制，针对每个NVM进行乒乓缓存。分时控制指的是在一段时间内仅对一个NVM进行乒乓缓存，通过不同时间利用相同的两个RAM对不同NVM进行乒乓缓存，减少了RAM的使用数量。
乒乓缓存的具体过程为，在第一个缓冲周期，将输入的数据流缓存到第一个RAM中；在第2个缓冲周期，将输入的数据流缓存到第二个RAM中，同时对第一个RAM中缓存的第1个周期数据进行处理；在第3个缓冲周期通过输入的数据流缓存到第一个RAM，同时对第二个RAM中缓存的第2个周期的数据进行处理。如此循环。
ARM与数据命令控制单元连接；ARM还包括用于连接上位机的通信接口。
固态存储器的工作原理为：记录数据时，上位机下发记录命令给ARM，ARM收到后，通过数据命令控制单元发送记录命令给NVME控制器，同时启动ARM中的时钟，接收数据到NVM中。读取数据时，上位机通过发送读取命令给ARM，ARM收到后，通过数据命令控制单元发送读取命令给NVME控制器，同时启动ARM中的时钟，将NVM中的数据通过数据接口发送出去。在接收数据到NVM中和将NVM中的数据通过数据接口发送出去的过程，通过两个RAM进行乒乓缓存处理。
本实施例提供的上述固态存储器包括两个MIG控制器，分别与一个RAM连接；利用两个RAM，通过分时控制，针对每个NVM进行乒乓缓存，相比于现有的两个NVM分别采用两个RAM进行乒乓缓存，减少了两个RAM，进而降低了固态存储器的整体功耗。
在一个具体实施例中，采用ZYNQ Ulltrascale+MPSoC集成FPGA和ARM，如图3所示。采用单片ZYNQ Ulltrascale+MPSoC集成FPGA和ARM，只需要一套电源，电源设计简单，进一步降低了固态存储器的整体功耗。ZYNQ Ulltrascale+MPSoC主要包括PS(ProcessingSystem，处理系统)和PL(Programmable Logic，可编程逻辑器件)。
在一个具体实施例中，ARM仅采用C语言裸奔形式，不使用操作系统。这样只采用ARM内部的RAM来工作，不需要采用外挂RAM来工作，进一步降低了固态存储器的整体功耗。
在一个具体实施例中，ARM中自带FPGA的时钟，ARM在FPGA处于非工作状态时，将FPGA的时钟关闭。降低了FPGA功耗，进一步降低了固态存储器的整体功耗。FPGA处于非工作状态时，功耗主要取决于时钟，将该时钟关闭，FPGA功耗几乎为零。
在一个具体实施例中，数据接口为4X QSFP，连接光纤；通信接口为以太网接口，ARM通过以外网与上位机通信；NVME控制器与NVM通过PCIe gen3 8x接口连接；RAM具体为DDR，更进一步的RAM为DDR4。
本实用新型还提供一种电子设备，包括如上述实施例提供的任意一种固态存储器。对于电子设备的其它部分，本实用新型不做限定，也不再赘述。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的设备中还存在另外的相同要素。
本说明书中各个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对实用新型所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种固态存储器，其特征在于，包括：ARM、FPGA、NVM和RAM；
所述FPGA包括数据命令控制单元，以及与所述数据命令控制单元连接的NVME控制器、数据接口和两个MIG控制器；
所述NVME控制器还与所述NVM连接；
每个所述MIG控制器还与一个所述RAM连接；
所述ARM与所述数据命令控制单元连接；
所述ARM还包括用于连接上位机的通信接口。
2.根据权利要求1所述的固态存储器，其特征在于，采用ZYNQ Ulltrascale+MPSoC集成所述FPGA和所述ARM。
3.根据权利要求1所述的固态存储器，其特征在于，所述ARM为仅采用C语言裸奔形式的ARM。
4.根据权利要求1所述的固态存储器，其特征在于，所述ARM为在所述FPGA处于非工作状态时，将所述FPGA的时钟关闭的ARM。
5.根据权利要求1所述的固态存储器，其特征在于，所述数据接口为：4X QSFP。
6.根据权利要求1所述的固态存储器，其特征在于，所述通信接口为：以太网接口。
7.根据权利要求1所述的固态存储器，其特征在于，所述NVME控制器与所述NVM通过PCIe gen3 8x接口连接。
8.根据权利要求1所述的固态存储器，其特征在于，所述RAM具体为：DDR。
9.根据权利要求1～8中任意一项所述的固态存储器，其特征在于，所述NVM的数量为两个。
10.一种电子设备，其特征在于，包括如权利要求1～9中任意一项所述的固态存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922209085.5U CN210691292U (zh) | 2019-12-10 | 2019-12-10 | 固态存储器及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922209085.5U CN210691292U (zh) | 2019-12-10 | 2019-12-10 | 固态存储器及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210691292U true CN210691292U (zh) | 2020-06-05 |
Family
ID=70887859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922209085.5U Active CN210691292U (zh) | 2019-12-10 | 2019-12-10 | 固态存储器及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210691292U (zh) |
-
2019
- 2019-12-10 CN CN201922209085.5U patent/CN210691292U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102009037984B4 (de) | Speichereinheit für eine hierarchische Speicherarchitektur | |
| CN103810112B (zh) | 一种非易失性内存系统及其管理方法 | |
| CN101133404B (zh) | 用于与存储器装置通信的系统和方法 | |
| US20060294295A1 (en) | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device | |
| CN1952917A (zh) | 存储器控制器及具有存储器控制器的数据处理系统 | |
| CN110083554A (zh) | 用于配置混合存储器模块的存储器的i/o的设备及方法 | |
| CN103559146B (zh) | 一种提高NAND flash控制器读写速度的方法 | |
| CN104375895B (zh) | 用于多种存储器间的数据存储调度方法以及装置 | |
| CN103279309A (zh) | 基于fpga的ddr控制装置及方法 | |
| CN106716383A (zh) | 支持在存储器装置中提高吞吐量 | |
| CN101436171B (zh) | 模块化通信控制系统 | |
| CN105279116A (zh) | 基于fpga的ddr控制器及控制方法 | |
| CN104238957B (zh) | 串行外围接口控制器、串行外围接口快闪存储器及其存取方法和存取控制方法 | |
| CN103440215B (zh) | 基于fpga实现主设备对sdram存储器快速猝发访问的方法及装置 | |
| CN101944075B (zh) | 总线系统、对低速总线设备进行读写操作的方法及装置 | |
| CN106126369A (zh) | 存储模块、存储模块的模块控制器及存储模块的操作方法 | |
| CN109471819A (zh) | 为来自主机的读取请求提供短的读取响应时间的存储设备 | |
| CN105654419A (zh) | 一种图像的运算处理系统及运算处理方法 | |
| CN1971543A (zh) | 一种突发机制下实现数据读写控制的方法和装置 | |
| CN101620581A (zh) | 双口ram实现闪存控制器缓存的结构及实现该缓存的方法 | |
| CN210691292U (zh) | 固态存储器及电子设备 | |
| CN107168899A (zh) | 一种基于FPGA的NandFlash控制器 | |
| CN102789424B (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN206331414U (zh) | 一种固态硬盘 | |
| CN201218944Y (zh) | 双口ram实现闪存控制器缓存的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |