CN105634718A - 用于信号同步化的装置和方法 - Google Patents

Abstract

本文描述了用于同步数字化测量信号的系统，例如振动信号。由多个分布式测量单元以异步的方式采集的数字化信号指示机器或过程的运行状况。为了测量相对于脉冲转速计输入的数字化信号的相位，测量转速计脉冲前缘与数字化样本之间的时间。为了实现跨分布式测量单元的相位相干同步化，将局部同步信号嵌入由这些测量单元产生的数据。该系统在后处理中使用同步信号来对齐数据，以在绝对时间上相位对齐数据并对齐数据。可用时间戳编码同步信号，以提供附加的计时信息。

Description

用于信号同步化的装置和方法

技术领域

本发明涉及在使用同步脉冲的时域中的振动波形的时间同步。

背景技术

在进行测量具有旋转组件的机器的振动特性的过程中，振动信号的相位一般被定义为振动信号中的振幅峰与每转一次(once-per-revolution)的参照信号(例如，由转速计传感器产生)之间的角关系。

在大多数振动测量系统中，使用模拟-数字转换器(ADC)将来自振动传感器的振动信号转化成数字信号。一般而言，为了得到在2KHz的转速下的一度的精确性，该时间测量必须以优于一微秒的分辨率相对于ADC样本来固定转速计的前缘。

在其中由异步运行的多个数据采集系统收集数据的情况下，数据采集过程不是同步的，并且没有方法直接比较由该异步系统收集的数据的相位。在这样的情况下，即使转速计边缘是对齐的，对来自这两个系统的数据的比较也仍将有偏差(skewed)，尤其是在非稳态运行期间更是如此。

因此，所需要的是这样的系统，其将与由异步运行的多个数据采集系统收集的振动信号相关的转速计脉冲精确对齐。

发明内容

在包括了本发明的一些优选实施方案的系统中，为了测量相对于脉冲转速计输入的数字化信号例如振动信号的相位，如图1描绘地来测量转速计脉冲的前缘和ADC样本之间的时间。一般而言，为了得到在2KHz的转速下的一度的精确性，该时间测量必须以优于一微秒的分辨率相对于数字化信号样本来固定转速计的前缘。

通过使用外部的同步脉冲，当在后处理中重对齐数据时，使数据在绝对时间上进行相位对齐和校正对齐二者。为了提供额外的计时信息，可使用计数码或时间戳来编码同步化信号。

为了实现跨分布式单元的相位相干同步化，需要两个附加功能。第一，必须添加将局部同步信号嵌入由所述数据采集单元产生的数据中的方法。其次，必须添加将跨分布式单元的(异步的)同步信号进行对齐的方法。

本文描述的发明的一些实施方案提供了用于对指示机器或过程的运行状况的测量信号进行时间同步的装置。所述装置的一个优选实施方案包括以异步的方式采集测量信号的至少第一测量设备和第二测量设备，以及对所述测量信号进行同步化和处理的主机处理器。

所述测量设备包括传感器、ADC时钟、模拟-数字转换器、转速计传感器、同步时钟源、信号处理器和介质访问控制器。所述传感器附接至所述机器或过程(process)并生成模拟测量信号。所述ADC时钟生成ADC时钟信号。所述模拟-数字转换器接收所述ADC时钟信号和所述模拟测量信号，并生成数字测量信号。所述转速计传感器附接至所述机器或过程并生成包括转速器脉冲的转速计信号。所述同步时钟源生成包括同步脉冲的同步信号。

所述信号处理器优选是信号处理FPGA(SignalProcessingFPGA)，其通过测量一些输入之间的时间来进行同步化计时。测量从同步脉冲边沿到下一个的ADC样本的时间延迟。该延迟测量由所述同步脉冲与ADC样本之间的ADC时钟周期的数量组成。该测量建立了从所述同步脉冲到所述ADC时钟的参照。计算从所述同步脉冲到由信号处理FPGA产生的下一个的经滤波的输出数据样本的延迟时间。这确定了总信号处理延迟，包括所述ADC的群延迟和由所述信号处理FPGA所使用的数字滤波器的群延迟。测量所述同步脉冲前缘与在所述同步脉冲间隔内发生的任何转速计脉冲之间的时间延迟。

所述同步脉冲还与所述主机处理器的IEEE1588介质访问控制器(MAC)的触发输入连接。每个同步脉冲锁存所述IEEE1588计时器的当前计数。IEEE1588通过同步化IEEE1588网络上的多个设备中的高速计数器来运行。这些计数器实现于支持该特征的以太网MAC(介质访问控制器)中。因为这些计数器都被同步化成相同的全局(global)时钟，这些计时器可用作系统间的计时参照。在机械健康管理(MHM)系统中，还将所述信号处理FPGA使用的同步脉冲馈送至所述IEEE1588MAC的触发输入。当检测到该脉冲时，当前的IEEE1588计数器值被所述IEEE1588MAC锁存。所述主机处理器现在可从所述IEEE1588MAC读取该锁存的计时器值，并构建同步脉冲的数据记录以及IEEE1588时间戳。

附图说明

本发明的其他实施方案将通过引用与附图相结合的具体实施方式而变得显而易见，其中为了更清楚地显示细节，元件不是按比例的，其中在一些附图中，相同的附图标记表示相同的元件，并且其中：

图1描绘了数字化信号与转速计脉冲之间的相位测量；

图2描绘了用于同步化跨分布式设备的数据的数据采集系统；

图3描绘了由信号处理FPGA执行的数据处理，用于支持同步化；

图4描绘了示出嵌入的同步计时的波形、转速计和时间戳数据结构；并且

图5描绘了跨分布式设备的数据对齐。

具体实施方式

图2中示出了用于产生同步化的振动信息的一个示例性系统10。在一个优选实施方案中，所示出的系统包括在本文中称为设备M和设备N的多个测量设备。虽然图2中描绘了仅两个测量设备，但是应领会可将多于两个测量设备包括于系统10中。

测量设备N包括一个或多个模拟传感器12、一个或多个转速计传感器14、信号调节电路16、一个或多个传感器电源18、一个或多个模拟-数字转换器(ADC)20、一个或多个ADC时钟源22、同步时钟源28、信号处理器26(在一个优选实施方案其为现场可编程门阵列(FPGA))、主机CPU30和与IEEE1588兼容的以太网介质访问控制器(MAC)32(包括外部触发输入)。将以太网MAC32连接至IEEE1588以太网网络34。

模拟传感器12优选为将感知信息转化成电压或电流的传感检测设备。适用于本发明的模拟传感器或其他换能器可包括多种类型。例如，它们可测量机器或过程或者环境振动，例如通常使用涡流探头或加速度计来完成所述测量。这些是一些优选实施方案的模拟传感器12的例子。模拟传感器12的可选实施方案测量机器或过程或者机器或过程周围的环境，例如电机电流信号(signature)、被动或脉冲-回波超声测量、磁通量信号、温度、压力、流量、质量、相对湿度、负载、密度、成份、物理性质、化学性质、电性质、磁性质、光学性质或电磁性质。一些优选实施方案的模拟传感器12可为被动检测器类型或主动检测器类型。

转速计传感器14可包括旋转编码器、线性编码器或识别变化的坐标或位置或速率的其他设备。然而，如在下文中更详细描述的，不是所有分布式单元都必须使用转速计输入。

其他数字数据来源可包括数字数据流(例如过程特性或测量)、控制方面或状态、切换事件(例如，开关的开启或阀的打开或关闭)、负载或供电或能量或其他运行信息的测量、适配逻辑相关特性，或者涉及或支持平行的同步数据流的其他输入。这些其他数据流可包含转速计、编码器、信标、时间戳或其他同步相关的信息。

在一个优选实施方案中，所述信号处理器26是现场可编程门阵列(FPGA)，FPGA因其处理速度、平行通道配置速度和平行通道重配置速度而对高精度同步化特别有价值。如在‘480申请中公开的，FPGA是灵活的现场可编程和可重配置的处理器，该处理器在可选择的高通至低通至带通信号滤波器设置之间可操作地进行前后切换，以在多个抽取(decimation)速率之间进行切换，以进行选择性的抽取例如PeakVue^TM，以及按需要进行数字积分或微分。根据本发明的一些优选实施方案，FPGA在对来自不同设备、来源和地理位置的数据流之间进行精确同步化的情况下来完成所有这些事情。除了‘480申请中公开的信息处理技术外，另一些信号处理技术也适用于本发明的处理，包括但不限于，抽取、选择性抽取和抗锯齿，如Garvey等于2014年4月15日提交的标题为“SELECTIVEDECIMATIONANDANALYSISOFOVERSAMPLEDDATA”的美国专利申请No.14/252,943所公开的，所有文献都通过引用并入本文。

图3描绘了由所信号处理器FPGA26为了能够同步化而进行的数据处理的一个例子。FPGA26通过测量一些输入之间的时间来进行同步化，包括：

-波形(ADC)数据40；

-一个或多个ADC时钟信号48；

-多个同步脉冲42；以及

-多个转速计脉冲44。

当由FPGA26检测到周期性同步脉冲42时，进行如图3中的一些测量。

-测量从同步脉冲前沿42到下一个的输入ADC时钟边缘48的延迟时间46。该测量建立了从所述同步脉冲42到所述ADC时钟边缘48的参照。

-计算从所述同步脉冲42到由FPGA26产生的下一个的经滤波的输出数据样本48的延迟时间。这确定了总信号处理延迟，包括所述ADC20的群延迟和由FPGA26所使用的数字滤波器的群延迟。

-测量同步脉冲前沿42与任何随后的转速计脉冲之间的延迟时间。

这些偏移(offset)时间被嵌入如图4中所示的时间波形数据中，允许计算信号与任何局部转速计之间的相位。此外，可将同步参照嵌入该数据中，从而允许跨分布式设备的同步化。

所述滤波数据样本与所述转速计脉冲前沿之间的时间延迟(δT)按如下计算。

从同步脉冲42到经滤波的样本之间的时间：

T1＝Tsync+(TADC延迟+T相位延迟)

从同步脉冲42到转速计边缘44的时间：

T2＝Tsync+T转速计偏移

δT＝T1-T2＝(TADC延迟+T相位延迟)-T转速计偏移。

为了提供设备之间的同步化，将IEEE1588时间戳添加至数据。使用支持外部触发输入的IEEE1588子系统来实现此。所述IEEE1588子系统将IEEE1588网络34上的多种设备中的高速计数器同步化。这些计数器实现于支持该特征的以太网MAC32中。因为这些计数器都被同步化成相同的全局时钟，这些计时器可用作系统间的计时参照。

在一些优选实施方案中，还将FPGA26使用的同步脉冲42馈送至IEEE1588以太网MAC32的触发输入。当检测到该脉冲时，当前IEEE1588计数器值被MAC32锁存。如图4所描绘的，所述主机处理器30可从所述MAC32读取该锁存的计时器值，并构建同步脉冲的数据记录以及IEEE1588时间戳。

如图5所示，可使用IEEE1588时间戳值来计算分布式设备上的同步时钟之间的差从而将跨设备(例如，设备M和设备N)的数据对齐。为了对齐跨设备的同步时间，进行以下计算：

同步延迟M＝IEEE1588时间N-IEEE1588时间M

将该同步时间延迟添加至所有设备M数据，以将设备M数据与设备N同步脉冲对齐。当已经完成该校正后，可在时间上对齐来自多个设备的数据，从而允许相位干涉分析。

应注意，不再需要局部转速计来进行相位测量。通过使用所述同步化方法，由网络34上的任何设备收集的转速计数据可被网络34上的任何设备用作相位参照。

除了使得能够进行相位和轨道作图和分析外，本文描述的一些实施方案还支持计算协方差和相关性分析，以及计算和报告多种类型的参数，例如以下与机器振动有关的参数。下表中标有星号(*)的参数需要两个输入，用于交叉通道计算和包括多个轨道的图形表示。

示例性的输出参数：

a.总能量

b.频带中的能量

c.波形峰值

d.波形峰-峰值

e.波形0-峰值

f.波形的RMS

g.SMAX*

h.SMAXp-p*

i.SMAX变化矢量*

j.nX峰(高至10阶的回旋速度)

k.nX相位(高至10阶的回旋速度)

l.速度

m.速度的峰

n.转子加速度

o.PeakVue的峰

p.位置

q.绝对位置*

r.止推

s.偏心率

t.DC间隙

u.经标定的DC间隙(NGL)

v.偏压

w.频带中的同步能量

x.频带中的非同步能量

y.相对同步谐波

z.时间波形方差

aa.时间波形的偏斜度

bb.时间波形的峰度

cc.高频检测

dd.可变高频检测

ee.峰值因子

已经为举例说明和描述性的目的提供了前述的本发明优选实施方案的描述。它们并非意图穷举或将本发明限制于所公开的精确形式。可在以上教导的启示下进行显而易见的修改和变形。选择并描述了一些实施方案以提供对本发明原理及其实际应用的最佳描述，并从而使本领域技术人员能够在多个实施方案中使用本发明，并且根据预期的特定用途进行多种修改。当根据被公平、合法和公正地赋予权利的宽度来解释时，所有这些修改和变形都落在由所附权利要求书确定的本发明的范围内。

Claims (10)

1.一种用于对指示机器或过程的运行状况的测量信号进行时间同步化的方法，所述测量信号以异步的方式采集，所述方法包括：

(a)使用附接至所述机器或过程的传感器生成模拟测量信号；

(b)生成ADC时钟信号并将所述ADC时钟信号提供至模拟-数字转换器；

(c)基于所述ADC时钟信号将所述模拟测量信号转化成数字测量信号；

(d)在信号处理器中处理所述数字测量信号以生成经处理的时间波形数据，其中所述处理引入处理延迟时间；

(e)使用附接至所述机器或过程的转速计传感器来生成转速计信号，所述转速计信号包含转速计脉冲；

(f)生成包括同步脉冲的同步信号；

(g)测量从所述同步脉冲中的一个的边缘到随后的所述ADC时钟信号的边缘的第一延迟时间；

(h)计算从所述同步脉冲的所述边缘到随后的所述经处理的时间波形数据的样本的第二延迟时间；

(i)测量从所述同步脉冲的所述边缘到随后的所述转速计脉冲中的一个的第三延迟时间；以及

(j)将所述第一延迟时间、所述第二延迟时间和所述第三延迟时间中的一个或多个嵌入所述经处理的时间波形数据。

2.根据权利要求1所述的方法，其还包括：

(k)将所述同步信号提供至介质访问控制器的触发输入；

(l)所述介质访问控制器基于在所述触发输入处检测到所述同步脉冲锁存计时器值；以及

(m)主机处理器从所述介质访问控制器接收所述计时器值，从所述信号处理器接收所述经处理的时间波形数据，基于来自所述介质访问控制器的所述计时器值生成时间戳数据，并将同步脉冲的数据记录和所述时间戳数据嵌入所述经处理的时间波形数据中。

3.根据权利要求1所述的方法，还包括通过以下步骤来计算所述经处理的时间波形数据的样本与所述随后的转速计脉冲的边缘之间的时间延迟(δT)：

(k)根据下式计算从所述同步脉冲(Tsync)中的一个的边缘到所述经处理的时间波形数据的所述样本的第一时间(T1)：

T1＝Tsync+(TADC时间延迟+T相位时间延迟)，

其中TADC时间延迟是由所述模拟-数字转换器引入的时间延迟，并且T相位时间延迟是由所述信号处理器引入的时间延迟；以及

(l)根据下式计算从所述同步脉冲(Tsync)中的一个的所述边缘到所述随后的所述转速计脉冲中的一个的第二时间(T2)：

T2＝Tsync+T转速计偏移

其中T转速计偏移是所述同步脉冲(Tsync)中的一个的所述边缘到所述随后的所述转速计脉冲中的一个之间的时间延迟，以及

(m)根据下式计算所述时间延迟(δT)：

δT＝T1-T2＝(TADC延迟+T相位时间延迟)-T转速计偏移。

4.根据权利要求1所述的方法，其中所述传感器选自由以下组成的组：涡流探头、加速计、电机电流传感器、超声传感器、磁传感器、温度传感器、压力传感器、流量传感器、质量传感器、相对湿度传感器、负载传感器、密度传感器、组份传感器、物理性质传感器、化学性质传感器、电性质传感器、磁性质传感器、光学传感器和电磁传感器。

5.根据权利要求2所述的方法，其还包括：

(n)所述主机处理器基于嵌入来自多个测量设备的经处理的时间波形数据的时间戳数据之间的时间差来确定同步时间延迟；以及

(o)所述主机处理器至少部分地基于所述同步时间延迟来同步来自多个测量设备的所述经处理的时间波形。

6.根据权利要求1所述的方法，其中所述信号处理器包括一个或多个现场可编程门阵列。

7.一种用于对指示机器或过程的运行状况的测量信号进行时间同步化的装置，所述测量信号以异步的方式采集，所述装置包括：

附接至所述机器或过程的传感器，用于生成模拟测量信号；

ADC时钟，用于生成第一ADC时钟信号；

模拟-数字转换器，用于接收所述ADC时钟信号和所述模拟测量信号，并基于所述ADC时钟信号和所述模拟测量信号生成数字测量信号；

附接至所述机器或过程的转速计传感器，用于生成包括转速器脉冲的转速计信号；

同步时钟源，用于生成包括同步脉冲的同步信号；以及

信号处理器，其被编程成：

处理所述数字测量信号以生成经处理的时间波形数据，其中所述处理引入处理延迟时间；

测量从所述同步脉冲的边缘到随后的所述ADC时钟信号的边缘的第一延迟时间；

计算从所述同步脉冲的所述边缘到随后的所述经处理的时间波形数据的样本的第二延迟时间；

测量从所述同步脉冲的所述边缘到随后的所述转速计脉冲的第三延迟时间；以及

将所述第一延迟时间、所述第二延迟时间和所述第三延迟时间中的一个或多个嵌入所述经处理的时间波形数据。

8.根据权利要求7所述的装置，其还包括：

具有触发输入的介质访问控制器，用于接收所述同步信号，所述介质访问控制器可操作地基于在所述触发输入处检测到的所述同步脉冲来锁存一计时器值；以及

主机处理器，被编程成从所述介质访问控制器接收所述计时器值并基于所述计时器值生成时间戳数据，从所述信号处理器接收所述经处理的时间波形数据，并将同步脉冲的数据记录和所述时间戳数据嵌入所述经处理的时间波形数据。

9.根据权利要求7所述的装置，其中所述信号处理器包括现场可编程门阵列。

10.根据权利要求7所述的装置，其中所述传感器选自由以下组成的组：涡流探头、加速计、电机电流传感器、超声传感器、磁传感器、温度传感器、压力传感器、流量传感器、质量传感器、相对湿度传感器、负载传感器、密度传感器、组份传感器、物理性质传感器、化学性质传感器、电性质传感器、磁性质传感器、光学传感器和电磁传感器。