CN105634470A - 在单个磁阻器件实现所有16种二元布尔逻辑运算的方法 - Google Patents

在单个磁阻器件实现所有16种二元布尔逻辑运算的方法 Download PDF

Info

Publication number
CN105634470A
CN105634470A CN201511000779.8A CN201511000779A CN105634470A CN 105634470 A CN105634470 A CN 105634470A CN 201511000779 A CN201511000779 A CN 201511000779A CN 105634470 A CN105634470 A CN 105634470A
Authority
CN
China
Prior art keywords
input
write operation
port
input port
control inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511000779.8A
Other languages
English (en)
Other versions
CN105634470B (zh
Inventor
曾飞
高双
潘峰
宋成
崔彬
李起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201511000779.8A priority Critical patent/CN105634470B/zh
Publication of CN105634470A publication Critical patent/CN105634470A/zh
Application granted granted Critical
Publication of CN105634470B publication Critical patent/CN105634470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及一种在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，其特征在于，包括以下内容：1)定义对磁阻器件所施加磁场的大小和方向，使得磁阻器件满足双驼峰形磁阻特性，并定义磁阻器件的低电阻态激发磁场强度绝对值为Ha和磁阻器件的高电阻态激发磁场强度绝对值为Hb；2)定义磁场的两个输入端口S1和S2方向，设定输入端口S1的磁场方向为正，输入端口S2的磁场方向为负；3)定义磁场的两个输入端口S1和S2的磁场的大小，对磁阻器件依次进行W1写入操作和W2写入操作；4)重新定义磁阻器件两个输入端口S1和S2磁场的大小，对磁阻器件进行W3写入操作。本发明可以广泛应用于基于磁阻效应的逻辑电路中。

Description

在单个磁阻器件实现所有16种二元布尔逻辑运算的方法
技术领域
本发明涉及一种在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，属于电子信息技术领域。
背景技术
基于传统CMOS工艺的逻辑电路是计算机的重要组成部分，但是它们的小型化即将达到物理极限。为了延续摩尔定律所指出的半导体器件的小型化趋势，基于磁阻效应的逻辑电路由于具有结构简单、易于集成、操作速度快、非易失性等一系列优点而逐渐受到人们的关注。
在所有基于磁阻效应的逻辑电路中，最简洁明了的当属利用磁阻器件来进行逻辑运算。相关工作已经证明了在单个磁阻器件实现部分二元逻辑运算的可行性，但是至今仍无法在单个磁阻器件实现所有16种二元布尔逻辑运算，因而严重阻碍了基于磁阻效应的逻辑电路的实用化进程。
发明内容
针对上述问题，本发明的目的是提供一种在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，能够极大地提高单个磁阻器件的逻辑运算功能。
为实现上述目的，本发明采取以下技术方案：一种在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，其特征在于，包括以下内容：1)定义对磁阻器件所施加磁场的大小和方向，使得磁阻器件满足双驼峰形磁阻特性，并定义磁阻器件的低电阻态激发磁场强度绝对值为Ha和磁阻器件的高电阻态激发磁场强度绝对值为Hb；2)定义磁场的两个输入端口S1和S2的磁场方向，设定输入端口S1的磁场方向为正，输入端口S2的磁场方向为负；3)定义磁场的两个输入端口S1和S2的磁场大小，输入逻辑值0表示磁场强度为0，输入逻辑值1表示磁场强度绝对值为Ha，对磁阻器件依次进行W1写入操作和W2写入操作，具体为：3.1)进行W1写入操作，通过设定输入端口S1的输入逻辑值为0且输入端口S2的输入逻辑值为1对磁阻器件施加磁场；3.2)进行W2写入操作，根据逻辑运算规则设定输入端口S1和输入端口S2的输入逻辑值，输入逻辑值是p、q、1或0，并根据输入端口S1和输入端口S2的实际输入逻辑值对磁阻器件施加磁场，其中，p和q为二元布尔逻辑运算的两个逻辑变量；4)重新定义磁场的两个输入端口S1和S2的磁场大小，对于输入端口S1，输入逻辑值0表示磁场强度为0，输入逻辑值1表示磁场强度绝对值为Hb；对于输入端口S2，输入逻辑值0表示磁场强度绝对值为Hb，输入逻辑值1表示磁场强度为0；对磁阻器件进行W3写入操作，根据逻辑运算规则采用相同的输入逻辑值p、p、1或0同时控制输入端口S1和S2，根据实际输入逻辑值p、p、1或0对磁阻器件施加磁场，其中，p代表NOTp运算。
优选地，所述逻辑运算规则为：(1)True：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；(2)False：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；(3)p：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和p分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2；(4)q：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和q分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2；(5)NOTp：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和p分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2；(6)NOTq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和q分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2；(7)pANDq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；(8)pNANDq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；(9)pORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；(10)pNORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；(11)pIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2；(12)pNIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2；(13)pRIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2；(14)pRNIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2；(15)pXORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；(16)pXNORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
优选地，所述磁阻器件采用双驼峰形磁阻特性的磁阻器件，所述磁阻器件为赝自旋阀、赝自旋阀型隧道结、自旋霍尔磁阻器件或各向异性磁阻器件。
本发明由于采取以上技术方案，其具有以下优点：本发明通过对磁阻器件依次进行W1、W2和W3写入操作可以完成在单个磁阻器件实现所有16种二元布尔逻辑运算，逻辑运算的结果自动且非易失地存储在磁阻器件中，因此可以极大地提高单个磁阻器件的逻辑运算功能，并结合磁阻器件的非易失存储特性，可以获得兼具非易失存储功能的逻辑电路，对磁阻基逻辑电路发展具有重要意义。本发明可以广泛应用于基于磁阻效应的逻辑电路中。
附图说明
图1是本发明的双驼峰形磁阻特性示意图，其中R和H分别代表电阻和磁场；
图2是本发明的实施例所对应的控制电路原理示意图，磁阻器件放置在虚线框中，Ia和Ib流经线圈时可以在虚线框中产生强度绝对值分别为Ha和Hb的匀强磁场，磁场方向向下为正，向上为负。
具体实施方式
以下结合附图来对本发明进行详细的描绘。然而应当理解，附图的提供仅仅是为了更好地理解本发明，而不应该理解成对本发明的限制。
如图1所示，本发明的单个磁阻器件是指单个具有双驼峰形磁阻特性的磁阻器件，可以为赝自旋阀(SPV)、赝自旋阀型隧道结(SPV-MTJ)、自旋霍尔磁阻(SMR)器件和各向异性磁阻(AMR)器件等。对于一个具有如图1所示的双驼峰形磁阻特性的磁阻器件，无论其初始处于高电阻态还是低电阻态，施加一个大磁场，比如Ha+和Ha-，必定能将其写入到低电阻态，要想将它转变到高电阻态，需要分两种情况区别对待：第一，若低电阻态是由施加低电阻态激发磁场强度Ha+写入的，必须施加高电阻态激发磁场强度Hb-才能将其转变到高电阻态；第二，若低电阻态是由施加低电阻态激发磁场强度Ha-写入的，必须施加高电阻态激发磁场强度Hb+才能将其转变到高电阻态。
本发明提供的在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，包括以下内容：
1)定义对磁阻器件所施加磁场的大小和方向，使得磁阻器件满足如图1所示的双驼峰形磁阻特性，并定义磁阻器件的低电阻态激发磁场强度绝对值Ha和高阻态激发磁场强度绝对值Hb；
2)定义磁场的两个输入端口S1和S2的磁场方向，设定输入端口S1的磁场方向为正，输入端口S2的磁场方向为负；
3)定义磁场的两个输入端口S1和S2的磁场大小，输入逻辑值0表示磁场强度为0，输入逻辑值1表示磁场强度绝对值为Ha，对磁阻器件依次进行W1写入操作和W2写入操作，具体为：
3.1)进行W1写入操作，通过设定输入端口S1的输入逻辑值为0且输入端口S2的输入逻辑值为1对磁阻器件施加磁场；
3.2)进行W2写入操作，根据逻辑运算规则设定输入端口S1和输入端口S2的输入逻辑值，输入逻辑值可以是p、q、1或0(p和q为二元布尔逻辑运算的两个逻辑变量)，并根据输入端口S1和输入端口S2的实际输入逻辑值对磁阻器件施加磁场；
4)重新定义磁场的两个输入端口S1和S2的磁场大小，对于输入端口S1，输入逻辑值0表示磁场强度为0，输入逻辑值1表示磁场强度绝对值为Hb；对于输入端口S2，输入逻辑值0表示磁场强度绝对值为Hb，输入逻辑值1表示磁场强度为0；对磁阻器件进行W3写入操作，根据逻辑运算规则采用相同的输入逻辑值p、p、1或0同时控制输入端口S1和S2，根据实际输入逻辑值p、p、1或0对磁阻器件施加磁场，其中，p代表NOTp运算，即p(p＝0)＝1,p(p＝1)＝0。
本发明的实现所有16种二元布尔逻辑运算的逻辑运算规则具体为：
(1)True：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
(2)False：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
(3)p：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和p分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2。
(4)q：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和q分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2。
(5)NOTp：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和p分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2。
(6)NOTq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和q分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2。
(7)pANDq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
(8)pNANDq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
(9)pORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
(10)pNORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
(11)pIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2。
(12)pNIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2。
(13)pRIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2。
(14)pRNIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2。
(15)pXORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
(16)pXNORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2。
为了更加详细说明本发明的原理，以如图2所示的控制电路为具体实施例说明本发明的在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，但是不限于此，在实际应用中，控制电路的具体形式以及磁场的具体产生方法均可以根据实际需要确定。
如图2所示，本实施例的控制电路包括一个电磁铁、两个控制开关S1和S2(其作用分别相当于本发明的输入端口S1和S2)、两个电流为Ia的恒流源和两个电流为Ib的恒流源，具有如图1所示的双驼峰形磁阻特性的磁阻器件放置在虚线框中，Ia和Ib流经线圈时可以在虚线框中产生强度绝对值分别为Ha和Hb的匀强磁场，并定义磁场方向向下为正，向上为负。
在W1、W2和W3写入操作中，电磁铁的工作状态由S1和S2的连接状态来控制，其中S1可以连接触点T1、T2和T3，S2可以连接触点T4、T5和T6。在W1、W2和W3写入操作中，S1和S2的连接状态由输入逻辑值来控制，具体对应关系如表1所示：在W1和W2写入操作中，输入到S1和S2的逻辑值是独立的，且对于S1，逻辑值0和1分别使其连接T2和T1，而对于S2，逻辑值0和1分别使其连接T5和T4；在W3写入操作中，输入到S1和S2的逻辑值是一致的，即一个输入逻辑值同时控制S1和S2，且逻辑值0使得S1连接T2和S2连接T6，而逻辑值1使得S1连接T3和S2连接T5。
表1各写入操作中输入逻辑值和物理实现的对应关系
基于如图2所示的控制电路和如表1所示的输入逻辑值和物理实现之间的对应关系，可以采用本发明的如表2所示的逻辑运算规则完成所有16种二元布尔逻辑运算。
表2所有16种二元布尔逻辑的运算规则
经过W1、W2和W3写入操作后，逻辑运算的结果自动且非易失地存储在磁阻器件中，从微观上讲，逻辑运算的结果由磁阻器件的磁畴排列状态来反应；从宏观上讲，逻辑运算的结果由磁阻器件的电阻值来反应，低电阻和高电阻分别对应于逻辑值0和1。
结合上述控制电路图，下述通过具体实施例验证本发明的在单个磁阻器件实现所有16种二元布尔逻辑运算的方法的可行性，采用的磁阻器件为单个La2/3Sr1/3MnO3基AMR器件，具体过程为：
(1)器件制备：首先，采用脉冲激光沉积(PLD)的方法在(001)SrTiO3基片上外延生长6nm厚的La2/3Sr1/3MnO3薄膜。其次，为了硬化La2/3Sr1/3MnO3的磁性同时又不引入明显的交换偏置现象，覆盖了一层4nm厚的SrCoO2.5反铁磁绝缘薄膜。另外，采用紫外光刻和湿法刻蚀做出霍尔器件的图形，霍尔通道的有效宽度和长度分别为100μm和400μm。最后，采用紫外光刻、电子束蒸发镀膜和剥离工艺在6个电极位置处先后镀上20nm的Ti和80nm的Au，以方便接线测试。需要指出一点，由于SrCoO2.5薄膜的优异绝缘性，可以认为其对霍尔通道的电阻值没有贡献。
(2)磁阻测试：在综合物理性能测试系统(PPMS)上完成，测试温度为10K，霍尔通道的电流为10μA，外磁场方向平行于霍尔通道。测试结果表明，该La2/3Sr1/3MnO3基AMR器件具有类似如图1所示的双驼峰形磁阻特性，饱和场小于2000Oe，峰的位置为±200Oe，峰值电阻(即高电阻)为1810.2Ω，对应于逻辑1，低电阻为1807.8Ω，对应于逻辑0。
(3)逻辑测试：在综合物理性能测试系统(PPMS)上完成，测试温度为10K，霍尔通道的电流为10μA，外磁场方向平行于霍尔通道，设定图1中的Ha＝2000Oe，Hb＝200Oe，采用本发明的方法成功地在该La2/3Sr1/3MnO3基AMR器件上实现了所有16种二元布尔逻辑运算，下面以pNANDq和pNORq为例进行详细说明：
①pNANDq：
在W1写入操作中，0和1分别输入到S1和S2，使得S1连接T2、S2连接T4，对磁阻器件施加-2000Oe的磁场，将其写入到低电阻态。
在W2写入操作中，p和q分别输入到S1和S2，根据p和q的实际数值，可分为四种情况：
第一，p＝0，q＝0，使得S1连接T2、S2连接T5，对磁阻器件施加零磁场，使得其停留在-2000Oe写入的低电阻态。在随后的W3写入操作中，输入p(p＝0)＝1来同时控制S1和S2，使得S1连接T3、S2连接T5，对磁阻器件施加+200Oe的磁场，将其转变为高电阻态(1810.2Ω,对应于逻辑1)，实现了逻辑运算pNANDq＝0NAND0＝1。
第二，p＝0，q＝1，使得S1连接T2、S2连接T4，对磁阻器件再次施加-2000Oe的磁场，使得其停留在-2000Oe写入的低电阻态。在随后的W3写入操作中，输入p(p＝0)＝1来同时控制S1和S2，使得S1连接T3、S2连接T5，对磁阻器件施加+200Oe的磁场，将其转变为高电阻态(1810.2Ω,对应于逻辑1)，实现了逻辑运算pNANDq＝0NAND1＝1。
第三，p＝1，q＝0，使得S1连接T1、S2连接T5，对磁阻器件施加+2000Oe的磁场，将其转变为+2000Oe写入的低电阻态。在随后的W3写入操作中，输入p(p＝1)＝0来同时控制S1和S2，使得S1连接T2、S2连接T6，对磁阻器件施加-200Oe的磁场，将其转变为高电阻态(1810.2Ω,对应于逻辑1)，实现了逻辑运算pNANDq＝1NAND0＝1。
第四，p＝1，q＝1，使得S1连接T1、S2连接T4，对磁阻器件施加零磁场，使得其停留在-2000Oe写入的低电阻态。在随后的W3写入操作中，输入p(p＝1)＝0来同时控制S1和S2，使得S1连接T2、S2连接T6，对磁阻器件施加-200Oe的磁场，仍不能改变其状态，即停留在低电阻态(1807.8Ω,对应于逻辑0)，实现了逻辑运算pNANDq＝1NAND1＝0。
②pNORq：
在W1写入操作中，0和1分别输入到S1和S2，使得S1连接T2、S2连接T4，对磁阻器件施加-2000Oe的磁场，将其写入到低电阻态。
在W2写入操作中，q和p分别输入到S1和S2，根据p和q的实际数值，可分为四种情况：
第一，p＝0，q＝0，使得S1连接T2、S2连接T5，对磁阻器件施加零磁场，使得其停留在-2000Oe写入的低电阻态。在随后的W3写入操作中，输入p(p＝0)＝1来同时控制S1和S2，使得S1连接T3、S2连接T5，对磁阻器件施加+200Oe的磁场，将其转变为高电阻态(1810.2Ω,对应于逻辑1)，实现了逻辑运算pNORq＝0NOR0＝1。
第二，p＝0，q＝1，使得S1连接T1、S2连接T5，对磁阻器件施加+2000Oe的磁场，将其转变为+2000Oe写入的低电阻态。在随后的W3写入操作中，输入p(p＝0)＝1来同时控制S1和S2，使得S1连接T3、S2连接T5，对磁阻器件施加+200Oe的磁场，不能改变其状态，即停留在低电阻态(1807.8Ω,对应于逻辑0)，实现了逻辑运算pNORq＝0NOR1＝0。
第三，p＝1，q＝0，使得S1连接T2、S2连接T4，对磁阻器件再次施加-2000Oe的磁场，使得其停留在-2000Oe写入的低电阻态。在随后的W3写入操作中，输入p(p＝1)＝0来同时控制S1和S2，使得S1连接T2、S2连接T6，对磁阻器件施加-200Oe的磁场，不能改变其状态，即停留在低电阻态(1807.8Ω,对应于逻辑0)，实现了逻辑运算pNORq＝1NOR0＝0。
第四，p＝1，q＝1，使得S1连接T1、S2连接T4，对磁阻器件施加零磁场，使得其停留在-2000Oe写入的低电阻态。在随后的W3写入操作中，输入p(p＝1)＝0来同时控制S1和S2，使得S1连接T2、S2连接T5，对磁阻器件施加-200Oe的磁场，仍不能改变其状态，即停留在低电阻态(1807.8Ω,对应于逻辑0)，实现了逻辑运算pNORq＝1NOR1＝0。
上述各实施例仅用于说明本发明，其中各部件的结构、连接方式和制作工艺等都是可以有所变化的，凡是在本发明技术方案的基础上进行的等同变换和改进，均不应排除在本发明的保护范围之外。

Claims (3)

1.一种在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，其特征在于，包括以下内容：
1)定义对磁阻器件所施加磁场的大小和方向，使得磁阻器件满足双驼峰形磁阻特性，并定义磁阻器件的低电阻态激发磁场强度绝对值为Ha和磁阻器件的高电阻态激发磁场强度绝对值为Hb；
2)定义磁场的两个输入端口S1和S2的磁场方向，设定输入端口S1的磁场方向为正，输入端口S2的磁场方向为负；
3)定义磁场的两个输入端口S1和S2的磁场大小，输入逻辑值0表示磁场强度为0，输入逻辑值1表示磁场强度绝对值为Ha，对磁阻器件依次进行W1写入操作和W2写入操作，具体为：
3.1)进行W1写入操作，通过设定输入端口S1的输入逻辑值为0且输入端口S2的输入逻辑值为1对磁阻器件施加磁场；
3.2)进行W2写入操作，根据逻辑运算规则设定输入端口S1和输入端口S2的输入逻辑值，输入逻辑值是p、q、1或0，并根据输入端口S1和输入端口S2的实际输入逻辑值对磁阻器件施加磁场，其中，p和q为二元布尔逻辑运算的两个逻辑变量；
4)重新定义磁场的两个输入端口S1和S2的磁场大小，对于输入端口S1，输入逻辑值0表示磁场强度为0，输入逻辑值1表示磁场强度绝对值为Hb；对于输入端口S2，输入逻辑值0表示磁场强度绝对值为Hb，输入逻辑值1表示磁场强度为0；对磁阻器件进行W3写入操作，根据逻辑运算规则采用相同的输入逻辑值p、1或0同时控制输入端口S1和S2，根据实际输入逻辑值p、1或0对磁阻器件施加磁场，其中，代表NOTp运算。
2.如权利要求1所述的在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，其特征在于，所述逻辑运算规则为：
(1)True：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和0分别输入到输入端口S1和S2；在W3写入操作中，输入来同时控制输入端口S1和S2；
(2)False：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；
(3)p：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和p分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2；
(4)q：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和q分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2；
(5)NOTp：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和p分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2；
(6)NOTq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，1和q分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2；
(7)pANDq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；
(8)pNANDq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入来同时控制输入端口S1和S2；
(9)pORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；
(10)pNORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入来同时控制输入端口S1和S2；
(11)pIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2；
(12)pNIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，p和q分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2；
(13)pRIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入1来同时控制输入端口S1和S2；
(14)pRNIMPq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和p分别输入到输入端口S1和S2；在W3写入操作中，输入0来同时控制输入端口S1和S2；
(15)pXORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和0分别输入到输入端口S1和S2；在W3写入操作中，输入p来同时控制输入端口S1和S2；
(16)pXNORq：在W1写入操作中，0和1分别输入到输入端口S1和S2；在W2写入操作中，q和0分别输入到输入端口S1和S2；在W3写入操作中，输入来同时控制输入端口S1和S2。
3.如权利要求1或2所述的在单个磁阻器件实现所有16种二元布尔逻辑运算的方法，其特征在于，所述磁阻器件采用双驼峰形磁阻特性的磁阻器件，所述磁阻器件为赝自旋阀、赝自旋阀型隧道结、自旋霍尔磁阻器件或各向异性磁阻器件。
CN201511000779.8A 2015-12-28 2015-12-28 在单个磁阻器件实现所有16种二元布尔逻辑运算的方法 Active CN105634470B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511000779.8A CN105634470B (zh) 2015-12-28 2015-12-28 在单个磁阻器件实现所有16种二元布尔逻辑运算的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511000779.8A CN105634470B (zh) 2015-12-28 2015-12-28 在单个磁阻器件实现所有16种二元布尔逻辑运算的方法

Publications (2)

Publication Number Publication Date
CN105634470A true CN105634470A (zh) 2016-06-01
CN105634470B CN105634470B (zh) 2018-06-22

Family

ID=56049083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511000779.8A Active CN105634470B (zh) 2015-12-28 2015-12-28 在单个磁阻器件实现所有16种二元布尔逻辑运算的方法

Country Status (1)

Country Link
CN (1) CN105634470B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US6140838A (en) * 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
CN101803192A (zh) * 2007-07-21 2010-08-11 比勒费尔德大学 可重新配置的磁逻辑电路结构及用于制造和操作这种逻辑设备的方法
US8058906B2 (en) * 2009-06-16 2011-11-15 The University Of Notre Dame Du Lac Non-majority MQCA magnetic logic gates and arrays based on misaligned magnetic islands

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US6140838A (en) * 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
CN101803192A (zh) * 2007-07-21 2010-08-11 比勒费尔德大学 可重新配置的磁逻辑电路结构及用于制造和操作这种逻辑设备的方法
US8058906B2 (en) * 2009-06-16 2011-11-15 The University Of Notre Dame Du Lac Non-majority MQCA magnetic logic gates and arrays based on misaligned magnetic islands

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DONG IK SUH: ""A Single Magnetic Tunnel Junction Representing the Basic Logic Functions—NAND,NOR, and IMP"", 《IEEE ELECTRON DEVICE LETTERS》 *
H AGARWAL: ""Single spin universal Boolean logic gate"", 《NEW JOURNAL OF PHYSICS》 *
JIN DONG SONG: ""Magnetic Fieldcontrolled Reconfigurable Semiconductor Logic"", 《KISTODAY-MATERIALS》 *
M. FERNANDO GONZALEZ-ZALBA: ""Reconfigurable Boolean Logic Using Magnetic Single-Electron Transistors"", 《PLOS ONE》 *
SHUANG GAO: ""Implementation of Complete Boolean Logic Functions in Single Complementary Resistive Switch"", 《SCIENTIFIC REPORTS》 *

Also Published As

Publication number Publication date
CN105634470B (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
US8963579B2 (en) Spin torque magnetic integrated circuits and devices therefor
US20170222135A1 (en) Magnetoresistance effect element and magnetic memory device
JP4122358B2 (ja) 磁気論理素子とその製造及び動作方法
KR100682967B1 (ko) 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
US8934289B2 (en) Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction
KR102130054B1 (ko) 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
US7852663B2 (en) Nonvolatile programmable logic gates and adders
US8947917B2 (en) Thermal spin torque transfer magnetoresistive random access memory
CN105932153B (zh) 一种室温下压电调控的磁性反常霍尔晶体管
CN113451356B (zh) 磁性随机存储单元、存储器及设备
KR101310339B1 (ko) 비휘발성 ｃｍｏｓ-호환 논리 회로 및 관련된 동작 방법
Zhang et al. Experimental demonstration of programmable multi-functional spin logic cell based on spin Hall effect
CN108028060A (zh) 自对准存储器阵列
Cai et al. Stateful implication logic based on perpendicular magnetic tunnel junctions
CN100527268C (zh) 使用铁磁隧道结器件的磁存储装置
CN105634470A (zh) 在单个磁阻器件实现所有16种二元布尔逻辑运算的方法
US9692413B2 (en) Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
KR20170099850A (ko) 인시츄 퇴적된 자기 스택들로부터 스핀 로직 디바이스들을 제조하는 방법
KR20040083934A (ko) 마그네틱 램의 형성방법
TW201724593A (zh) 階梯式磁穿隧接面裝置，形成階梯式磁穿隧接面裝置之方法，及包括階梯式磁穿隧接面之裝置
KR100604752B1 (ko) 마그네틱 램의 제조방법
KR100465600B1 (ko) 엠.티.제이. 셀 및 그 제조방법
KR20040008483A (ko) 마그네틱 램의 제조방법
CN104576919A (zh) 一种磁隧道结、其制造方法及含磁隧道结的存储单元
KR20140134428A (ko) 저항 스위칭 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant