JP2014229706A - 磁気トンネル接合素子および磁気メモリ - Google Patents

磁気トンネル接合素子および磁気メモリ Download PDF

Info

Publication number
JP2014229706A
JP2014229706A JP2013107321A JP2013107321A JP2014229706A JP 2014229706 A JP2014229706 A JP 2014229706A JP 2013107321 A JP2013107321 A JP 2013107321A JP 2013107321 A JP2013107321 A JP 2013107321A JP 2014229706 A JP2014229706 A JP 2014229706A
Authority
JP
Japan
Prior art keywords
free layer
tunnel junction
magnetic
voltage
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013107321A
Other languages
English (en)
Inventor
了太 秋山
Ryota Akiyama
了太 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tsukuba NUC
Original Assignee
University of Tsukuba NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tsukuba NUC filed Critical University of Tsukuba NUC
Priority to JP2013107321A priority Critical patent/JP2014229706A/ja
Publication of JP2014229706A publication Critical patent/JP2014229706A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】意図しない磁化反転を抑制し、かつ消費電力を抑制すること。【解決手段】本発明は、強磁性体を有する固定層14と、強磁性体を有する自由層18と、前記固定層14と前記自由層18との間に設けられたトンネル絶縁膜16と、前記自由層18に対し絶縁膜20を介し設けられた電極22と、を具備する磁気トンネル接合素子である。また、本発明は、磁気トンネル接合素子と、前記自由層18に磁場を印加する磁場印加部と、を具備する磁気メモリである。【選択図】図1

Description

本発明は、磁気トンネル接合素子および磁気メモリに関し、例えば自由層に対し絶縁膜を介し設けられた電極を有する磁気トンネル接合素子および磁気メモリに関する。
磁気トンネル接合(MTJ:Magnetic Tunnel Junction)素子は、固定層(ピン層ともいう)と自由層(フリー層ともいう)との間にトンネル絶縁膜を有する(非特許文献1)。磁気トンネル接合素子においては、自由層の磁化を反転させることにより、データを不揮発的に記録できる。このため、磁気トンネル接合素子は、MRAM(Magnetic Random Access Memory)等の磁気メモリに用いられる。
特許文献1には、キャリア濃度が増減することにより磁気異方性が変化する磁性体を用い、磁性体のキャリア濃度を制御することで、磁性体内の磁化方向を制御することが記載されている。
非特許文献2には、コバルトに電気二重層を介し電圧を印加することにより、コバルトの保磁力を制御することが記載されている。
国際公開第2009/048025号
Appl. Phys. Lett. 89, 042505 (2006) Appl. Phys. Lett. 100, 122402 (2012)
磁気トンネル接合素子内の自由層の磁化方向が意図せず反転してしまうことがある。このような意図しない磁化方向の反転を抑制するためには、自由層の保磁力を大きくすることが好ましい。しかしながら、自由層の保磁力が大きくなると、自由層の磁化反転のための磁場が大きくなり、消費電力が増大する。
本発明は、上記課題に鑑みなされたものであり、意図しない磁化反転を抑制し、かつ消費電力を抑制することを目的とする。
本発明は、強磁性体を有する固定層と、強磁性体を有する自由層と、前記固定層と前記自由層との間に設けられたトンネル絶縁膜と、前記自由層に対し絶縁膜を介し設けられた電極と、を具備することを特徴とする磁気トンネル接合素子である。
上記構成において、前記電極に第1電圧が印加されるときの前記自由層の保磁力は、前記電極に第2電圧が印加されるときの前記自由層の保磁力より大きく、前記自由層の磁化方向を変更しないときに、前記電極に前記第1電圧が印加され、前記自由層の磁化方向を変更するときに、前記電極に前記第2電圧が印加される構成とすることがでできる。
本発明は、上記磁気トンネル接合素子と、前記自由層に磁場を印加する磁場印加部と、を具備することを特徴とする磁気メモリである。
上記構成において、前記電極に前記第1電圧が印加されるときの自由層の保磁力は、前記自由層の磁化方向を変更するときに前記自由層に印加される磁場より大きく、前記電極に前記第2電圧が印加されるときの自由層の保磁力は、前記自由層の磁化方向を変更するときに前記自由層に印加される磁場より小さい構成とすることができる。
本発明は、複数の上記磁気トンネル接合素子と、前記複数の磁気トンネル接合素子の前記自由層に磁場を印加する磁場印加部と、前記複数の磁気トンネル接合素子の少なくとも一部を選択し、選択した磁気トンネル接合素子の電極に前記第2電圧を印加し、かつ選択した磁気トンネル接合素子以外の磁気トンネル接合素子の電極に前記第1電圧を印加する電圧印加部と、を具備することを特徴とする磁気メモリである。
上記構成において、前記電圧印加部が選択した磁気トンネル接合素子の電極に前記第2電圧を印加するとき、前記磁場印加部は、前記複数の磁気トンネル素子の自由層に同じ方向の磁場を印加する構成とすることができる。
本発明によれば、意図しない磁化反転を抑制し、かつ消費電力を抑制することができる。
図1は、実施例1に係る磁気トンネル接合素子の断面図である。 図2は、実施例2に係る磁気メモリを示す図である。 図3(a)および図3(b)は、実施例2に係る磁気メモリの動作を説明する図(その1)である。 図4(a)および図4(b)は、実施例2に係る磁気メモリの動作を説明する図(その2)である。 図5(a)および図5(b)は、それぞれ比較例および実施例2に係る磁気メモリの斜視図である。
以下、図面を参照し、本発明の実施例について説明する。
図1は、実施例1に係る磁気トンネル接合素子の断面図である。図1を参照し、磁気トンネル接合素子50は、基板10上にバッファ層12、固定層14、トンネル絶縁膜16、自由層18、絶縁膜20および電極22が順に設けられている。電源24は、基板10を介して固定層14と自由層18との間に電圧を印加する。なお、固定層14は電源24から電圧を供給する配線に直接接続されていてもよい。電流計26は、固定層14と自由層18との間の電流を測定する。電源28は、自由層18と電極22との間に電圧を印加する。
固定層14および自由層18は、強磁性体を有する。強磁性体としては、Fe(鉄)、Co(コバルト)またはFeCo合金等を用いることができる。強磁性体としてその他の強磁性金属または強磁性ハーフメタルを用いることができる。トンネル絶縁膜16は固定層14と自由層18との間に設けられ、MgOまたは酸化アルミニウム(Al)等の絶縁膜を用いることができる。固定層14の膜厚は例えば数原子層から100nmである。トンネル絶縁膜16の膜厚は膜厚方向にキャリアがトンネルできる程度であり、例えば2nm以下である。自由層18の膜厚は例えば1nmから10nmである。固定層14の保磁力は自由層18より大きい。固定層14の保磁力を大きくするため、固定層14は、強磁性体と磁気結合した反強磁性体を有してもよい。
絶縁膜20として、例えばSiO(酸化シリコン)、AlN(窒化アルミニウム)またはHfO(酸化ハフニウム)を用いる。また、絶縁膜20として、電気二重層ポリマーを用いることもできる。絶縁膜20の膜厚は、例えば100nmから300nmである。電極22は、自由層18に絶縁膜20を介し設けられている。電極22としては、例えばAu(金)、Cu(銅)またはAl(アルミニウム)等の金属を用いることができる。電極22の膜厚は、例えば、100nmから300nmである。
一例としては、固定層14、トンネル絶縁膜16および自由層18として、それぞれCo、MgOおよびCoを用いる。固定層14、トンネル絶縁膜16および自由層18をスパタッタリング法を用い形成する。ポリマー(例えばPoly((styrene-b-ethylene oxide-b-styrene)))とイオン液体(例えば(1-Ethyl-3-methylimidazolium Bis(trifluoromethanesulfony1)imide))とをアセトン等の有機溶媒に溶解させる。溶解液を自由層18上に滴下する。その後スピンコートする。ホットプレートを用い有機溶媒を揮発させる。これにより、自由層18上に絶縁膜20として電気二重層含有ポリマーが形成される。絶縁膜20上に金箔を積層することにより電極22を形成する。このようにして実施例1に係る磁気トンネル接合素子を作製できる。
基板10としては、Si(シリコン)、GaAs(砒化ガリウム)等の半導体基板を用いることができる。バッファ層12としては、基板10と同じ材料でもよいし異なっていてもよい。バッファ層12および基板10を介して電源24と固定層14が電気的に接続される場合、基板10およびバッファ層12としてn型またはp型半導体を用いることができる。固定層14が強磁性金属の場合、基板10およびバッファ層12は、n型が好ましい。これにより、強磁性金属とバッファ層12との接触抵抗を低くできる。
基板10として、MgO(酸化マグネシウム)等の絶縁基板を用いることができる。この場合、固定層14は配線に直接接続されている。また、半導体基板上に絶縁膜(例えば半導体基板と配線とを電気的に分離する絶縁膜)を介し固定層14を形成することもできる。この場合、トランジスタと磁気トンネル接合素子とを集積化することができる。例えば、半導体基板にトランジスタを形成し、半導体基板上に絶縁膜を形成する。磁気トンネル接合素子は、絶縁膜上または中に形成される。トランジスタと磁気トンネル接合素子とは、例えば絶縁体膜内に形成された配線(集積回路内の配線)を用い接続することもできる。
自由層18と固定層14との磁化方向がほぼ同じ場合、磁気トンネル接合素子50の抵抗値が低くなり、磁気トンネル接合素子50を流れる電流が大きくなる。これを低抵抗状態という。自由層18と固定層14との磁化方向が異なる場合、例えば磁化方向が反転している場合、磁気トンネル接合素子50の抵抗値が高くなり、電流が小さくなる。これを高抵抗抗状態という。このように、自由層18の磁化方向により、磁気トンネル接合素子50の抵抗値が変わる。磁気トンネル接合素子50は、自由層18の磁化方向により、抵抗状態が変化し、データを不揮発的に記憶することができる。データを記憶するときは、自由層18に外部磁場を印加することにより、磁化方向を変更する。
非特許文献2と同様に、電極22に電圧を印加することにより、自由層18の保磁力を変化させることができる。自由層18の磁化方向を変更しないときは、自由層18の保磁力が大きくなるように、電極22に第1電圧を印加する。自由層18の磁化方向を変更するときは、自由層18の保磁力が小さくなるように、電極22に第2電圧を印加する。例えば、電極22に第1電圧が印加されるときの自由層18の保磁力は、自由層18の磁化方向を変更するときに自由層18に印加される磁場より大きい。電極22に第2電圧が印加されるときの自由層18の保磁力は、自由層18の磁化方向を変更するときに自由層18に印加される磁場より小さい。これにより、自由層18の磁化方向を変更しないときは、隣接する磁気トンネル接合素子に印加された磁場により自由層18が意図せず反転することを抑制できる。自由層18の磁化方向を変更するときは、少ない消費電力で磁化方向を変化することができる。
自由層18と電極22との間にはキャパシタが形成されるため、リーク電流が小さければ、電極22に印加された電圧は維持される。絶縁膜20として、電気二重層ポリマーを用いることにより、電極22に印加される電圧により自由層18の保磁力をより大きく制御することができる。
実施例2は、実施例1に係る磁気トンネル接合素子を用いた磁気メモリの例である。図2は、実施例2に係る磁気メモリを示す図である。図2を参照し、磁気メモリ100は、複数の磁気トンネル接合素子50、磁場印加部30および電圧印加部40を備えている。各磁気トンネル接合素子50の固定層14、自由層18および電極22は、それぞれ配線42を介し電圧印加部40に電気的に接続されている。磁場印加部30および電圧印加部40は、例えば同じ基板10に集積化されている。この場合、配線42は、集積回路内の配線(半導体基板上の絶縁膜内または上に形成された配線)である。
電圧印加部40は、複数の磁気トンネル接合素子50の自由層18と固定層14との間、自由層18と電極22との間に電圧を印加することができる。電圧印加部40には、例えば図1の電源24、28および電流計26が含まれる。磁場印加部30は、複数の磁気トンネル接合素子50の自由層18に磁場32を印加することができる。磁場印加部30としては、例えば電磁石、コイル、配線または永久磁石を用いることができる。磁場印加部30として電磁石、コイルまたは配線を用いた場合、コイルまたは配線に流れる電流の向きにより磁場32の向きを変更することができる。磁場印加部30として永久磁石を用いた場合、磁場32の向きは一定である。
図3(a)から図4(b)は、実施例2に係る磁気メモリの動作を説明する図である。複数の磁気トンネル接合素子50のうち2つの磁気トンネル接合素子50aおよび50bを例に説明する。なお、磁場印加部30として電磁石を図示しているが、電磁石に限られない。図3(a)を参照し、固定層14の磁化方向34および自由層18の磁化方向38はいずれも上向きである。よって、磁気トンネル接合素子50aおよび50bはいずれも低抵抗状態である。電磁石である磁場印加部30は自由層18に磁場32を印加する。磁場32の大きさは、電極22に第1電圧(例えば0V)を印加したときの自由層18の保磁力より小さく、電極22に第2電圧を印加したときの自由層18の保磁力より大きくする。磁気トンネル接合素子50aおよび50bのいずれの電極22にも第1電圧(例えば0V)が印加されているため、自由層18の保磁力は大きい。よって、自由層18に磁場32が印加されても、自由層18の磁化方向38は変化しない。また、固定層14の保磁力は磁場32に比べ十分大きい。よって、固定層14の磁化方向34は変化しない。
図3(b)を参照し、磁場印加部30が下向きに磁場32を印加する。電圧印加部40は、磁気トンネル接合素子50aの電極22に自由層18に対し第2電圧(例えば負電圧)を印加し、磁気トンネル接合素子50bの電極22には第1電圧(例えば0V)を印加する。これにより、磁気トンネル接合素子50aの自由層18の保磁力は小さくなり、磁気トンネル接合素子50bの自由層18の保磁力は大きい。よって、磁気トンネル接合素子50aの自由層18の磁化方向38は下方向に変更され、磁気トンネル接合素子50bの自由層18の磁化方向38は上向きを維持する。磁気トンネル接合素子50aは高抵抗状態となり、磁気トンネル接合素子50bは低抵抗状態を維持する。
図4(a)を参照し、電圧印加部40は、磁気トンネル接合素子50aおよび50bの電極22に第1電圧を印加する。これにより、自由層18の保磁力が大きくなる。よって、磁場印加部30が上向きに磁場32を印加しても、磁気トンネル接合素子50aの自由層18の磁化方向38は下向きを維持する。すなわち、磁気トンネル接合素子50aは高抵抗状態を維持し、磁気トンネル接合素子50bは低抵抗状態を維持する。
図4(b)を参照し、磁場印加部30が上向きに磁場32を印加した状態で、電圧印加部40が磁気トンネル接合素子50aの電極22には第2電圧を印加する。これにより、磁気トンネル接合素子50aの自由層18の保磁力が小さくなる。よって、磁気トンネル接合素子50aの自由層18の磁化方向38が上向きとなる。これにより、磁気トンネル接合素子50aおよび50bはともに低抵抗状態となる。なお、磁化方向34および38として垂直磁化の場合を説明したが、水平磁化でもよい。
実施例2においては、図3(b)のように、磁場印加部30は、複数の磁気トンネル接合素子50の自由層18に磁場32(例えば下向きの磁場)を印加する。電圧印加部40は、複数の磁気トンネル接合素子50の少なくとも一部を選択し、選択した磁気トンネル接合素子50aの電極22に第2電圧を印加する。電圧印加部40は、選択した磁気トンネル接合素子50a以外の磁気トンネル接合素子50bの電極22に第1電圧を印加する。これにより、複数の磁気トンネル接合素子50のうち一部の自由層18の磁化方向38を変更できる。
電圧印加部40が選択した磁気トンネル接合素子50aに第2電圧を印加するとき、磁場印加部30は、複数の磁気トンネル接合素子50aおよび50bの自由層18に同じ方向の磁場を印加する。これにより、複数の磁気トンネル接合素子50に一度にデータを書き込むことができる。また、実施例1と同様に、隣接する磁気トンネル接合素子50の影響により磁化方向が反転することを抑制できるため、磁気トンネル接合素子の実装密度を向上できる。さらに、自由層18の保磁力を低減させて磁化反転を行なうため、消費電力を抑制できる。
図5(a)および図5(b)は、それぞれ比較例および実施例2に係る磁気メモリの斜視図である。図5(a)を参照し、比較例に係る磁気メモリ102の磁気トンネル接合素子50aは、絶縁膜20および電極22を有していない。自由層18に磁場を印加するため、グリッド状の配線60および62が設けられる。配線60および62のいずれか一方に電流が流れても自由層18の磁化方向は変化しないが、配線60および62の両方に電流が流れると自由層18の磁化方向が変化する。これにより、配線60および62を選択することにより、任意の磁気トンネル接合素子50の自由層18の磁化方向を変化させることができる。しかしながら、配線60および62を設けるため実装面積が大きくなる。
図5(b)を参照し、実施例2に係る磁気メモリ100は、配線60および62が不要となり、複数の磁気トンネル接合素子50の全てに磁場32を印加する磁場印加部30を設ければよい。よって、実装面積を小さくできる。なお、磁気メモリ100は複数の領域に分割されており、領域ごとに磁場印加部30を設けてもよい。磁場印加部30が、磁気トンネル接合素子50ごとに設けられてもよい。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 基板
12 バッファ層
14 固定層
16 トンネル絶縁膜
18 自由層
20 絶縁膜
22 電極
30 磁場印加部
32 磁場
34、38 磁化方向
40 電圧印加部

Claims (6)

  1. 強磁性体を有する固定層と、
    強磁性体を有する自由層と、
    前記固定層と前記自由層との間に設けられたトンネル絶縁膜と、
    前記自由層に対し絶縁膜を介し設けられた電極と、
    を具備することを特徴とする磁気トンネル接合素子。
  2. 前記電極に第1電圧が印加されるときの前記自由層の保磁力は、前記電極に第2電圧が印加されるときの前記自由層の保磁力より大きく、
    前記自由層の磁化方向を変更しないときに、前記電極に前記第1電圧が印加され、
    前記自由層の磁化方向を変更するときに、前記電極に前記第2電圧が印加されることを特徴とする請求項1記載の磁気トンネル接合素子。
  3. 請求項2記載の磁気トンネル接合素子と、
    前記自由層に磁場を印加する磁場印加部と、
    を具備することを特徴とする磁気メモリ。
  4. 前記電極に前記第1電圧が印加されるときの自由層の保磁力は、前記自由層の磁化方向を変更するときに前記自由層に印加される磁場より大きく、
    前記電極に前記第2電圧が印加されるときの自由層の保磁力は、前記自由層の磁化方向を変更するときに前記自由層に印加される磁場より小さいことを特徴とする請求項3記載の磁気メモリ。
  5. 請求項2記載の複数の磁気トンネル接合素子と、
    前記複数の磁気トンネル接合素子の前記自由層に磁場を印加する磁場印加部と、
    前記複数の磁気トンネル接合素子の少なくとも一部を選択し、選択した磁気トンネル接合素子の電極に前記第2電圧を印加し、かつ選択した磁気トンネル接合素子以外の磁気トンネル接合素子の電極に前記第1電圧を印加する電圧印加部と、
    を具備することを特徴とする磁気メモリ。
  6. 前記電圧印加部が選択した磁気トンネル接合素子の電極に前記第2電圧を印加するとき、前記磁場印加部は、前記複数の磁気トンネル素子の自由層に同じ方向の磁場を印加することを特徴とする請求項5記載の磁気メモリ。
JP2013107321A 2013-05-21 2013-05-21 磁気トンネル接合素子および磁気メモリ Pending JP2014229706A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013107321A JP2014229706A (ja) 2013-05-21 2013-05-21 磁気トンネル接合素子および磁気メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013107321A JP2014229706A (ja) 2013-05-21 2013-05-21 磁気トンネル接合素子および磁気メモリ

Publications (1)

Publication Number Publication Date
JP2014229706A true JP2014229706A (ja) 2014-12-08

Family

ID=52129310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013107321A Pending JP2014229706A (ja) 2013-05-21 2013-05-21 磁気トンネル接合素子および磁気メモリ

Country Status (1)

Country Link
JP (1) JP2014229706A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168656A (ja) * 2016-03-16 2017-09-21 株式会社東芝 磁気メモリ
KR102053007B1 (ko) * 2018-06-22 2019-12-06 한국과학기술연구원 마그네틱램

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168656A (ja) * 2016-03-16 2017-09-21 株式会社東芝 磁気メモリ
US10283697B2 (en) 2016-03-16 2019-05-07 Kabushiki Kaisha Toshiba Magnetic memory including a magnetoresistive device that includes a first magnetic layer having a fixed magnetization and a second magnetic layer having a changeable magnetization
KR102053007B1 (ko) * 2018-06-22 2019-12-06 한국과학기술연구원 마그네틱램

Similar Documents

Publication Publication Date Title
KR101683440B1 (ko) 자기 메모리 소자
KR101726525B1 (ko) 전계 강화된 스핀 전달 토크 메모리(sttm) 디바이스
US11276447B2 (en) Spin current magnetoresistance effect element and magnetic memory
JP5260040B2 (ja) 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
US20130015539A1 (en) Magnetic memory device having increased margin in thickness of magnetic layers
US9818932B2 (en) Storage element, storage device, and magnetic head
US10037789B2 (en) Magnetic memory and method for writing data into magnetic memory element
US9478309B2 (en) Magnetic-domain-wall-displacement memory cell and initializing method therefor
CN104662686A (zh) 存储元件、存储装置和磁头
KR20160134598A (ko) 자기 메모리 소자
US8842466B2 (en) Magnentic resistance memory apparatus having multi levels and method of driving the same
US20200105324A1 (en) Multi-magnet stabilized spin orbit torque mram
JP2007005664A (ja) スピン注入磁化反転素子
WO2017222521A1 (en) Perpendicular magnet anisotropy based spin hall memory using spin orbit effect
JP2007250811A (ja) 電界制御磁性素子及び電界制御磁気メモリ素子
JP2016063150A (ja) 磁気抵抗素子及び磁気メモリ
TW201222546A (en) Memory element and memory device
JP2014229706A (ja) 磁気トンネル接合素子および磁気メモリ
WO2019005147A1 (en) PERPENDICULAR MAGNET ANISOTROPIC SPIN HALL EFFECT MEMORY USING THE SPIN ORBIT EFFECT AND THE EXCHANGE FIELD
KR102024876B1 (ko) Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
WO2019005046A1 (en) SCALE SPIN HALL EFFECT DEVICE WITH FIELD ASSISTANCE
JP2007294010A (ja) 記憶素子の記録方法、メモリ
Shaughnessy et al. Memory and spin injection devices involving half metals
KR101474665B1 (ko) 스핀 전달 토크 자기터널접합 소자, 그 동작 방법 및 그를 채용하는 자기저항 메모리 소자
KR101144211B1 (ko) 자기저항소자