CN105633127B - 一种超结mosfet - Google Patents
一种超结mosfet Download PDFInfo
- Publication number
- CN105633127B CN105633127B CN201511030172.4A CN201511030172A CN105633127B CN 105633127 B CN105633127 B CN 105633127B CN 201511030172 A CN201511030172 A CN 201511030172A CN 105633127 B CN105633127 B CN 105633127B
- Authority
- CN
- China
- Prior art keywords
- cellular
- type column
- pseudo
- area
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001413 cellular effect Effects 0.000 claims abstract description 122
- 230000015556 catabolic process Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 230000024241 parasitism Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及功率半导体技术，特别涉及一种超结MOSFET。本发明与常规超结MOSFET的区别在于：在一个或多个常规超结元胞旁边设置一个由第二P型柱(5)构成的伪元胞，该伪元胞不含N+有源区，且P柱长度相比正常元胞适当缩短；或者其P柱长度和正常元胞一样，但底部靠近衬底处存在一个掺杂浓度相对较高的区域；或者P柱整体掺杂浓度略高于其他元胞的P柱。当发生雪崩击穿时，伪元胞的击穿电压将比正常元胞略低，雪崩击穿点将被限定在伪元胞处，雪崩电流将通过伪元胞的源电极流出。由于伪元胞不含N+有源区，不存在寄生BJT，就避免了寄生BJT的导通，因此能够提高超结MOSFET器件的雪崩耐量和可靠性。
Description
技术领域
本发明涉及功率半导体技术，特别涉及一种超结MOSFET。
背景技术
功率MOSFET(金属氧化物半导体场效应晶体管)以其具有开关速度高、开关损耗低、驱动损耗低等优点，在各种功率变换特别是在高频功率变换中起着重要作用。非箝位感性负载下的开关过程(Unclamped Inductive Switching，UIS)通常被认为是功率器件在系统应用中所能遭遇的最极端电应力情况。因为在回路导通时存储在电感中的能量必须在关断瞬间全部由功率器件释放，同时施加于功率器件的高电压和大电流极易造成器件失效。雪崩耐量是衡量器件抗UIS能力的重要参数。
功率MOSFET的UIS失效模式主要有两种：一种是功率MOSFET的寄生三极管(BJT)导通损坏，另一种是热损坏。寄生BJT导通损坏是指当反向大电流流过器件基区时，会使得基区温度升高，而基区电阻为正温度特性，从而降落在基区的压降增大，如果该压降增大至接近寄生BJT的基区和发射极之间的自建电势，将会导致寄生BJT开启。开启的BJT会进一步的放大流过基区的大电流，进而使结温升高，形成一个正反馈，最后导致器件过热而失效。热损坏是指功率MOSFET工作在大功率情况下，导致结温升高，当器件某薄弱部分的结温升高到器件材料所允许的最大值时，将会因为过热而失效。针对前一种功率MOSFET失效模式，抑制寄生BJT的开启便可提高功率MOSFET的可靠性，通常适当增大MOSFET源区下体区掺杂浓度，减低寄生BJT基区电阻，抑制其开启。而对于后一种功率MOSFET失效模式，可适当优化设计，减少器件的弱单元(薄弱区)或者缩短雪崩击穿电流的路径，减少器件的发热量，减少UIS失效的概率。
具有超结结构的功率MOSFET器件是当代重要的功率器件之一，其基本原理是电荷平衡原理，通过在传统MOSFET的轻掺杂漂移区引入重掺杂交错排列的P、N柱，大大的改善了传统MOSFET击穿电压和导通电阻之间的矛盾关系，因而其在功率系统中获得了广泛的应用。UIS失效已逐渐成为功率MOSFET最主要的安全杀手之一，传统的超结MOSFET器件虽然有效的解决了击穿电压和导通电阻之间的矛盾关系，但其在抗UIS失效性能等方面上还存在很多问题。
发明内容
雪崩耐量是超结MOSFET器件可靠性的重要指标。相比于雪崩击穿点位于终端处的情况，当雪崩击穿点在器件有源区时，雪崩电流可通过源极接触泄放，电流泄放通路较宽，可以较好的避免热损坏的失效模式；但是雪崩击穿点在器件有源区带来的问题是：雪崩电流将流经元胞寄生BJT的基极电阻，有可能造成寄生BJT的开启(如图1所示)，同样可能影响器件的雪崩耐量。
本发明所要解决的问题是：既保证雪崩击穿点位于器件有源区，又能抑制超结MOSFET元胞的寄生BJT开启，提高器件的可靠性。
本发明的技术方案：一种超结MOSFET，其元胞结构包括N+衬底2和位于N+衬底2上表面的N型外延区3；所述N+衬底2的下表面具有金属漏电极1；所述N型外延区3上表面具有源电极11；所述源电极11中具有栅极结构，所述栅极结构由多晶硅栅电极9和位于多晶硅栅电极9外围的栅氧化层10构成，所述栅氧化层10的下表面与N型外延区3的上表面连接；所述N型外延区3中具有第一P型柱4，所述第一P型柱4的下表面与N+衬底2的上表面连接；所述第一P型柱4与源电极11之间具有第一P型体区6，第一P型体区6分别与第一P型柱4和源电极11接触；所述第一P型体区6上层具有N+有源区8和第一P+接触区7，所述第一P+接触区7位于N+有源区8之间；其特征在于，所述N型外延区3中还具有第二P型柱5，所述第二P型柱5与源电极11之间具有第二P型体区61，所述第二P型体区61分别与第二P型柱5和源电极11接触；所述第二P型体区61上层具有第二P+接触区71。
本发明总的技术方案，与常规超结MOSFET的区别在于：在一个或多个常规超结元胞旁边设置一个由第二P型柱5构成的伪元胞，该伪元胞不含N+有源区，且P柱长度相比正常元胞适当缩短(如图2所示)；或者其P柱长度和正常元胞一样，但底部靠近衬底处存在一个掺杂浓度相对较高的区域(如图3所示)；或者P柱整体掺杂浓度略高于其他元胞的P柱(如图4所示)。当发生雪崩击穿时，伪元胞的击穿电压将比正常元胞略低，雪崩击穿点将被限定在伪元胞处，雪崩电流将通过伪元胞的源电极流出。由于伪元胞不含N+有源区，不存在寄生BJT，就避免了寄生BJT的导通，因此能够提高超结MOSFET器件的雪崩耐量和可靠性。
进一步的，所述第二P型柱5的掺杂浓度等于第一P型柱4，第二P型柱5的掺杂深度小于第一P型柱4。
进一步的，所述第二P型柱5与N+衬底2之间具有P型高掺杂区12，P型高掺杂区12分别与第二P型柱5和N+衬底2接触。
进一步的，所述第二P型柱5的掺杂浓度大于第一P型柱4，第二P型柱5的掺杂深度等于第一P型柱4。
进一步的，所述第一P型体区6的掺杂浓度和结深与第二P型体区61完全相同。
本发明的有益效果为，通过适当降低伪元胞的雪崩击穿电压限定了器件有源区内的雪崩击穿点；通过无N+有源区的伪元胞设计有效的抑制了寄生三极管开启，提高了器件的抗UIS失效能力，提高了器件的可靠性。
附图说明
图1是常规超结MOSFET器件元胞剖面结构、其寄生BJT和雪崩电流路径示意图；
图2是实施例1的结构示意图，图中包括具有伪元胞的超结MOSFET器件元胞剖面结构、雪崩击穿电流路径和雪崩击穿点示意图。其中，Ⅰ是器件正常元胞区，Ⅱ是伪元胞；
图3是实施例2的结构示意图，图中包括具有伪元胞的超结MOSFET器件元胞剖面结构、雪崩击穿电流路径和雪崩击穿点示意图。其中，Ⅰ是器件正常元胞区，Ⅱ是伪元胞；
图4是实施例3的结构示意图，图中包括具有伪元胞的超结MOSFET器件元胞剖面结构、雪崩击穿电流路径和雪崩击穿点示意图。其中，Ⅰ是器件正常元胞区，Ⅱ是伪元胞；
图5是本发明提出实施例中，正常元胞和伪元胞的一种版图布局。正常元胞和伪元胞的数目比为1:1；
图6是本发明提出实施例中，正常元胞和伪元胞的另一种版图布局。正常元胞和伪元胞的数目比为8:1；
其中，带箭头的粗线表示雪崩电流路径，虚线圈位置为器件击穿点所在位置，图中还包括寄生三极管。
具体实施方式
下面结合附图对本发明进行详细的描述
本发明的一种超结MOSFET，其元胞结构包括N+衬底2和位于N+衬底2上表面的N型外延区3；所述N+衬底2的下表面具有金属漏电极1；所述N型外延区3上表面具有源电极11；所述源电极11中具有栅极结构，所述栅极结构由多晶硅栅电极9和位于多晶硅栅电极9外围的栅氧化层10构成，所述栅氧化层10的下表面与N型外延区3的上表面连接；所述N型外延区3中具有第一P型柱4，所述第一P型柱4的下表面与N+衬底2的上表面连接；所述第一P型柱4与源电极11之间具有第一P型体区6，第一P型体区6分别与第一P型柱4和源电极11接触；所述第一P型体区6上层具有N+有源区8和第一P+接触区7，所述第一P+接触区7位于N+有源区8之间；其特征在于，所述N型外延区3中还具有第二P型柱5，所述第二P型柱5与源电极11之间具有第二P型体区61，所述第二P型体区61分别与第二P型柱5和源电极11接触；所述第二P型体区61上层具有第二P+接触区71。
本发明的工作原理：
当超结MOSFET器件处在阻断状态(栅极和源极接地，漏极接高压)时，击穿电压由电荷补偿区的超结结构承受。图1为普通超结MOSFET器件元胞结构示意图，当器件发生雪崩击穿时，击穿点位置随机出现在任意元胞，雪崩电流(示意图中只显示了一条雪崩电流路径)将从击穿点流过寄生BJT的基区最终到达器件源极，雪崩电流流经元胞体区时有可能造成寄生三极管开启。
实施例1
如图2所示，本例包括正常元胞区Ⅰ(图中只显示一个元胞)和伪元胞Ⅱ；所述正常元胞区Ⅰ和伪元胞Ⅱ共用相同的金属漏电极1、金属漏电极1之上是N+衬底2、位于N+衬底2之上是N外延区3；N外延区3中有正常元胞中的第一P型柱4和伪元胞中的第二P型柱5；正常元胞的第一P型柱4与N外延层3满足电荷平衡，第一P型柱4顶部是第一P型体区6、N+有源区8位于第一P型体区6内部且与源电极11相连、N+有源区8之间有同样与源电极11相连的P+接触区7；伪元胞的第二P型柱5与第一P型柱4掺杂浓度相同且第二P型柱5的深度小于第一P型柱4，第二P型柱5的顶部是与第一P型体区6掺杂浓度和结深完全相同的第二P型体区61、第二P型体区61内部含有与源电极11相连的第二P+接触区71；多晶硅栅电极9位于正常元胞的第一P型体区6和伪元胞的第二P型体区61上方且表面被SiO2层10包围；元胞最上方是源电极11。
实施例2
如图3所示，本例包括正常元胞区Ⅰ(图中只显示一个元胞)和伪元胞Ⅱ；所述正常元胞区Ⅰ和伪元胞Ⅱ共用相同的金属漏电极1、金属漏电极1之上是N+衬底2、位于N+衬底2之上是N外延区3；N外延区3中有正常元胞中的第一P型柱4和伪元胞中的第二P型柱5；正常元胞的第一P型柱4与N外延层3满足电荷平衡，第一P型柱4顶部是第一P型体区6、N+有源区8位于第一P型体区6内部且与源电极11相连、N+有源区8之间有同样与源电极11相连的P+接触区7；伪元胞的第二P型柱5与第一P型柱4掺杂浓度相同且第二P型柱5的底部具有高掺杂P区12，第二P型柱5的顶部是与第一P型体区6掺杂浓度和结深完全相同的第二P型体区61、第二P型体区61内部含有与源电极11相连的第二P+接触区71；多晶硅栅电极9位于正常元胞的第一P型体区6和伪元胞的第二P型体区61上方且表面被SiO2层10包围；元胞最上方是源电极11。
实施例3
如图4所示，本例包括正常元胞区Ⅰ(图中只显示一个元胞)和伪元胞Ⅱ；所述正常元胞区Ⅰ和伪元胞Ⅱ共用相同的金属漏电极1、金属漏电极1之上是N+衬底2、位于N+衬底2之上是N外延区3；N外延区3中包括正常元胞中的第一P型柱4和伪元胞中的第二P型柱5；正常元胞的第一P型柱4与N外延层3满足电荷平衡，第一P型柱4顶部是第一P型体区6、N+有源区8位于第一P型体区6内部且与源电极11相连、N+有源区8之间有同样与源电极11相连的P+接触区7；伪元胞的第二P型柱5与第一P型柱4深度相同且第二P型柱5的整体浓度略高于第一P型柱4，第二P型柱5的顶部是与第一P型体区6掺杂浓度和结深完全相同的第二P型体区61、第二P型体区61内部含有与源电极11相连的第二P+接触区71；多晶硅栅电极9位于正常元胞的第一P型体区6和伪元胞的第二P型体区61上方且表面被SiO2层10包围；元胞最上方是源电极11。
上述实施例中，图2所示的实施例1结构中，伪元胞Ⅱ和正常元胞区Ⅰ的P柱深度设计不一样，伪元胞Ⅱ的第二P型柱5的深度相对正常元胞区Ⅰ的第一P型柱4的深度较浅；图3所示实施例2结构中，伪元胞Ⅱ和正常元胞区Ⅰ的P柱深度设计一样，伪元胞Ⅱ的第二P型柱5的底部P区12的掺杂浓度相对正常元胞区Ⅰ的第一P型柱4的浓度较高；图4所示实施例3结构中，伪元胞Ⅱ和正常元胞区Ⅰ的P柱深度设计一样，伪元胞Ⅱ的第二P型柱5的整体掺杂浓度略高于正常元胞区Ⅰ的第一P型柱4。则伪元胞Ⅱ的耐压能力相比正常元胞区Ⅰ的耐压能力较弱。当发生雪崩击穿时，伪元胞的击穿电压将比正常元胞略低，雪崩击穿点将被限定在伪元胞处。雪崩电流将通过伪元胞的源电极流出。同时由于伪元胞Ⅱ的体P区内部没有N+有源区，这样雪崩电流流经伪元胞时，不会造成寄生三极管开启，从而降低了超结功率器件UIS失效的概率，提高了超结功率器件的可靠性。
以上所述实施例中，正常元胞与伪元胞的数目比可以为1:1或n:1(n>1)，n的数目可根据器件所需的导通电阻和电流能力进行设计。版图设计中，正常元胞与伪元胞可交替排列，如图5所示，图中1为多晶硅栅电极、2为正常元胞的N+源区、3为正常元胞的P+接触区、4为正常元胞的接触孔边界、5为伪元胞的P+接触区、6为伪元胞的接触孔边界；也可由多个正常元胞环绕一个伪元胞构成一个重复单元，如图6所示，图中1为多晶硅栅电极、2为正常元胞的N+源区、3为正常元胞的P+接触区、4为正常元胞的接触孔边界、5为伪元胞的P+接触区、6为伪元胞的接触孔边界。
以上所述实施例中，正常元胞区Ⅰ中的第一P型柱4和伪元胞Ⅱ中的第二P型柱5可利用挖槽-外延填充或多次离子注入-外延的方法得到。对于图2所示实施例，如果利用挖槽-外延填充法，需通过两次挖槽工艺，获得深度不同的槽区，再进行外延填充；如果采用多次离子注入-外延的方法，则要通过不同的离子注入掩膜版，实现深度不同的第一P型柱4和第二P型柱5；对于图3所示实施例，如果利用挖槽-外延填充法，则只需一次挖槽工艺，再进行外延填充，外延填充前可先在第二P型柱5底部进行一次P型杂质的离子注入；如果采用多次离子注入-外延的方法，则要通过不同的离子注入掩膜版，实现底部掺杂浓度不同的第一P型柱4和第二P型柱5；对于图4所示实施例，如果利用挖槽-外延填充法，需一次挖槽工艺，再进行两次外延填充；如果采用多次离子注入-外延的方法，则要通过不同的离子注入掩膜版，实现掺杂浓度不同的第一P型柱4和第二P型柱5；
所述实施例的其他工艺步骤，与常规超结MOSFET器件的工艺步骤相同。
实施过程中，在保持本发明基本结构不变的情况下，可以根据具体情况做一些变通设计。比如伪元胞Ⅱ中的N柱或P柱的宽度与正常元胞区Ⅰ的N柱或P柱的宽度相等或者不相等。
本发明提出的具有伪元胞的超结结构，同样适用于超结IGBT器件或者超结二极管器件等。
Claims (2)
1.一种超结MOSFET，其元胞结构包括N+衬底(2)和位于N+衬底(2)上表面的N型外延区(3)；所述N+衬底(2)的下表面具有金属漏电极(1)；所述N型外延区(3)上表面具有源电极(11)；所述源电极(11)中具有栅极结构，所述栅极结构由多晶硅栅电极(9)和位于多晶硅栅电极(9)外围的栅氧化层(10)构成，所述栅氧化层(10)的下表面与N型外延区(3)的上表面连接；所述N型外延区(3)中具有第一P型柱(4)，所述第一P型柱(4)的下表面与N+衬底(2)的上表面连接；所述第一P型柱(4)与源电极(11)之间具有第一P型体区(6)，第一P型体区(6)分别与第一P型柱(4)和源电极(11)接触；所述第一P型体区(6)上层具有N+有源区(8)和第一P+接触区(7)，所述第一P+接触区(7)位于N+有源区(8)之间；其特征在于，所述N型外延区(3)中还具有第二P型柱(5)，所述第二P型柱(5)与源电极(11)之间具有第二P型体区(61)，所述第二P型体区(61)分别与第二P型柱(5)和源电极(11)接触；所述第二P型体区(61)上层具有第二P+接触区(71)；所述第二P型柱(5)的掺杂浓度等于第一P型柱(4)，第二P型柱(5)的掺杂深度小于第一P型柱(4)，使得所述第二P型柱(5)处的击穿电压低于第一P型柱(4)处的击穿电压；所述第二P型柱(5)与N+衬底(2)之间具有P型高掺杂区(12)，P型高掺杂区(12)分别与第二P型柱(5)和N+衬底(2)接触；所述第二P型柱(5)构成伪元胞，该伪元胞不含N+有源区，当发生雪崩击穿时，伪元胞的击穿电压将比正常元胞低，雪崩击穿点将被限定在伪元胞处，雪崩电流将通过伪元胞的源电极流出。
2.根据权利要求1所述的一种超结MOSFET，其特征在于，所述第一P型体区(6)的掺杂浓度和结深与第二P型体区(61)完全相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511030172.4A CN105633127B (zh) | 2015-12-31 | 2015-12-31 | 一种超结mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511030172.4A CN105633127B (zh) | 2015-12-31 | 2015-12-31 | 一种超结mosfet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633127A CN105633127A (zh) | 2016-06-01 |
| CN105633127B true CN105633127B (zh) | 2019-03-29 |
Family
ID=56047871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511030172.4A Expired - Fee Related CN105633127B (zh) | 2015-12-31 | 2015-12-31 | 一种超结mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633127B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107424997B (zh) * | 2017-08-07 | 2019-08-02 | 电子科技大学 | 一种具有保护环的超结mosfet器件 |
| CN114975575A (zh) * | 2021-02-19 | 2022-08-30 | 苏州东微半导体股份有限公司 | 半导体器件 |
| CN114975577A (zh) * | 2021-02-19 | 2022-08-30 | 苏州东微半导体股份有限公司 | 半导体器件 |
| CN115148791B (zh) * | 2022-09-05 | 2022-12-02 | 深圳市威兆半导体股份有限公司 | 一种超结mosfet |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070114599A1 (en) * | 2005-11-23 | 2007-05-24 | M-Mos Sdn. Bhd. | High density trench MOSFET with reduced on-resistance |
| US20070194375A1 (en) * | 2006-02-20 | 2007-08-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20070272979A1 (en) * | 2006-05-16 | 2007-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20120074489A1 (en) * | 2009-12-28 | 2012-03-29 | Force Mos Technology Co., Ltd. | Super-junction trench mosfet with resurf stepped oxides and trenched contacts |
-
2015
- 2015-12-31 CN CN201511030172.4A patent/CN105633127B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070114599A1 (en) * | 2005-11-23 | 2007-05-24 | M-Mos Sdn. Bhd. | High density trench MOSFET with reduced on-resistance |
| US20070194375A1 (en) * | 2006-02-20 | 2007-08-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20070272979A1 (en) * | 2006-05-16 | 2007-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20120074489A1 (en) * | 2009-12-28 | 2012-03-29 | Force Mos Technology Co., Ltd. | Super-junction trench mosfet with resurf stepped oxides and trenched contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633127A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107887382B (zh) | 半导体器件和用于形成半导体器件的方法 | |
| US20150303294A1 (en) | Vertical semiconductor device, and method of manufacturing the vertical semiconductor device | |
| CN107210299B (zh) | 半导体装置 | |
| CN105633127B (zh) | 一种超结mosfet | |
| JP2006191069A (ja) | Ｅｓｄ保護回路及びその製造方法 | |
| JP2017509141A (ja) | 表面電荷に対して低減された感度を有する構造及び方法 | |
| US8319282B2 (en) | High-voltage bipolar transistor with trench field plate | |
| JP6551156B2 (ja) | スーパージャンクション型ｍｏｓｆｅｔデバイスおよび半導体チップ | |
| CN107302025A (zh) | 一种具有抗单粒子效应的vdmos器件 | |
| CN103337498A (zh) | 一种bcd半导体器件及其制造方法 | |
| CN107452735A (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| CN104143568A (zh) | 具有终端结构的场截止型igbt器件及其制造方法 | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN105185830B (zh) | 功率晶体管及其结终端结构 | |
| WO2023109124A1 (zh) | Igbt器件 | |
| Lee et al. | 650V superjunction MOSFET using universal charge balance concept through drift region | |
| Won et al. | Diode and MOSFET Properties of Trench‐Gate‐Type Super‐Barrier Rectifier with P‐Body Implantation Condition for Power System Application | |
| US11069769B2 (en) | Semiconductor device | |
| CN207183270U (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| WO2018154963A1 (ja) | 半導体装置 | |
| CN111223931A (zh) | 沟槽mosfet及其制造方法 | |
| CN103996702B (zh) | 一种提高超结功率器件雪崩耐量的终端结构 | |
| CN104916691A (zh) | 半导体装置 | |
| JP6292047B2 (ja) | 半導体装置 | |
| CN109346508B (zh) | 具有电流路径方向控制功能的半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190329 Termination date: 20211231 |