CN105610550A - 一种用于电力线载波通信的Viterbi译码方法 - Google Patents

一种用于电力线载波通信的Viterbi译码方法 Download PDF

Info

Publication number
CN105610550A
CN105610550A CN201610082644.9A CN201610082644A CN105610550A CN 105610550 A CN105610550 A CN 105610550A CN 201610082644 A CN201610082644 A CN 201610082644A CN 105610550 A CN105610550 A CN 105610550A
Authority
CN
China
Prior art keywords
state
viterbi
moment
power line
line carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610082644.9A
Other languages
English (en)
Other versions
CN105610550B (zh
Inventor
周旋
沈镇炜
滕世玉
李文俊
倪荣辉
樊腾化
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING FEITENG ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
NANJING FEITENG ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING FEITENG ELECTRONIC TECHNOLOGY Co Ltd filed Critical NANJING FEITENG ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201610082644.9A priority Critical patent/CN105610550B/zh
Publication of CN105610550A publication Critical patent/CN105610550A/zh
Application granted granted Critical
Publication of CN105610550B publication Critical patent/CN105610550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/542—Systems for transmission via power distribution lines the information being in digital form

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明一种用于电力线载波通信的Viterbi译码方法，涉及电力线载波通信领域，步骤包括：第一、接收字符数据并做蝶形运算，运算中保存幸存路径的总度量及对应的信息比特，重复运算操作至最佳译码深度操作完成；第二、计算j时刻到达状态2i的路径度量，对于软判决译码就是选择欧式距离最大的一个；第三、对于约束长度为m的viterbi译码器，对于各状态对应的路径度量存储体，在存储体上采用ping-pong？buffer结构，其它状态存储体用普通结构；第四、在最后时刻，选择译码终止状态，进行回溯判决。通过上述方式，该Viterbi译码方法；利用较小的存储单元来实现viterbi译码中路径度量的存储和更新，特点是相对常规方式在路径度量的存储和更新速度基本不变的情况下，存储单元节省约1/4。

Description

一种用于电力线载波通信的Viterbi译码方法
技术领域
本发明涉及电力线载波通信领域，特别是涉及一种用于电力线载波通信的Viterbi译码方法。
背景技术
作为智能电网通信技术的一个重要分支，电力线载波通信(PLC)技术利用现有广泛分布的配电网络作为传输媒介，具有覆盖范围广、无需重新布线、投资少、建设速度快等优势，因此，电力线载波通信有着良好的社会效益和经济效益。随着国家智能电网的逐步建立，电力线载波通信技术在电能及各种能源计量领域已得到广泛的应用。
原本电力线路主要是用于电能传输，而非一个理想可靠的通信媒介，由于电力线线路拓扑复杂、通信带宽小、负载动态变化、各类干扰噪声严重造成利于电力线进行的载波通信误码率较高，从而使用利于电力线进行远程通信效果不佳。因此需要通过各种技术手段来降低通信误码率，其中通过纠错编解码技术是一个很好的技术手段，对于电力线载波远程抄表技术而言，载波通信模块必须兼顾到成本、功耗、性能等几个方面，因此采用viterbi卷积编解码可以很好的兼顾到上述几个方面的要求。
Viterbi译码是卷积码的一种最大似然译码。卷积码的通用表示方式为(n,k,m)，其中k表示在每个时间单位，输入编码器的信息码元个数；n表示编码器针对k个输入的输出码元个数；m则表示编码约束长度。Viterbi译码器的结构一般主要包含分支度量单元，加比选单元，幸存路径存储单元和回溯单元。
Viterbi译码是从所有可能的编码输出序列中找到一条幸存概率最大的状态转移路径，然后由该路径找到输出序列对应的信息系列。下一状态可由两条路径回到当前状态，Viterbi译码为每一状态的两条转移路径都设置一个权重，称之为分支度量(BranchMetric,BM)。先将分支度量累加到下一状态的路径度量(PathMetric,PM)，然后比较两条路径度量，去除度量和小的路径，留下的路径称为幸存路径(Survivorpath)，该过程称为加比选(Add,CompareandSelect,ACS)。
现有技术中Viterbi译码方法中，均是以多个存储器为存储基础，分别对不同时刻的幸存路径进行保存。例如中国发明专利《维特比译码方法》，申请号为200810301181.6。再如中国发明专利《一种高速并行分段交错维特比译码方法》，申请号为201010297874.X。中国发明专利《一种通用高速并行循环交错维特比译码方法》，申请号为201110214224.9。中国发明专利《基于SSE的咬尾卷积码Viterbi译码方法》，申请号为201210147267.4。
发明内容
本发明主要解决的技术问题是提供一种用于电力线载波通信的Viterbi译码方法，涉及到一种利用较小的存储单元来实现viterbi译码中路径度量的存储和更新，能够较好的减小芯片存储空间，提高效率。
为解决上述技术问题，本发明采用的一个技术方案是提供一种用于电力线载波通信的Viterbi译码方法，该Viterbi译码方法的步骤包括：
第一、接收字符数据并做蝶形运算，在蝶形运算中，保存幸存路径的总度量以及对应的信息比特，重复运算操作直到最佳译码深度操作完成；
第二、计算j时刻到达状态2i的最大似然路径之相似度即路径度量，它是将上一时刻的路径度量与本时刻分支度量BM累加后选择其中相似度最大的一个，对于软判决译码就是选择欧式距离最大的一个；
第三、对于约束长度为m的viterbi译码器，对于状态1至(2m-1-1)对应的路径度量存储体，在存储体上采用ping-pongbuffer结构，其它状态存储体用普通结构；
第四、在最后一个时刻，选择具有最大度量值的状态作为译码终止状态，进行回溯判决。
优选的是，存储体上的ping-pongbuffer结构包括：存储单元pingbuffer、存储单元pongbuffer。
优选的是，所述第一步中每次蝶形运算包括2次加比选操作。
本发明的有益效果：本发明公开了一种用于电力线载波通信的Viterbi译码方法，其利用较小的存储单元来实现viterbi译码中路径度量的存储和更新，特点是相对常规方式在路径度量的存储和更新速度基本不变的情况下，存储单元节省约1/4。
附图说明
图1是蝶形运算过程中的路径度量示意图；
图2是Viterbi译码方法过程中路径度量存储方式的示意图；
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
请参阅附图1和2，本发明实施例包括：
一种用于电力线载波通信的Viterbi译码方法，步骤包括：
第一、接收字符数据并做蝶形运算，在蝶形运算中每次蝶形运算包括2次加比选操作，保存幸存路径的总度量以及对应的信息比特，重复运算操作直到最佳译码深度操作完成；
第二、计算j时刻到达状态2i的最大似然路径之相似度即路径度量，它是将上一时刻的路径度量与本时刻分支度量BM累加后选择其中相似度最大的一个，对于软判决译码就是选择欧式距离最大的一个；
第三、对于约束长度为m的viterbi译码器，对于状态1至(2m-1-1)对应的路径度量存储体，在存储体上采用ping-pongbuffer结构，存储体上的ping-pongbuffer结构包括：存储单元pingbuffer、存储单元pongbuffer，其它状态存储体用普通结构；
第四、在最后一个时刻，选择具有最大度量值的状态作为译码终止状态，进行回溯判决。
以卷积码(2,1,7)为例，每接收2比特码字，做25次蝶形运算，每次蝶形运算包括2次加比选操作，保存幸存路径的总度量及对应的信息比特。重复以上操作，直到L次最佳译码深度操作完成。
计算j时刻到达状态2i的最大似然路径之相似度即路径度量PM2 i(j)，它是将上一时刻的路径度量PM2i(j-1)与本时刻分支度量BM累加后选择其中相似度最大的一个，对于软判决译码就是选择欧式距离最大的一个。
现有技术中：路径度量的存储和更新一般采用2块大小均为64个单元的存储体，分别记为A和B，在j-1时刻，64个状态所对应的路径度量分别保存在A的每个单元内，在j时刻，每执行完一次加比选的操作后，得到新的路径度量则保存在存储体B中该状态所对应的单元中，在j+1时刻，新的路径度量则又保存在存储体A中。该方法中路径度量使用了2块存储体，切换比较方便，但存储体占用了较多的芯片面积。采用2块存储体的原因是因为在更新路径度量过程中，在得到j时刻一些状态对应的路径度量之后，在进行之后的加比选操作时仍然需要用到该状态j-1时刻对应的路径度量。在进行完第一次蝶形运算之后，j时刻状态0和1对应的路径度量得到更新，而第二次蝶形运算仍然需要状态1在j-1时刻的路径度量。
不难得出，状态1-31必须将j-1时刻的路径度量临时保存，而状态0,32-63可以直接覆盖，因为在读取这些这些状态的更新在读取它们之后。
而本发明提出了一种相对简单的路径度量存储方法，采用如下结构进行路径度量的存储，对于约束长度为m的viterbi译码器，对于状态1至(2m-1-1)对应的路径度量存储体，采用ping-pongbuffer结构，其它状态存储体用普通结构。假设状态1在j-1时刻对应的路径度量保存在对应存储单元pingbuffer中，则在j时刻，更新的度量路径保存在对应存储单元pongbuffer中，第2次蝶形运算时则从pingbuffer读取，在j+1时刻，更新的度量路径保存在对应存储单元pingbuffer中，第2次蝶形运算时则从pongbuffer读取。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (3)

1.一种用于电力线载波通信的Viterbi译码方法，其特征在于：该Viterbi译码方法的步骤包括：
第一、接收字符数据并做蝶形运算，在蝶形运算中，保存幸存路径的总度量以及对应的信息比特，重复运算操作直到最佳译码深度操作完成；
第二、计算j时刻到达状态2i的最大似然路径之相似度即路径度量，它是将上一时刻的路径度量与本时刻分支度量BM累加后选择其中相似度最大的一个，对于软判决译码就是选择欧式距离最大的一个；
第三、对于约束长度为m的viterbi译码器，对于状态1至(2m-1-1)对应的路径度量存储体，在存储体上采用ping-pongbuffer结构，其它状态存储体用普通结构；
第四、在最后一个时刻，选择具有最大度量值的状态作为译码终止状态，进行回溯判决。
2.根据权利要求1所述的一种用于电力线载波通信的Viterbi译码方法，其特征在于：存储体上的ping-pongbuffer结构包括：存储单元pingbuffer、存储单元pongbuffer。
3.根据权利要求1所述的一种用于电力线载波通信的Viterbi译码方法，其特征在于：所述第一步中每次蝶形运算包括2次加比选操作。
CN201610082644.9A 2016-02-05 2016-02-05 一种用于电力线载波通信的Viterbi译码方法 Active CN105610550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610082644.9A CN105610550B (zh) 2016-02-05 2016-02-05 一种用于电力线载波通信的Viterbi译码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610082644.9A CN105610550B (zh) 2016-02-05 2016-02-05 一种用于电力线载波通信的Viterbi译码方法

Publications (2)

Publication Number Publication Date
CN105610550A true CN105610550A (zh) 2016-05-25
CN105610550B CN105610550B (zh) 2016-11-30

Family

ID=55990106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610082644.9A Active CN105610550B (zh) 2016-02-05 2016-02-05 一种用于电力线载波通信的Viterbi译码方法

Country Status (1)

Country Link
CN (1) CN105610550B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659377A (zh) * 2016-07-25 2018-02-02 深圳超级数据链技术有限公司 基于OvXDM系统的均衡译码方法、装置和系统
WO2022078316A1 (zh) * 2020-10-14 2022-04-21 紫光展锐(重庆)科技有限公司 通信译码方法、装置、存储介质、芯片及相关设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311620A (zh) * 2000-03-02 2001-09-05 印菲内奥技术股份有限公司 在维特比译码器中储存线路节拍的方法
CN101320979A (zh) * 2008-07-17 2008-12-10 北京天碁科技有限公司 一种维特比译码器及其路径度量计算方法
CN102142849A (zh) * 2011-02-15 2011-08-03 无锡物联网产业研究院 一种维特比译码方法及维特比译码器
CN102523006A (zh) * 2011-12-31 2012-06-27 中国科学院上海微系统与信息技术研究所 一种级联编码器及实现方法
US8230312B1 (en) * 2008-01-09 2012-07-24 Marvell International Ltd. Iterative decoder memory arrangement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311620A (zh) * 2000-03-02 2001-09-05 印菲内奥技术股份有限公司 在维特比译码器中储存线路节拍的方法
US8230312B1 (en) * 2008-01-09 2012-07-24 Marvell International Ltd. Iterative decoder memory arrangement
CN101320979A (zh) * 2008-07-17 2008-12-10 北京天碁科技有限公司 一种维特比译码器及其路径度量计算方法
CN102142849A (zh) * 2011-02-15 2011-08-03 无锡物联网产业研究院 一种维特比译码方法及维特比译码器
CN102523006A (zh) * 2011-12-31 2012-06-27 中国科学院上海微系统与信息技术研究所 一种级联编码器及实现方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659377A (zh) * 2016-07-25 2018-02-02 深圳超级数据链技术有限公司 基于OvXDM系统的均衡译码方法、装置和系统
WO2022078316A1 (zh) * 2020-10-14 2022-04-21 紫光展锐(重庆)科技有限公司 通信译码方法、装置、存储介质、芯片及相关设备

Also Published As

Publication number Publication date
CN105610550B (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
CN108462558A (zh) 一种极化码scl译码方法、装置及电子设备
CN101635611B (zh) 一种信道译码方法和装置
CN107911195B (zh) 一种基于cva的咬尾卷积码信道译码方法
CN101969311B (zh) 一种高速并行分段交错维特比译码方法
CN104168032A (zh) 兼容LTE和WiMAX的4并行度、基-16高性能Turbo译码器
CN105680992A (zh) 陪集划分(n,n(n-1),n-1)置换群码的构造方法及其码集合产生器
CN102739261B (zh) 多相加比选前向回溯Viterbi译码器
CN105610550A (zh) 一种用于电力线载波通信的Viterbi译码方法
CN102404011A (zh) 维特比解码实现方法及装置
CN106856406A (zh) 一种译码方法中校验节点的更新方法及译码器
CN103634015B (zh) 咬尾码的最大似然译码算法
CN107888202A (zh) 一种非递归的sc译码似然比确定方法及装置
CN109004939A (zh) 极化码译码装置和方法
CN109327280A (zh) 分段编码方法及装置
CN105375934A (zh) 一种针对咬尾卷积码的Viterbi解码器及解码方法
Chen et al. Design of a low power viterbi decoder for wireless communication applications
CN103986477A (zh) 矢量viterbi译码指令及viterbi译码装置
CN102291198B (zh) 信道译码方法和装置
CN103701475B (zh) 移动通信系统中8比特运算字长Turbo码的译码方法
CN102571107A (zh) LTE系统中高速并行Turbo码的解码系统及方法
CN102832951B (zh) 一种基于概率计算的ldpc译码公式的实现方法
CN105721104A (zh) 一种维特比译码实现方法
CN105589082A (zh) 一种北斗导航系统的维特比译码装置及方法
Choi et al. A Two‐Stage Radix‐4 Viterbi Decoder for Multiband OFDM UWB Systems
JP3892471B2 (ja) 復号方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant