CN105680992A - 陪集划分(n,n(n-1),n-1)置换群码的构造方法及其码集合产生器 - Google Patents
陪集划分(n,n(n-1),n-1)置换群码的构造方法及其码集合产生器 Download PDFInfo
- Publication number
- CN105680992A CN105680992A CN201610051144.9A CN201610051144A CN105680992A CN 105680992 A CN105680992 A CN 105680992A CN 201610051144 A CN201610051144 A CN 201610051144A CN 105680992 A CN105680992 A CN 105680992A
- Authority
- CN
- China
- Prior art keywords
- input
- code
- displacement
- parallel
- track head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0091—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location arrangements specific to receivers, e.g. format detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/617—Polynomial operations, e.g. operations related to generator polynomials or parity-check polynomials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0076—Distributed coding, e.g. network coding, involving channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
- H04B3/542—Systems for transmission via power distribution lines the information being in digital form
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明公开一种陪集划分(n,n(n-1),n-1)置换群码的构造方法。所述陪集划分(n,n(n-1),n-1)置换群码具有纠错能力d-1,对混合多频率噪声和信号衰落同时发生的信道干扰具有较强的抑制能力。所述陪集划分(n,n(n-1),n-1)置换群码的构造方法是指码长n为素数时,针对最小距离为n-1码集合尺寸为n(n-1)的置换码家族,提出首先用计算n-1个轨道首置换码字、然后用Pn=CnOn={(l1)n-1On}={(rn)n-1On}枚举码集合中其余码字的构造方法。本发明还提供了相应的(n,n(n-1),n-1)置换群码的码集合产生器。本发明所提出的陪集划分(n,n(n-1),n-1)置换群码是一类代数结构码,轨道首阵列中的n-1个码字可以用简单的加法器和(modn)计算器来取代正整数的乘法运算;用良好定义的循环移位复合操作函数来取代循环子群对轨道首置换的合成运算,采用循环移位寄存器组来实现循环群对置换的操作。
Description
技术领域
本发明属于通信传输中的信道编码技术领域,更具体地,涉及陪集划分(n,n(n-1),n-1)置换群码的构造方法及其码集合产生器。
背景技术
在电力线信道上存在多径衰落、窄带永久噪声、宽带脉冲噪声和有色背景噪声等多种干扰并存或同时出现的情况,像这样多种干扰同时发生的情况很少在无线和有线信道上出现,由此可以推知如果将现有无线和有线通信的成熟技术直接搬移到电力线载波通信信道上,信息传输的可靠性很难得到保证。从这个角度讲,有必要对电力线载波通信中多种形式、多频率干扰问题提出可靠性要求更高的纠错码解决方案。除了电力线载波信道外,其它存在多种形式和多种频率干扰同时发生的无线和有线信道,也需要使用更高可靠性的纠错码方案。
2000年Vinck将置换码引入到电力线载波通信中,发表“‘Codedmodulationforpowerlinecommunications’,AEUint.J.Electron.Commun.,vol.54,no.1,pp:45-49,2000”一文,提出将M维FSK调制与置换码相结合的电力线载波编码调制解决方案。该方案在发射机端,利用置换码的非线性冗余同时引入了时间分集和频率分集,增强了抵抗多频率和衰落干扰的能力;在接收机端,可以采用常包络解调算法对接收信号进行检测,自然形成简单的非相干解调方案。特别值得关注的是Vinck分析了一组码长为4的置换码,得出特殊结构的置换码具有纠错能力d-1而不是的结论。然而,Vinck并没有给出有效的置换码构造方法,目前关于纠错能力为d-1的置换码并没有得到实际应用,其发展缓慢的关键原因是置换码的代数结构设计方法较少,特别是硬件可执行方案还没有得到有效解决。
发明内容
本发明提出一种陪集划分(n,n(n-1),n-1)置换群码的构造方法及其码集合产生器,具体为一种码长n、最小距离n-1、码字数量n(n-1)、纠错能力d-1=n-2的置换码代数结构设计方法和码字枚举器。针对电力线载波通信中的多径衰落、窄带永久噪声、宽带脉冲噪声和有色背景噪声等多种干扰并存或同时出现的情况,本发明提供一种有效抵抗这些组合干扰的高可靠性的纠错码设计方案。此外,针对无线通信中的多频率干扰,以及人为恶意频率干扰,本发明所提出的置换群码也具有较强的抑制能力。总之,在数据传输率要求不高但各种混合频率干扰和深度衰落同时存在的运行环境中,本发明所提出的陪集划分(n,n(n-1),n-1)置换群码对所传输的信号均具有保护能力。
为了实现上述目的,按照本发明的一个方面,提供了一种陪集划分(n,n(n-1),n-1)置换群码的构造方法,码长为n最小距离为n-1码集合尺寸为n(n-1)的置换群码的结构为 所述码集合Pn=CnOn是以循环置换子群Cn和不相同的另一个子群On互为陪集;所述码集合Pn={{Cno1},{Cno2},...,{Cnon-1}}是置换子群Cn将Pn划分成n-1个陪集,每一个陪集{Cnoα}形成一个置换oα的轨道或循环拉丁方(C-LS);所述码集合 是每一个置换码字pβα由子群Cn中的置换cβ与子群On中的置换oα的合成运算产生,α=1,2,...n-1和β=1,2,...n。
按照本发明的另一方面,还提供了一种陪集划分(n,n(n-1),n-1)置换群码的码集合产生器,包括轨道首阵列产生器、ROM存储器和双向循环移位寄存器组,其中:
所述轨道首阵列产生器用于执行计算,产生n-1个轨道首置换;
所述ROM存储器存储轨道首阵列产生器的输出结果和双向循环移位寄存器组的输出结果;
所述双向循环移位寄存器组执行(l1)n-1或者(rn)n-1对一个置换的操作,实现每个轨道首置换oα的轨道{(l1)n-1oα}或者{(rn)n-1oα}的计算和码集合{(l1)n-1On}或者{(rn)n-1On}的计算,α=1,2,...,n-1。
有益效果:本发明所提出的陪集划分(n,n(n-1),n-1)置换群码是一类代数结构码,码集合中的轨道首置换码字可以用简单的加法运算和(modn)运算完成,不需要进行复杂的合成运算,整个码集合可以用循环移位寄存器硬件实现;作为多进制纠错码类,其纠错能力为d-1是传统多进制纠错码类纠错能力的两倍;当与MFSK调制技术结合时,接收机端能够采用简单的非相干常包络解调技术进行解调;对在混合多频率噪声和深度衰落同时存在的干扰信道上,信号传输的可靠性能够得到保证。
附图说明
图1为本发明中(n,n(n-1),n-1)置换群码发生器电路总体框图;
图2为本发明中轨道首阵列产生电路示意图;
图3为本发明中ROM存储器示意图;
图4为本发明中n进制双向循环移位寄存器组示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
基本原理
这一部分描述本发明所涉及的陪集划分(n,n(n-1),n-1)置换群码的基本原理。
编码的符号可在两个有限域中取值,即设是包含0元素的n阶有限域,设是不包含0元素的n阶有限正整数域,也是一个阶为n的循环群。定义在或上的n个元素的所有n!个置换所形成的集合称为对称群,用Sn={π1,...,πk,...,πn!}表示,其中每个元素可用一个置换πk=[a1...ai...an]来表示,每个置换的元素为或每个置换的度(维数)为|πk|=n,对称群的势(阶)为|Sn|=n!。设π0=e=[a1a2...an]=[01...n-1]或π0=e=[a1a2...an]=[12...n]表示对称群Sn的单位元。[a1a2...an]表示Sn中的置换,(a1a2...an)表示置换算子。
如果群HìSn是由单一元素产生,即存在元素x∈H以至于在合成运算下有那么H是一个循环置换群,表示成H=〈x〉,并且称H是由x产生的,或者x是H的生成子。
假设γ=〈γ2〉是由n个置换算子构成的循环置换群,其生成子γ2=(a2a3...ana1),它的势是|γ|=n。如果使算子集合γ=〈γ2〉作用于一个置换π=[a1...ai...an],得到{γπ}={{γ2,γ3,...,γn,γ1}[a1...ai...an]}={〈γ2〉π}={{γ2,γ2 2,...,γ2 n-1,γ2 n}[a1...ai...an]},那么称{γπ}是在循环群γ作用下包含置换π的一个轨道,并且这个轨道所包含的元素的数量是|{γπ}|=n。
下面的三个定理或引理未加证明地提供了陪集划分(n,n(n-1),n-1)置换群码的基本结构。
引理1[循环群Cn的结构]:设Cn={γπ}={〈γ2〉[a1a2...an]},规定γ={γ1,γ2,...,γn}的每一个下标值与Cn中每一个置换的第一个元素的下标值保持一致,即c1=γ1π=c2 n=γ2 nπ=(a2a3...ana1)n[a1a2...an]=[a1a2...an],c2=γ2π=[a2a3...ana1],c3=γ3π=c2 2=γ2 2π=(a2a3...ana1)2[a1a2...an]=[a3a4...ana1a2],…,cn=γnπ=c2 n-1=γ2 n-1π=(a2a3...ana1)n-1[a1a2...an]=[ana1a2...an-1],那么Cn={c1,c2,...,cn}=〈c2〉={〈γ2〉π}是Sn的子群,也是一个循环置换群,它的最小距离是它的势是|Cn|=n。
定理2[On的结构]:设On是(n-1)×n的置换阵列或是n-1个置换构成的集合,构造其中o1=[12...n]是单位置换,α=1,2,...,n-1是置换阵列On的行号,也是集合On所包含的置换数量的索引。当且仅当1)n是素数;2)对所有的α=1,2,...,n-1,有(α·n)(modn)=n;那么集合On是Sn的子群,阵列On的第n列全为n,并且On的最小距离是它的势是|On|=n-1。
定理3[由Cn和On构造置换群码Pn]:对任意素数n,设Pn={p11,...,pβα,...,pn(n-1)}是Sn的非平凡子群。用Cn和On的合成来构造Pn,即有 其中cβοoα表示置换cβ和置换oα的合成运算。如果Cn∩On=e=[12...n],那么Pn是以Cn和On互为陪集的置换群码,Pn的最小汉明距离是它的势是|Pn|=n(n-1)。
例1:设n=5,根据引理1得到下列C5,
根据定理2得到下列O5的置换阵列形式
那么O5的集合形式为
设c1=o1=e=[12345],根据定理3得到下列P5,
例1说明P5是码长为5,最小距离为4,码字个数为20,纠错能力为3的置换群码。从P5中可以看出,P5由4个轨道{C5o1},{C5o2},{C5o3},{C5o4}构成。
技术方案
技术方案分为两部分。第一部分是基于陪集划分(n,n(n-1),n-1)置换群码的构造方法;第二部分是(n,n(n-1),n-1)置换群码的码集合产生器的结构设计。
第一部分:陪集划分(n,n(n-1),n-1)置换群码的构造方法
根据引理1、定理2和3,陪集划分(n,n(n-1),n-1)置换群码的构造方法是:码集合中的所有码字由 计算,其中Pn是对称群Sn的非平凡子群,尺寸是|Pn|=n(n-1),最小距离是Cn是Pn的子群,也是一个循环群Cn={c1,...,cβ,...,cn}=〈c2〉,尺寸是|Cn|=n,最小距离是β=1,2,...,n;On={o1,...,oα,...,on-1}是Pn的与Cn不相同的另一个子群,也称为(n,n(n-1),n-1)置换群码的轨道首阵列,尺寸是|On|=n-1,最小距离是α=1,2,...,n-1,并且Cn和On的交集Cn∩On=e为单位置换。在码集合Pn中,Cn将Pn划分成n-1个陪集Pn={Cno1,Cno2,...,Cnon-1},每一个陪集{Cnoα}形成一个置换oα的轨道,也称为循环拉丁方(C-LS)。
置换码集合中每一个码字由pβα=cβοoα计算,它是两个置换cβ和oα的合成运算,不利于硬件实现,因此需要构造电路可执行的置换操作函数。由于Cn是循环阵列,可以设想用对置换的循环移位来取代Cn的作用,从而将置换的合成运算等效地转换成循环移位操作,并能够由基本单元电路循环移位寄存器来执行,为此,首先定义下列操作函数和复合操作函数。
构造操作函数:设T表示所有作用于置换的操作函数的集合。构造一个右移操作函数集Tright={r2,r3,...,rn-1,rn}ìT,其任意元素ri∈Tright是一个函数ri:Sn→Sn,并由riπ=ri[a1...ai...an]=[aia1...ai-1ai+1...an]∈Sn来定义,称ri∈Tright是一个置换的部分循环右移操作函数;当i=n时,有rnπ=rn[a1a2...an]=[ana1a2...an-1]∈Sn,称rn是一个置换的循环右移操作函数。类似地,构造一个左移操作函数集Tleft={l1,l2,...,ln-1}ìT,其任意元素lj∈Tleft是一个函数lj:Sn→Sn,并由ljπ=lj[a1...aj...an]=[a1...aj-1aj+1...anaj]∈Sn来定义,称lj∈Tleft是一个置换的部分循环左移操作函数;当j=1时,有l1π=l1[a1a2...an]=[a2a3...an-1ana1]∈Sn,称l1是一个置换的循环左移操作函数。
构造循环移位的复合操作函数:根据一定的排序规则,将Tleft或者Tright集合中部分或全部操作函数排列成串或者排列成不同函数幂的连乘,那么这些操作函数串或操作函数幂的积将形成复合操作函数,表示成fCF(u,Λ),其中u表示合成函数fCF(u,Λ)中所包含的操作函数的数量,Λ表示操作函数的排序规则。设操作函数的排序规则Λ是:某一个函数被重复使用λ-1次,当λ=n时,构造循环左移复合操作函数构造循环右移复合操作函数如果使这两类复合操作函数分别作用一个置换π=[a1a2...an],那么分别得到n个置换的两个集合,表示成: 和 集合{(l1)n-1π}和{(rn)n-1π}与集合{Cnπ}一样均是置换π的轨道,即{Cnπ}={(l1)n-1π}={(rn)n-1π},这就是说三种不同的操作所形成的轨道构成等效类,但每个轨道中置换的排序均不同,因此,每个轨道中的C-LS不同。
由此可知,陪集划分(n,n(n-1),n-1)置换群码的码集合Pn={CnOn}中的循环群Cn可以用循环左移复合操作函数(l1)n-1或循环右移复合操作函数(rn)n-1取代,每个轨道{Cnoα}的执行表达式为{Cnoα}={(rn)n-1oα}={(l1)n-1oα},枚举所有码字的表达式为α=1,2,...,n-1,Pn=CnOn={(rn)n-1On}={{(rn)n-1o1},{(rn)n-1o2},...,{(rn)n-1on-1}}={(l1)n- 1On}={{(l1)n-1o1},{(l1)n-1o2},...,{(l1)n-1on-1}}。
下面对定理2提供的轨道首阵列On进行结构特征分析,然后给出On的某些不同的设计方法。
轨道首阵列On的结构特征:一个(n,n(n-1),n-1)置换群码的轨道首阵列具有下列结构特征:其一,它是(n-1)×n的阵列,每一行都是Sn上的一个置换,并存在唯一的一列包含相同的元素ak=k,其中或者其二,如果把相同元素的那一列去掉,余下的行和列构成一个尺寸(n-1)×(n-1)的拉丁方;其三,轨道首阵列On的每一行有n个不相同的相邻数对(aμ,an),包括循环相邻数对,而轨道首阵列On本身包含n(n-1)个不相同的相邻(或循环相邻)数对,其中或者并且aμ≠an,μ≠v。一般而言,当n个正整数构成数对(aμ,av)时,一共存在n(n-1)个不同数对,这成为轨道首阵列包含n(n-1)个不相同的相邻数对的充分条件。
轨道首阵列On的设计方法:满足上述三个结构特征的轨道首阵列可用显性表达式计算,如定理2,其硬件可执行的设计方案有两个。方案1,置换中包含0元素。设表示阵列On1中第α1行第β1列的一个元素,其中α1=0,1,...,n-2表示阵列On1的行索引,β1=0,1,...,n-1表示阵列On1的列索引,k1=0,1,...,n-1表示On1中第k1列具有相同的元素。当n是素数时,如果计算出是n的倍数xn时,则规定对其取模n,结果为0,即这里x是任意整数,轨道首阵列On1中每一个置换的每一个元素计算如下
方案2,置换中不包含0元素。设表示阵列On2中第α2行第β2列的一个元素,其中α2=1,2,...,n-1表示阵列On的行索引,β2=1,2,...,n表示阵列On2的列索引,k2=1,2,...,n表示On2中第k2列具有相同的元素。当n是素数时,如果计算出是n的倍数xn,则规定对其取模n,结果为n,即 这里x是任意整数,轨道首阵列On2中每一个置换的每一个元素计算如下
当k2=n时,方案2的表达式(iii)和(iv)可简化为
aα,b(n)=[α·β](modn)当α=1,2,...,n-1和β=1,2,...,n时(v)
表达式(vi)与定理2的On计算相同。
例2:设n=5,根据On的设计方案1,如果那么c0=o0=e=[01234],这时每个置换的每个元素由(i)计算,对不同的k1=0,1,2,3,4,由(ii)的On1(k1)分别计算出下列不同的轨道首阵列
如果用循环左移复合操作函数(l1)4或者循环右移复合操作函数(r5)4分别作用于On1(k1)(k1=0,1,2,3,4)的5个轨道首阵列,所得10个置换码集合均等效。
再设n=5,再根据On的设计方案2和简化方案,如果那么c1=o1=e=[12345],这时每个置换的每个元素由(iii)(modn)计算或由(v)aα,β(n)=[α·β](modn)计算,对不同的k2=1,2,3,4,5和简化方案,由(iv)的On2(k2)和(vi)的On分别计算出下列不同的轨道首阵列
如果用循环左移复合操作函数(l1)4或者循环右移复合操作函数(r5)4分别作用于On2(k2)(k2=1,2,3,4,5)的5个轨道首阵列和简化轨道首阵列O5,所得到的12个置换码集合均等效于由合成运算所得到的基于陪集划分的置换群码,即对k=1,2,3,4,5,有
第二部分陪集划分(n,n(n-1),n-1)置换群码的码集合产生器结构设计
陪集划分(n,n(n-1),n-1)置换群码的码集合产生器的结构分为4个部分:包括码集合产生器体系结构、轨道首阵列产生器、ROM存储器和双向循环移位寄存器组。
置换的二进制表示:如果用m位二进制来表示n长置换的每一个元素,那么n长的置换可以用m×n的二进制阵列来描述,m与n满足2m-1+1≤n≤2m。
码集合产生器体系结构:由轨道首阵列产生器、ROM存储器和双向循环移位寄存器组三个部分组成,如图1所示。轨道首阵列产生器的原理电路是以表达式(i)-(vi)为依据,构造生成轨道首阵列的原理电路,具体工作过程是执行表达式(vi)的计算产生包含n-1个置换的轨道首阵列On={o1,o2,...,on-1}。ROM存储器的作用是首先存储轨道首阵列产生器的输出结果On={o1,o2,...,on-1},然后存储双向循环移位寄存器组的输出结果Pn={{(l1)n-1o1},{(l1)n-1o2},...,{(l1)n-1on-1}}或者Pn={{(rn)n-1o1},{(rn)n-1o2},...,{(rn)n-1on-1}}。双向循环移位寄存器组的作用是对一个置换执行循环左移复合操作函数(l1)n-1或者循环右移复合操作函数(rn)n-1的操作,具体是对轨道首置换oα进行n-1次循环左移或者n-1次循环右移操作,实现每个轨道首置换oα的轨道{(l1)n-1oα}或者{(rn)n-1oα},α=1,2,...,n-1;由于每个轨道{(l1)n-1oα}或者{(rn)n-1oα}包含n个置换,如果对每个轨道的生成过程重复n-1次,则形成陪集划分(n,n(n-1),n-1)置换群码的码集合,具体计算表达式为Pn=CnOn={(l1)n-1On}={{(l1)n-1o1},{(l1)n-1o2},...,{(l1)n-1on-1}}或者Pn=CnOn={(rn)n- 1On}={{(rn)n-1o1},{(rn)n-1o2},...,{(rn)n-1on-1}}。
轨道首阵列产生器:见附图2。在对电路结构进行优化的情况下,结构参数设计如下:n为任意素数,为了避免衰落干扰使幅值衰减到0与码字中码元为0的情况发生冲突,取保证每个置换码字中不出现0元。为了便于码元跟踪,取k2=n表示轨道首阵列的最后一列是相同列,其值为n,这样可以使表达式(i)和(iii)最大程度的简化为表达式(v):aα,β(n)=[α·β](modn),使轨道首阵列On的计算简化为其中α=1,2,...,n-1表示轨道首阵列包含n-1个置换,β=1,2,...,n表示每个置换包含n个元素。
轨道首阵列产生器的功能是当初始置换是o1=e=[12...n]时,执行n-1个轨道首置换 的计算,产生n-1个轨道首置换,每产生一个置换,就通过总线传给ROM存储器。
轨道首阵列产生器由五部分构成:n个并行运行输入缓存器(10)、n个并行运行正整数加法器(11)、n个并行运行modn计算器(12)、n个并行运行输出缓存器(13)、n输入单输出开关(14)和使能信号产生器(15)。各部分的工作原理描述如下:
n个并行运行输入缓存器(10)由n个m位的寄存器构成,每个寄存器以m位二进制存储n个输入数据中的一个,每一个缓存器有m根并行的数据线输入和输出。输入初始置换o1=e=[12...n]到n个并行运行输入缓存器(10)中,轨道首阵列产生器开始工作。
n个并行运行正整数加法器(11)用于将中的乘法运算{o1,2o1,...,(n-1)o1}转换成对初始置换o1=[12...n]中每个元素的累加运算,主要完成计算;初始单位置换不需要累加,直接传输到输出缓存器,因此,需要做n-2次累加,才能完成集合的运算;n个并行运行正整数加法器(11)的每一个加法器由m'个二进制全加器和m'位B寄存器构成,其中m根数据线并行输入,m'根数据线并行输出;每个二进制全加器的一个输入端接收输入缓存器的数据,另一个输入端与B寄存器的输出端相连,二进制全加器的输出端与B寄存器的输入端相连;n个并行运行正整数加法器(11)的工作原理是:在使能信号E=1时,每个加法器将上一次的求和结果,即B寄存器中的内容与n个并行运行输入缓存器(10)的输入结果相加一次,将求和结果保存在B寄存器中,并将B寄存器中的内容输出给n个并行运行modn计算器(12);当使能信号E=0时,加法器不工作。
n个并行运行modn计算器(12)用于完成计算,具体是对n个并行运行正整数加法器(11)中B寄存器传来的数据进行modn计算;每一个modn计算器由一个两输入端单输出端通用modn计算器、m位C寄存器和m位D寄存器构成,m'根数据线并行输入,m根数据线并行输出;通用modn计算器的一个输入端有m'位并行输入数据线连接B寄存器的输出端,另一个输入端有m位并行输入数据线连接C寄存器的输出端,其一个输出端有m位并行输出数据线;C寄存器存储不变数据n,D寄存器用于存储通用modn计算器的输出结果;如果D寄存器的数据|x|不为0,则输出D寄存器的数据,如果D寄存器数据|x|为0,则输出C寄存器的数据。
n个并行运行输出缓存器(13)与n个并行运行输入缓存器(10)的结构相同,即由n个m位的寄存器构成,其作用是存储当前生成的轨道首置换;当n个并行运行输出缓存器(13)的第n-1个缓存器的当前数据准备好时,向n输入单输出开关(14)的第一个开关发送信号,使其闭合。
n输入单输出开关(14)用于将n个并行运行输出缓存器(13)的n个数据的每一个串行输出到总线上,从1到n每接通一个开关,相当于每一个输出缓存器的m根数据线与m根并行总线接通;当n个并行运行输出缓存器(13)的第n-1个缓存器准备好当前数据时,向n输入单输出开关(14)第一个开关,发出闭合开关的信号;当第n个开关闭合,将最后一位数据通过总线传输到ROM中时,输出一个高电平信号至使能信号产生器(15)的输入端。
使能信号产生器(15)为n个并行运行正整数加法器(11)提供使能信号,它由二进制加1计数器和单稳态触发器构成,一根输入信号线,一根输出信号线,常态输出低电平;使能信号产生器的输入端与n输入单输出开关(14)的第n个开关的输出控制信号线相连,输出端与n个并行运行正整数加法器(11)的使能端E相连;使能信号产生器(15)的工作原理是:当n输入单输出开关(14)的第n个开关闭合时,使能信号产生器(15)工作,二进制加1计数器做一次加1操作,并使单稳态触发器产生持续时间为1个cp的高电平脉冲,输出到n个并行运行正整数加法器(11)的使能端,使E=1;当n输入单输出开关(14)的第n个开关断开时,使能信号产生器(15)不工作,并保持E=0不变。二进制加1计数器加n-1次时,使能信号产生器(15)输出低电平。
ROM存储器:见附图3。ROM存储器(16)可以是可编程存储器PROM,可擦除可编程存储器EPROM、电可擦除可编程存储器E2PROM或闪存(flashmemory)。ROM存储器(16)的存储结构是:一个置换的每一个元素用m位二进制表示,如一个置换的第一个元素用m位二进制b1,1,b2,1,...,bm-1,1,bm,1表示,最后一个元素用m位二进制b1,n,b2,n,...,bm-1,n,bm,n表示,其中bi,j(i=0,1,...,m-1,j=0,1,...,n-1)是取值0或1的二进制数值。每个置换的一个元素的m位二进制占用m个存储单元,定义为存储器的一个元素存储字;一个置换占用n个元素存储字,n-1个轨道首置换占用n(n-1)个元素存储字,n(n-1)个置换码字占用n2(n-1)个元素存储字。ROM存储器(16)有m位并行数据输入端和m位并行数据输出端。ROM存储器(16)的具体工作过程为:当Wr=1时,一个元素存储字的m位数据并行输入;当Rd=1时,一个元素存储字的m位数据并行输出。当Wr=0和Rd=0时,ROM存储器(16)不工作。
双向循环移位寄存器组:见附图4。双向循环移位寄存器组(17)用于实现循环左移复合操作函数(l1)n-1或循环右移复合操作函数(rn)n-1对一个置换的操作,执行轨道{(l1)n- 1oα}与{(rn)n-1oα}的生成计算实现,以及码集合{(l1)n-1On}与{(rn)n-1On}的生成计算。其存储结构为:n维置换矢量的每一个元素可以用m维的二进制序列来表示,每一个n维置换矢量映射成m×n维的二进制数阵列,对应m×n个触发器构成m行n列的触发器阵列,m行的每一行由n个触发器形成既能循环左移又能循环右移的寄存器,即n个触发器构成双向循环移位寄存器,共需要m个这样的双向循环移位寄存器构成m个双向循环移位寄存器组,其中第一个循环移位寄存器存储n位二进制数b1,1,b1,2,...,b1,n-1,b1,n,第m个循环移位寄存器存储n位二进制数bm,1,bm,2,...,bm,n-1,bm,n(注意该阵列是m×n,ROM存储器(16)的阵列是n×m)。在循环左移回路中串接m个并行开关(18),开关闭合,则执行m个数据并行的循环左移操作,开关断开,则执行m个数据并行的左移输入和左移输出操作。设置两个控制信号输入端REG-in和REG-out,可以组合四种控制信号00,01,10,11,分别对应双向循环移位寄存器组的四种工作状态:左移输入,左移输出,循环左移和循环右移。双向循环移位寄存器组(17)的工作过程描述如下:
过程a——执行一个置换的输入。当REG-in=0、REG-out=0和Rd=1时,循环左移回路的m个并行开关(18)断开,将ROM存储器(16)中的第一个轨道首置换转移到双向循环移位寄存器组(17)中,此期间循环移位寄存器组执行m位并行n位串行左移输入操作;
过程b——用循环左移产生一个新置换。当REG-in=0和REG-out=1时,循环左移回路的m个并行开关(18)闭合,双向循环移位寄存器组(17)执行m位并行n位串行循环左移操作,产生一个新的置换;
过程c——执行一个置换的输出。当REG-in=1、REG-out=0和Wr=1,循环左移回路的m个并行开关(18)闭合,双向循环移位寄存器组(17)完成两个操作:通过m位并行n位串行左移输出操作,将过程b所产生的当前置换转移到ROM存储器(16)中,同时完成当前置换的m位并行n位串行循环左移操作,使过程b所产生的置换得以保留;
过程d——产生一个{(l1)n-1oα}轨道。由过程b和过程c组合而成,在此期间循环左移回路的m个并行开关(18)闭合,这两个过程轮流工作:即在1个cp时钟脉冲期间,REG-in=0和REG-out=1,双向循环移位寄存器组(17)执行一次m位并行n位串行循环左移操作,得到一个新置换;在接着的n个cp时钟脉冲期间,REG-in=1、REG-out=0和Wr=1,双向循环移位寄存器组(17)同时执行对当前置换的m位并行n位串行左移输出操作和m位并行n位串行循环左移操作,保存当前置换,并将其转移到ROM存储器(16)中。过程d相当于对一个轨道首置换oα完成(l1)n-1操作,产生一个完整的{(l1)n-1oα}轨道,并将由轨道{(l1)n-1oα}所产生的n-1个置换保存到ROM存储器(16)中。
过程e——产生码集合{(l1)n-1On}。由过程a和过程d组合而成,对过程e执行n-1次重复操作,完成一个陪集划分(n,n(n-1),n-1)置换群码的码集合{(l1)n-1On}的产生过程。
过程b’——用循环右移产生一个新置换。将过程b修改为过程b’:当REG-in=1和REG-out=1时,循环左移回路的m个并行开关断开,双向循环移位寄存器组(17)执行m位并行n位串行循环右移操作,产生一个新的置换。
过程d’:产生一个{(rn)n-1oα}轨道。由过程b’和过程c组合而成,等效于完成置换oα的轨道{(rn)n-1oα}的生成,并在ROM存储器(16)中存储{(rn)n-1oα}。
过程e’:产生码集合{(rn)n-1On}。由过程a和过程d’组合而成,对过程e’执行n-1次重复操作,完成一个陪集划分(n,n(n-1),n-1)置换群码的码集合{(rn)n-1On}的产生过程。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种陪集划分(n,n(n-1),n-1)置换群码的构造方法,其特征在于:码长为n最小距离为n-1码集合尺寸为n(n-1)的置换群码的结构为 所述码集合Pn=CnOn是以循环置换子群Cn和不相同的另一个子群On互为陪集;所述码集合Pn={{Cno1},{Cno2},...,{Cnon-1}}是置换子群Cn将Pn划分成n-1个陪集,每一个陪集{Cnoα}形成一个置换oα的轨道或循环拉丁方(C-LS);所述码集合 是每一个置换码字pβα由子群Cn中的置换cβ与子群On中的置换oα的合成运算产生,α=1,2,...n-1和β=1,2,...n。
2.根据权利要求1所述陪集划分(n,n(n-1),n-1)置换群码的构造方法,其特征在于,用循环左移复合操作函数(l1)n-1或循环右移复合操作函数(rn)n-1取代Cn,将两个置换子群Cn和On的合成运算转换为硬件可执行的循环移位操作;所述用(l1)n-1或(rn)n-1取代Cn的操作,具体为:置换群中的每个轨道{Cnoα}用其等效表达式{Cnoα}={(rn)n-1oα}={(l1)n-1oα}来执行,α=1,2,...n-1;所述码集合Pn=CnOn用其等效表达式Pn=CnOn={(rn)n-1On}={{(rn)n- 1o1},{(rn)n-1o2},...,{(rn)n-1on-1}}或Pn=CnOn={(l1)n-1On}={{(l1)n-1o1},{(l1)n- 1o2},...,{(l1)n-1on-1}}来执行。
3.根据权利要求1所述的陪集划分(n,n(n-1),n-1)置换群码的构造方法,其特征在于,所述置换子群On等效为轨道首阵列,其构造方法具体为:
如果置换中包含0元素,则设表示阵列On1中第α1行第β1列的一个元素,其中α1=0,1,...,n-2表示阵列On1的行索引,β1=0,1,...,n-1表示阵列On1的列索引,k1=0,1,...,n-1表示On1中第k1列是与k1相同的元素;当n是素数时,规定x是任意整数;轨道首阵列On1中每一个置换的每一个元素的计算表达式为轨道首阵列的n-1个置换的计算表达式为 其中k1=0,1,...,n-1;或者,
如果置换中不包含0元素:设表示阵列On2中第α2行第β2列的一个元素,其中α2=1,2,...,n-1表示阵列On2的行索引,β2=1,2,...,n表示阵列On2的列索引,k2=1,2,...,n表示On2中第k2列是与k2相同的元素;当n是素数时,规定x是任意整数;轨道首阵列On2中每一个置换的每一个元素的计算表达式为轨道首阵列的n-1个置换的计算表达式为 其中k2=1,2,...,n;设k2=n和所述轨道首阵列On2中每一个置换的每一个元素的计算表达式简化为aα,β(n)=[α·β](modn),轨道首阵列On2的n-1个置换的计算表达式简化为其中o1=e=[a1a2...an]=[12...n],α=1,2,...n-1和β=1,2,...n。
4.一种陪集划分(n,n(n-1),n-1)置换群码的码集合产生器,其特征在于,包括轨道首阵列产生器、ROM存储器和双向循环移位寄存器组,其中:
所述轨道首阵列产生器用于执行计算,产生n-1个轨道首置换;
所述ROM存储器存储轨道首阵列产生器的输出结果和双向循环移位寄存器组的输出结果;
所述双向循环移位寄存器组执行(l1)n-1或者(rn)n-1对一个置换的操作,实现每个轨道首置换oα的轨道{(l1)n-1oα}或者{(rn)n-1oα}的计算和码集合{(l1)n-1On}或者{(rn)n-1On}的计算,α=1,2,...,n-1。
5.根据权利要求4所述陪集划分(n,n(n-1),n-1)置换群码的码集合产生器,其特征在于:所述轨道首阵列产生器用于在输入初始置换是单位置换o1=e=[12...n]的条件下,执行n-1个轨道首置换 的计算,并将n-1个轨道首置换存入ROM存储器中;所述轨道首阵列产生器包括n个并行运行输入缓存器、n个并行运行正整数加法器、n个并行运行modn计算器、n个并行运行输出缓存器、n输入单输出开关和使能信号产生器,其中:
所述n个并行运行输入缓存器由n个m位二进制的寄存器构成,每一个寄存器的输入端和输出端连接m根并行数据线,m满足2m-1+1≤n≤2m;
所述n个并行运行正整数加法器执行运算,每一个正整数加法器由m'个二进制全加器和m'位B寄存器构成,m根数据线并行输入,m'根数据线并行输出;所述二进制全加器的一个输入端接收输入缓存器的数据,另一个输入端与B寄存器的输出端相连,二进制全加器的输出端与B寄存器的输入端相连;使能信号E=1时,所述n个并行运行正整数加法器工作,E=0时,其不工作;
所述n个并行运行modn计算器用于完成计算,每个modn计算器由一个两输入端单输出端通用modn计算器、m位C寄存器和m位D寄存器构成,m'根数据线并行输入,m根数据线并行输出;所述通用modn计算器的一个输入端有m'根并行输入数据线与所述n个并行运行正整数加法器中m'位B寄存器的输出端相连,另一个输入端有m根并行输入数据线与m位C寄存器的输出端相连;所述通用modn计算器的输出端有m根并行输出数据线;所述m位C寄存器存储数据n所对应的m位二进制值,并保持不变;所述m位D寄存器存储通用modn计算器的输出值,如果D寄存器的值不为0,则将D寄存器的值作为输出值,否则输出C寄存器的值;
所述n个并行运行输出缓存器由n个m位的寄存器构成,每一个寄存器的输入端和输出端连接m根并行数据线;所述n个并行运行输出缓存器的第n-1个缓存器准备好当前数据时,发出信号使所述n输入单输出开关的第一个开关闭合;
所述n输入单输出开关用于将所述n个并行运行输出缓存器的n个数据的每一个串行输出到总线上,从1到n每接通一个开关,每一个输出缓存器的m根数据线与m根并行总线接通;所述n输入单输出开关的第一个开关闭合的信号来自所述n个并行运行输出缓存器的第n-1个缓存器所发出的控制信号;所述n输入单输出开关的第n个开关闭合时,输出一个高电平信号至使能信号产生器的输入端;
所述使能信号产生器为所述n个并行运行正整数加法器提供使能信号,它由二进制加1计数器和单稳态触发器构成,一根输入信号线,一根输出信号线,常态输出低电平;所述n进制加1计数器的输入端与所述n输入单输出开关的第n个开关的输出信号线相连,当收到输入控制信号时,所述二进制加1计数器做一次加1操作,并使单稳态触发器产生持续时间为1个cp的高电平脉冲,通过一根信号线输出到所述n个并行运行正整数加法器的E信号端;二进制加1计数器加n-1次,所述单稳态触发器不发脉冲信号,所述使能信号产生器输出低电平。
6.根据权利要求4所述陪集划分(n,n(n-1),n-1)置换群码的码集合产生器,其特征在于,所述双向循环移位寄存器组用于轨道{(l1)n-1oα}与{(rn)n-1oα}的实现,以及码集合{(l1)n-1On}与{(rn)n-1On}的实现;所述双向循环移位寄存器组的结构是由m行n列的触发器阵列构成,每一行由n个触发器形成既能循环左移又能循环右移的双向移位寄存器;在循环左移回路的每一个回路中串接一个开关,m个开关并行运行,m个开关闭合,则执行m个数据并行的循环左移操作,m个开关断开,则执行m个数据并行的左移输入和左移输出操作;设置两个控制信号输入端REG-in和REG-out,可以组合四种控制信号00,01,10,11,分别对应双向循环移位寄存器组的四种工作状态:左移输入,左移输出,循环左移和循环右移。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610051144.9A CN105680992B (zh) | 2016-01-26 | 2016-01-26 | 一种通信信道编码方法及置换码集合产生器 |
US15/060,111 US10230397B2 (en) | 2016-01-26 | 2016-03-03 | Construction method for (n,n(n-1),n-1) permutation group code based on coset partition and codebook generator thereof |
US16/263,947 US10763896B2 (en) | 2016-01-26 | 2019-01-31 | Construction method for (n,n(n-1),n-1) permutation group code based on coset partition and codebook generator thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610051144.9A CN105680992B (zh) | 2016-01-26 | 2016-01-26 | 一种通信信道编码方法及置换码集合产生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105680992A true CN105680992A (zh) | 2016-06-15 |
CN105680992B CN105680992B (zh) | 2019-05-03 |
Family
ID=56302623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610051144.9A Active CN105680992B (zh) | 2016-01-26 | 2016-01-26 | 一种通信信道编码方法及置换码集合产生器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10230397B2 (zh) |
CN (1) | CN105680992B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110022187A (zh) * | 2019-03-06 | 2019-07-16 | 华中科技大学 | 通信调制系统中(n,n(n-1),n-1)-PGC代数解码方法及解码器 |
CN110022278A (zh) * | 2019-03-06 | 2019-07-16 | 华中科技大学 | 通信调制系统中(n,n(n-1),n-1)-PGC的编码方法及编码器 |
CN110928725A (zh) * | 2019-12-17 | 2020-03-27 | 西安电子科技大学 | 闪存中基于矩阵表示的多重置换码的构造及译码方法 |
CN111835670A (zh) * | 2020-06-09 | 2020-10-27 | 华中科技大学 | 一种n维幅度相位联合调制方法及调制器 |
US11758407B2 (en) | 2020-06-20 | 2023-09-12 | Huazhong University Of Science And Technology | Construction method of TFDMA random self-organizing ad hoc network |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11569845B2 (en) * | 2017-12-29 | 2023-01-31 | Intel Corporation | Polar encoding and polar decoding systems and methods |
CN115296971B (zh) * | 2022-06-23 | 2024-05-14 | 华中科技大学 | 通信系统中由置换阵列信号星座图构成的超低复杂度接收机 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1461530A (zh) * | 2001-04-19 | 2003-12-10 | 皇家菲利浦电子有限公司 | 对信息字进行编码的方法和装置,对信息字进行译码的方法和装置、存储介质和信号 |
EP1463255A1 (en) * | 2003-03-25 | 2004-09-29 | Sony United Kingdom Limited | Interleaver for mapping symbols on the carriers of an OFDM system |
CN101385245A (zh) * | 2006-02-17 | 2009-03-11 | 法国电信公司 | 数字信号的改良编码/解码,尤其是用置换码进行矢量量化的编码/解码 |
CN104836634A (zh) * | 2015-02-12 | 2015-08-12 | 华中科技大学 | 码长n最小距离n-1的置换码构造方法和码字序列发生器 |
-
2016
- 2016-01-26 CN CN201610051144.9A patent/CN105680992B/zh active Active
- 2016-03-03 US US15/060,111 patent/US10230397B2/en active Active
-
2019
- 2019-01-31 US US16/263,947 patent/US10763896B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1461530A (zh) * | 2001-04-19 | 2003-12-10 | 皇家菲利浦电子有限公司 | 对信息字进行编码的方法和装置,对信息字进行译码的方法和装置、存储介质和信号 |
EP1463255A1 (en) * | 2003-03-25 | 2004-09-29 | Sony United Kingdom Limited | Interleaver for mapping symbols on the carriers of an OFDM system |
CN101385245A (zh) * | 2006-02-17 | 2009-03-11 | 法国电信公司 | 数字信号的改良编码/解码,尤其是用置换码进行矢量量化的编码/解码 |
CN104836634A (zh) * | 2015-02-12 | 2015-08-12 | 华中科技大学 | 码长n最小距离n-1的置换码构造方法和码字序列发生器 |
Non-Patent Citations (1)
Title |
---|
STERGIOS STERGIOU: "Implicit Permutation Enumeration Networks and Binary Decision Diagrams Reordering", 《IEEE》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110022187A (zh) * | 2019-03-06 | 2019-07-16 | 华中科技大学 | 通信调制系统中(n,n(n-1),n-1)-PGC代数解码方法及解码器 |
CN110022278A (zh) * | 2019-03-06 | 2019-07-16 | 华中科技大学 | 通信调制系统中(n,n(n-1),n-1)-PGC的编码方法及编码器 |
CN110928725A (zh) * | 2019-12-17 | 2020-03-27 | 西安电子科技大学 | 闪存中基于矩阵表示的多重置换码的构造及译码方法 |
CN111835670A (zh) * | 2020-06-09 | 2020-10-27 | 华中科技大学 | 一种n维幅度相位联合调制方法及调制器 |
US11758407B2 (en) | 2020-06-20 | 2023-09-12 | Huazhong University Of Science And Technology | Construction method of TFDMA random self-organizing ad hoc network |
Also Published As
Publication number | Publication date |
---|---|
US10230397B2 (en) | 2019-03-12 |
US20190165814A1 (en) | 2019-05-30 |
US20170214414A1 (en) | 2017-07-27 |
US10763896B2 (en) | 2020-09-01 |
CN105680992B (zh) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105680992A (zh) | 陪集划分(n,n(n-1),n-1)置换群码的构造方法及其码集合产生器 | |
CN110226289A (zh) | 使用连续消去列表(scl)解码进行极化码的软输出解码 | |
CN102694625A (zh) | 一种循环冗余校验辅助的极化码译码方法 | |
CN103023618A (zh) | 一种任意码长的极化编码方法 | |
CN102857324B (zh) | 基于查找表的深空通信中ldpc串行编码器和编码方法 | |
CN101867379A (zh) | 一种循环冗余校验辅助的卷积码译码方法 | |
CN101432972A (zh) | 基数-4维特比解码 | |
CN102067640B (zh) | 信道交织方法和信道交织器 | |
CN109981224A (zh) | 一种深空通信信道编译码系统及其方法 | |
CN108494527A (zh) | 一种基于LoRa的数据发送和接收方法 | |
US11374596B2 (en) | Algebraic decoding method and decoder for (n,n(n-1),n-1)-PGC in communication modulation system | |
CN107453807A (zh) | 一种大气光通信信道模型的极化方法、装置及电子设备 | |
CN110176962A (zh) | 基于tcm-概率成形的光信号处理方法及装置 | |
CN110401489A (zh) | 一种光纤信号产生方法、装置及系统 | |
US11038738B2 (en) | Encoding method and encoder for (n,n(n-1),n-1) permutation group code in communication modulation system | |
CN103023603A (zh) | 基于ldpc校验矩阵的比特交织编码调制的实现方法 | |
CN111835670B (zh) | 一种n维幅度相位联合调制方法及调制器 | |
CN104836634B (zh) | 码长n最小距离n‑1的置换码构造方法和码字序列发生器 | |
CN108199804B (zh) | 一种同时具有纠错与加密功能的串口数据发送方法 | |
CN109672524A (zh) | 基于粗粒度可重构架构的sm3算法轮迭代系统及迭代方法 | |
CN109033853A (zh) | 基于卷积码的物理层信息隐藏方法、装置、及终端 | |
CN109525252A (zh) | 基于简化三阶关键集合的极化码串行抵消列表译码方法 | |
Swart et al. | Decoding distance-preserving permutation codes for power-line communications | |
CN105610550A (zh) | 一种用于电力线载波通信的Viterbi译码方法 | |
CN102832951B (zh) | 一种基于概率计算的ldpc译码公式的实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |