CN103023603A - 基于ldpc校验矩阵的比特交织编码调制的实现方法 - Google Patents

基于ldpc校验矩阵的比特交织编码调制的实现方法 Download PDF

Info

Publication number
CN103023603A
CN103023603A CN2011102808724A CN201110280872A CN103023603A CN 103023603 A CN103023603 A CN 103023603A CN 2011102808724 A CN2011102808724 A CN 2011102808724A CN 201110280872 A CN201110280872 A CN 201110280872A CN 103023603 A CN103023603 A CN 103023603A
Authority
CN
China
Prior art keywords
mapping
bit
interleaver
sub
implementation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102808724A
Other languages
English (en)
Other versions
CN103023603B (zh
Inventor
聂远飞
胡刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LAN to electronic technology (Chengdu) Co., Ltd.
Original Assignee
Montage Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Montage Technology Shanghai Co Ltd filed Critical Montage Technology Shanghai Co Ltd
Priority to CN201110280872.4A priority Critical patent/CN103023603B/zh
Priority to US13/482,507 priority patent/US20130073920A1/en
Publication of CN103023603A publication Critical patent/CN103023603A/zh
Application granted granted Critical
Publication of CN103023603B publication Critical patent/CN103023603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明提供一种基于LDPC校验矩阵的比特交织编码调制BICM的实现方法,包括:构建或基于已有的具有分块校验矩阵的LDPC码,所述分块校验矩阵划分为一个或多个子矩阵,其大小为B*B;构建BICM结构;在所述BICM结构下,长度为的第
Figure DEST_PATH_IMAGE003
个比特序列
Figure 996437DEST_PATH_IMAGE004
映射得到映射符号
Figure 813083DEST_PATH_IMAGE005
,映射符号
Figure 550095DEST_PATH_IMAGE005
的集合大小为2m;映射符号子集
Figure 886530DEST_PATH_IMAGE006
的所有映射符号
Figure 316374DEST_PATH_IMAGE005
的映射比特对应到m个校验子矩阵,特别地,相同位置处的映射比特对应于同一个校验子矩阵,所述校验子矩阵的数量为m。如此,使得在后续接收机在并行软解调中易于读取映射符号对应的比特外信息块,便于实现译码反馈,充分发挥联合接收性能。

Description

基于LDPC校验矩阵的比特交织编码调制的实现方法
技术领域
本发明涉及一种比特交织编码技术,特别涉及一种基于LDPC校验矩阵的比特交织编码调制的实现方法。
背景技术
信号在信道的传输中,传输介质和其他信号源会对信号引入一系列的影响,比如衰落、畸变、干扰和噪音等,从而导致接收端产生误码。特别地,在卫星通信、深空通信及各种无线通信系统中,上述影响会更甚。为了提高通信系统的抗干扰能力,信道编码是必不可少的。通过信道编码、交织等环节,对数码流进行相应的处理,可极大地减少误码率。
在目前所有的信道编码中,LDPC码(Low-Density Parity-Check Codes,低密度奇偶校验码)是最接近Shannon香农信道容量限的码,LDPC码的性能在中长码时比Turbo码还好。
LDPC码的译码采用是基于置信传播(Belief Propagation,BP)的迭代译码算法,不仅具有很好的译码性能,而且具有线性的译码复杂度(译码复杂度较低),更为重要的是,能够并行译码(可以极大地提高译码速度)及译码错误可检测等特点,成为目前信道编码理论的研究热点。
图1为现有技术中利用LDPC码进行编码的框图。如图1所示,信源产生的信息比特首先进行块编码(也称分层编码)得到编码序列,所述编码序列再经过基于代码校验矩阵的交织器进行交织处理后映射到星座,再输入至调制器进行调制,将调制后的信号发送出去。
块机构(也称分层结构)的LDPC校验矩阵可以如下描述:
H = H 00 L H 0 q M O M H p 0 L H pq
这里,第i行j列的子矩阵记作Hij,大小为B×B,它要么为零矩阵,要么为单位阵、由单位矩阵通过移位得到的矩阵或是这些基本矩阵叠加得到的矩阵。
具有这种结构的LDPC码在译码中易于并行实现,目前已有的标准都属于这类。对该子矩阵,记所有非零元素对应的比特子集为Ω(i,j)。
针对已有的研究的或采用的比特交织LDPC编码的结构,接收机通常采用软解调和软译码分开处理的方式。如果采用迭代译码反馈,其实现的示意图如图2所示,显示了在现有比特交织编码调制系统(BICM)中比特、映射符号和校验子矩阵的关系。
如图2所示,长度为m的比特序列[bitps(i,0),Λ,bitps(i,m-1)]按一定的映射方式得到映射符号s(i),映射符号的集合大小为2m,通常采用的映射方法为格雷映射,对得到的映射符号还可以通过旋转或扩频等方式来增强传输性能。接收机如果采用迭代译码反馈,那么映射符号子集Sr=[s(0),Λs(i),Λs(B-1)]中所有元素的第一个映射比特可以对应到校验子矩阵Hij。这意味着并行译码中,一旦Hij参与的并行译码结束,它所得到的比特外信息可以参与到软解调中。然而,解调中更新这些比特信息还需要其它比特的外信息。再请参阅图2,映射符号子集中所有元素对应的最后一个映射比特对应着不同校验子矩阵(例如:bitps(0,m-1)对应着校验子矩阵Hlk,bitps(B-1,m-1)则对应着校验子矩阵Htf),这样如果实现该映射符号子集Sr=[s(0),Λs(i),Λs(B-1)]的迭代译码反馈下软解调,需要搜集的比特外信息所对应的校验子矩阵将比m大。进一步地,为了实现并行软解调,需要读取的比特存取块比m大,对应的占用联合迭代解调的时钟数增加,吞吐率下降。再有,这里仅仅考虑了一个映射符号子集,实际使用中,需要所有的符号的更新,这样对应的存取器读写冲突处理和地址控制会非常复杂,以至于几乎难以实现,或者即使实现,也将在性能上有较大的损失。
发明内容
本发明的目的在于提供一种应用于基于LDPC校验矩阵的比特交织编码调制BICM的实现方法,用于解决接收机在软解调和软译码需要读取大量的比特存取块,应的占用联合迭代解调的时钟数增加,吞吐率下降等问题。
本发明提供一种一种基于LDPC校验矩阵的比特交织编码调制BICM的实现方法,所述实现方法包括:提供具有分块校验矩阵的LDPC码,所述分块校验矩阵划分为一个或多个子矩阵Hij,所述子矩阵Hij的大小为C*C;构建BICM结构;在所述BICM结构下,长度为m的第i个比特序列[bitps(i,0),Λ,bitps(i,m-1)]映射得到映射符号s(i),映射符号s(i)的集合大小为2m;映射符号子集Sr=[s(0),Ls(i),Ls(C-1)]的映射比特对应到m个校验子矩阵。
可选地,所述映射符号子集Sr=[s(0),Ls(i),Ls(C-1)]的映射比特对应到m个校验子矩阵包括:所述映射符号子集Sr=[s(0),Ls(i),Ls(C-1)]的所有映射符号s(i)中相同位置处的映射比特对应于同一个校验子矩阵,所述校验子矩阵的数量为m。
可选地,在所述BICM结构下,交织器的映射方式包括:
∏={Iin(i),i=0,L,N-1}→{Iout(i),i=0,L,N-1},
其中,Iin为输入比特的时间索引,Iout为对应的输出比特的时间索引;
所述交织器分解为:
∏=∏0∪∏1∪L∪∏κ
其中,∏i∩∏j=Null,ifi≠j,0≤i,j<κ。
可选地,每一个子交织器的输入对应着一个校验子矩阵,即:
&ForAll; i , &Pi; i : I m ( i ) &RightArrow; I o ( i ) , 0 &le; i < &kappa; ,
Im(i)={Iin(map1(i,j)),j=0,L,C-1},
Io(i)={Iout(map2(i,j)),j=0,L,C-1},
&Exists; l , t , I m ( i ) &SubsetEqual; &Omega; ( l , t ) ;
其中,map1(i,j)表示第i个子交织器的第j个比特对应的输入时间索引,map2(i,j)表示第i个子交织器的第j个比特对应的输出时间索引。
可选地,存在一种对子交织器的划分,划分个数记为L,
F = &cup; 0 &le; k < L &Gamma; k , 0 < L &le; &kappa; , &Gamma; k &SubsetEqual; { 0,1 , &Lambda; , &kappa; - 1 }
if 0≤i,j<L,i≠j,Гi∩Γj=Null,
要求每个划分对应的子交织器输出比特集合可以完全映射到相应的符号上。
可选地,所述子交织器输出对应的映射规则包括:
&ForAll; i , j , k , 0 &le; j , k < m - 1,0 &le; i < N m - 1 , j &NotEqual; k , 0 &le; l , t < &kappa;
if bitps(i,j)∈I0(l),bitps(i,k)∈I0(t)
then,l≠t。
可选地,所述子交织器的映射方式包括分组交织、卷积交织或S交织。
可选地,所述子矩阵Hij的大小为所述校验矩阵的最大子矩阵B*B的大小或为所述最大子矩阵的约数
Figure BDA0000092755230000042
sub为整数,
Figure BDA0000092755230000043
为整数。
可选地,所述比特序列[bitps(i,0),Λ,bitps(i,m-1)]映射得到映射符号s(i)采用的映射方式为格雷映射、多维映射、非格雷映射或更高阶的星座调制。
本发明的基于LDPC校验矩阵的比特交织编码调制BICM的实现方法,长度为m的各个比特序列[bitps(i,0),Λ,bitps(i,m-1)]经映射得到所有映射符号s(i)中相同位置处的映射比特对应于同一个校验子矩阵(即处于同一标号下的校验子矩阵映射到所有映射符号s(i)中某一个标号下的映射比特),如此,使得在后续接收机在并行软解调中易于读取映射符号对应的比特外信息块,便于实现译码反馈,充分发挥联合接收性能。
附图说明
图1为现有技术中利用LDPC码进行编码的框图;
图2显示了在现有比特交织编码调制系统中比特、映射符号和校验子矩阵的关系;
图3为本发明在新的BICM结构下比特,映射符号与校验子矩阵关系的示意图;
图4显示了本发明依赖于LDPC的校验矩阵的比特交织器进行交织和映射的状态图。
具体实施方式
鉴于在现有技术中,由于映射符号子集中的映射符号中的映射比特可能对应于不同的多个校验子矩阵,从而导致在接收机端采用迭代译码反馈进行并行译码时需要读取更多的比特存取块,对应的占用联合迭代解调的时钟数增加,吞吐率下降,增加处理的复杂度,降低译码性能。
因此,本发明的发明人对现有技术进行了改进,使得交织器依赖于构建的LDPC码的校验矩阵,将校验矩阵中处于同一标号下的校验子矩阵映射到所有映射符号s(i)中某一个标号下的映射比特,可以实现并行软解调,如此,使得在后续接收机在并行软解调不必读取更多的比特外信息块,便于实现译码反馈,充分发挥联合接收性能。
以下将通过具体实施例来对本发明所提出的协作频谱感知方法进行详细说明。
请参阅图3,其为本发明在新的BICM结构下比特,映射符号与校验子矩阵关系的示意图。如图3所示,
如图3所示,长度为m的比特序列[bitps(i,0),Λ,bitps(i,m-1)]按一定的映射方式得到映射符号s(i),例如:比特序列[bitps(0,0),bitps(0,1),L,bitps(0,m-1)]映射得到映射符号s(0),比特序列[bitps(i,0),bitps(i,1),L,bitps(i,m-1)]映射得到映射符号s(i),比特序列[bitps(B,0),bitps(B,1),L,bitps(B,m-1)]映射得到映射符号s(B-1),映射符号s(i)的集合大小为2m
特别地,在本发明中,映射符号子集Sr=[s(0),Λs(i),Λs(B-1)]的所有映射符号s(i)中相同位置处的映射比特对应于同一个校验子矩阵,如图3所示,所有映射符号s(i)中第一个映射比特对应于校验子矩阵Hij,……,所有映射符号s(i)中最后一个映射比特对应于校验子矩阵Hlk。这样,在所述BICM结构下,校验子矩阵的数量为m。相应地,对上映射符号子集Sr进行并行软解调仅需要读取m个比特外信息块,降低了处理的复杂度,可以相应提高译码性能。
为了解决所有的接收符号的并行更新,我们需要定义该结构下的交织器规则。
交织器的映射方式为
∏={Iin(i),i=0,L,N-1}→{Iout(i),i=0,L,N-1}
这里Iin为输入比特元素的时间索引,Iout为对应的输出时间索引。
所述交织器分解为:
∏=∏0∪∏1∪L∪∏κ
其中,∏i∩∏j=Null,ifi≠j,0≤i,j<κ。
在这里,要求每个子交织器的输入对应着某一个校验子矩阵,或者说,
&ForAll; i , &Pi; i : I m ( i ) &RightArrow; I o ( i ) , 0 &le; i < &kappa;
Im(i)={Iin(map1(i,j)),j=0,Λ,B-1}
Io(i)={Iout(map2(i,j)),j=0,Λ,B-1}
&Exists; l , t , I m ( i ) &SubsetEqual; &Omega; ( l , t )
其中,map1(i,j)表示第i个子交织器的第j个比特对应的输入时间索引,map2(i,j)表示第i个子交织器的第j个比特对应的输出时间索引。
在上述条件下,存在一种对子交织器的划分,划分个数记为L,
F = &cup; 0 &le; k < L &Gamma; k , 0 < L &le; &kappa; , &Gamma; k &SubsetEqual; { 0,1 , &Lambda; , &kappa; - 1 }
if 0≤i,j<L,i≠j,Гi∩Γj=Null,
要求每个划分对应的子交织器输出比特序列集合可以完全映射到相应的符号上。例如,某一划分对应着i个子交织器,那么其对应的比特序列集合映射的映射符号数为B·i/m。
需说明的是:在以上描述中,所述子矩阵Hij的大小是以校验矩阵的最大子矩阵的大小(B*B)为例进行说明的,但并不以此为限,在其他实施例中,所述子矩阵Hij的大小也可以是上述最大子矩阵(B*B)的约数
Figure BDA0000092755230000064
其中,sub为整数,
Figure BDA0000092755230000065
为整数。
所述子交织器的交织方式可以采用分组交织、卷积交织、S交织或其他交织方式。
每个子交织器的输出映射到符号时,对应的位置可以不同,例如:第一个子交织器输出映射到bitps(i,0),第二个子交织器输出映射到bitps(i+1,1),如此类推。
选择的校验子矩阵在列方向上尽可能的均匀,以充分利用迭代过程中的软信息。
所述比特序列[bitps(i,0),Λ,bitps(i,m-1)]映射得到映射符号s(i)采用映射规则是格雷映射、多维映射、非格雷映射或其他方式。
此外,虽然子交织器输出对应的映射规则不影响软解调的并行性,但从提高系统分集效果考虑,建议满足如下要求:
&ForAll; i , j , k , 0 &le; j , k < m - 1,0 &le; i < N m - 1 , j &NotEqual; k , 0 &le; l , t < &kappa;
if bitps(i,j)∈I0(l),bitps(i,k)∈I0(t)
then,l≠t
以下将以一具体实例来进行说明。
编码器的基于LDPC码的校验矩阵为
H = I 0 0 I 1 0 I 0 I 2 0 I 2 I 5 I 2 0 0 I 7 I 1 + I 4 0 I 3 0 I 7 I 4 0 0 0 I 1 I 5
I为8*8的单位矩阵,Ii为单位矩阵I向右循环平移i得到的矩阵。在所述校验矩阵中,子矩阵对应的比特位置集合以第一列为例,如下:
Ω(0,0)=Ω(0,2)=Ω(0,3)={0,1,2,3,4,5,6,7}。
另参阅图4,其显示了本发明依赖于LDPC的校验矩阵的比特交织器进行交织和映射的状态图。如图4所示,第一个子交织器输入比特集合Im(0)={0,1,2,3,4,5,6,7},对应所述第一个子交织器的第一个子交织器输出比特集合位置为Io(0)={24,27,30,33,36,39,42,45},∏0定义了所述第一个子交织器输入比特集合Im(0)和第一个子交织器输出比特集合位置Io(0)集合之间的一一映射关系。作为最简单的一种,定义这样的映射关系:0-24,1-27,2-30,3-33,4-36,5-39,6-42,7-45。
以此类推,对于其他子交织器输入比特集合和子交织器输出比特集合同样既有一一映射关系,具体地:第二个子交织器输入比特集合Im(1)={8,9,10,11,12,13,14,15}与第二个子交织器输出比特集合位置Io(1)={0,3,6,9,12,15,18,21}对应,两者的映射关系定义为∏1;第三个子交织器输入比特集合Im(2)={16,17,18,19,20,21,22,23}与第三个子交织器输出比特集合位置Io(2)={1,4,7,10,13,16,19,22}对应,两者的映射关系定义为∏2;第四个子交织器输入比特集合Im(3)={24,25,26,27,28,29,30,31}与第四个子交织器输出比特集合位置Io(3)={2,5,8,11,14,17,20,23}对应,两者的映射关系定义为∏3;第五个子交织器输入比特集合Im(4)={32,33,34,35,36,37,38,39}与第五个子交织器输出比特集合位置Io(4)={25,28,31,34,37,40,43,46}对应,两者的映射关系定义为∏4;第六个子交织器输入比特集合Im(5)={40,41,42,43,44,45,46,47}与第六个子交织器输出比特集合位置Io(5)={26,29,32,35,38,41,44,47}对应,两者的映射关系定义为∏5。这样,就完成了子交织器的交织,所述交织方式可以采用分组交织、卷积交织或S交织。
这里,每一个子交织器输入比特集合包括8个比特,2m=8,得出m=3,因此,所需的校验子矩阵的数量为3。现规定三个子交织器为一组,其中,第一组包括:第二个子交织器输入比特集合Im(1)={8,9,10,11,12,13,14,15}、第三个子交织器输入比特集合Im(2)={16,17,18,19,20,21,22,23}、和第四个子交织器输入比特集合Im(3)={24,25,26,27,28,29,30,31};第二组包括:第一个子交织器输入比特集合Im(0)={0,1,2,3,4,5,6,7}、第五个子交织器输出比特集合位置Io(4)={25,28,31,34,37,40,43,46}、和第六个子交织器输入比特集合Im(5)={40,41,42,43,44,45,46,47},即子交织器输出划分为Г0={1,2,3}和Г0={0,4,5}。
然后进行映射,Г0={1,2,3}经过映射得到包括s(0)、s(1)、s(2)、s(3)、s(4)、s(5)、s(6)、s(7)在内的8个映射符号,Г0={1,2,3}经过映射得到包括s(8)、s(9)、s(10)、s(11)、s(12)、s(13)、s(14)、s(15)在内的8个映射符号。每一个映射符号s(i)是由包括3个比特的比特序列映射得到的。以s(0)、s(1)、s(2)、s(3)、s(4)、s(5)、s(6)、s(7)为例,映射符号s(0)的输出比特集合位置为{0,1,2},对应的比特序列为{8,16,24};映射符号s(1)的输出比特序列位置为{3,4,5},对应的比特序列为{9,17,25};映射符号s(2)的输出比特序列位置为{6,7,8},对应的比特序列为{10,18,26};映射符号s(3)的输出比特序列位置为{9,10,11},对应的比特序列为{11,19,27};映射符号s(4)的输出比特序列位置为{12,13,14},对应的比特序列为{12,20,28};映射符号s(5)的输出比特序列位置为{15,16,17},对应的比特序列为{13,21,29};映射符号s(6)的输出比特序列位置为{18,19,20},对应的比特序列为{14,22,30};映射符号s(6)的输出比特序列位置为{21,22,23},对应的比特序列为{15,23,31}。其中,s(0)、s(1)、s(2)、s(3)、s(4)、s(5)、s(6)、s(7)的所有比特序列中的第一个比特{8,9,10,11,12,13,14,15}对应于第一个子交织器输入比特集合Im(0)={0,1,2,3,4,5,6,7},s(0)、s(1)、s(2)、s(3)、s(4)、s(5)、s(6)、s(7)的所有比特序列中的第二个比特{16,17,18,19,20,21,22,23}对应于第三个子交织器输入比特集合Im(2)={16,17,18,19,20,21,22,23},s(0)、s(1)、s(2)、s(3)、s(4)、s(5)、s(6)、s(7)的所有比特序列中的第三个比特{24,25,26,27,28,29,30,31}对应于第四个子交织器输入比特集合Im(3)={24,25,26,27,28,29,30,31}。
在上述描述中,所述比特序列[bitps(i,0),Λ,bitps(i,m-1)]映射得到映射符号s(i)采用映射规则是格雷映射、多维映射、非格雷映射或其他方式。
最后的调制信号为八进制调制信号,如8PSK,8ASK等。
综上所述,本发明的基于LDPC校验矩阵的比特交织编码调制BICM的实现方法,长度为m的各个比特序列[bitps(i,0),Λ,bitps(i,m-1)]经映射得到所有映射符号s(i)中相同位置处的映射比特对应于同一个校验子矩阵(即处于同一标号下的校验子矩阵映射到所有映射符号s(i)中某一个标号下的映射比特),如此,使得在后续接收机在并行软解调中易于读取符号对应的比特外信息块,便于实现译码反馈,充分发挥联合接收性能。
上述实施例仅列示性说明本发明的原理及功效,而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下,对上述实施例进行修改。因此,本发明的权利保护范围,应如权利要求书所列。

Claims (9)

1.一种基于LDPC校验矩阵的比特交织编码调制BICM的实现方法,其特征在于,所述实现方法包括:
提供具有分块校验矩阵的LDPC码,所述分块校验矩阵划分为一个或多个子矩阵Hij,所述子矩阵Hij的大小为C*C;
构建BICM结构;在所述BICM结构下,长度为m的第i个比特序列[bitps(i,0),Λ,bitps(i,m-1)]映射得到映射符号s(i),映射符号s(i)的集合大小为2m;映射符号子集Sr=[s(0),Ls(i),Ls(C-1)]的映射比特对应到m个校验子矩阵。
2.根据权利要求1所述的实现方法,其特征在于,所述映射符号子集Sr=[s(0),Ls(i),Ls(C-1)]的映射比特对应到m个校验子矩阵包括:所述映射符号子集Sr=[s(0),Ls(i),Ls(C-1)]的所有映射符号s(i)中相同位置处的映射比特对应于同一个校验子矩阵,所述校验子矩阵的数量为m。
3.根据权利要求1或2所述的实现方法,其特征在于,在所述BICM结构下,交织器的映射方式包括:
∏={Iin(i),i=0,L,N-1}→{Iout(i),i=0,L,N-1},
其中,Iin为输入比特的时间索引,Iout为对应的输出比特的时间索引;
所述交织器分解为:
∏=∏0∪∏1∪L∪∏κ
其中,∏i∩∏j=Null,if i≠j,0≤i,j<κ。
4.根据权利要求3所述的实现方法,其特征在于,每一个子交织器的输入对应着一个校验子矩阵,即:
Figure FDA0000092755220000011
Im(i)={Iin(map1(i,j)),j=0,L,C-1},
Io(i)={Iout(map2(i,j)),j=0,L,C-1},
Figure FDA0000092755220000012
其中,map1(i,j)表示第i个子交织器的第j个比特对应的输入时间索引,map2(i,j)表示第i个子交织器的第j个比特对应的输出时间索引。
5.根据权利要求4所述的实现方法,其特征在于,存在一种对子交织器的划分,划分个数记为L,
Figure FDA0000092755220000021
if 0≤i,j<L,i≠j,Γi∩Γj=Null,
要求每个划分对应的子交织器输出比特集合可以完全映射到相应的符号上。
6.根据权利要求5所述的实现方法,其特征在于,所述子交织器输出对应的映射规则包括:
Figure FDA0000092755220000022
if bitps(i,j)∈I0(l),bitps(i,k)∈I0(t)
then,l≠t。
7.根据权利要求3所述的实现方法,其特征在于,所述子交织器的映射方式包括分组交织、卷积交织或S交织。
8.根据权利要求1所述的实现方法,其特征在于,所述子矩阵Hij的大小为所述校验矩阵的最大子矩阵B*B的大小或为所述最大子矩阵的约数 
Figure FDA0000092755220000023
sub为整数, 
Figure FDA0000092755220000024
为整数。
9.根据权利要求1所述的实现方法,其特征在于,所述比特序列[bitps(i,0),Λ,bitps(i,m-1)]映射得到映射符号s(i)采用的映射方式为格雷映射、多维映射、非格雷映射或更高阶的星座调制。 
CN201110280872.4A 2011-09-20 2011-09-20 基于ldpc校验矩阵的比特交织编码调制的实现方法 Active CN103023603B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110280872.4A CN103023603B (zh) 2011-09-20 2011-09-20 基于ldpc校验矩阵的比特交织编码调制的实现方法
US13/482,507 US20130073920A1 (en) 2011-09-20 2012-05-29 Implementation-oriented method of bicm based on ldpc check matrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110280872.4A CN103023603B (zh) 2011-09-20 2011-09-20 基于ldpc校验矩阵的比特交织编码调制的实现方法

Publications (2)

Publication Number Publication Date
CN103023603A true CN103023603A (zh) 2013-04-03
CN103023603B CN103023603B (zh) 2015-07-08

Family

ID=47881815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110280872.4A Active CN103023603B (zh) 2011-09-20 2011-09-20 基于ldpc校验矩阵的比特交织编码调制的实现方法

Country Status (2)

Country Link
US (1) US20130073920A1 (zh)
CN (1) CN103023603B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112671504A (zh) * 2019-10-15 2021-04-16 普天信息技术有限公司 5g nr标准的ldpc编码的实现方法和装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099599B (zh) * 2014-04-16 2019-12-27 上海澜至半导体有限公司 交织、解交织方法以及相应的装置
US9886418B2 (en) * 2015-04-28 2018-02-06 Intel Corporation Matrix operands for linear algebra operations
US9886377B2 (en) * 2015-10-05 2018-02-06 Intel Corporation Pipelined convolutional operations for processing clusters
KR20170060562A (ko) * 2015-11-24 2017-06-01 삼성전자주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
WO2017091018A1 (en) 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030037298A1 (en) * 2001-07-11 2003-02-20 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
US20060005104A1 (en) * 2004-06-23 2006-01-05 Kohsuke Harada Decoding apparatus and method for decoding the data encoded with an LDPC code
CN101133558A (zh) * 2005-02-03 2008-02-27 新加坡科技研究局 发射数据的方法、接收数据的方法、发射器、接收器和计算机程序产品
CN101325474A (zh) * 2007-06-12 2008-12-17 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
CN101453221A (zh) * 2008-11-28 2009-06-10 西安电子科技大学 基于比特交织编码调制系统的映射器及其映射方法
US20100281329A1 (en) * 2007-11-26 2010-11-04 Sony Corporation Data processing apparatus, data processing method and program

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US7020829B2 (en) * 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
US7555696B2 (en) * 2004-12-09 2009-06-30 General Instrument Corporation Method and apparatus for forward error correction in a content distribution system
US7451361B2 (en) * 2005-01-27 2008-11-11 General Instrument Corporation Method and apparatus for forward error correction in a content distribution system
JP4856605B2 (ja) * 2006-08-31 2012-01-18 パナソニック株式会社 符号化方法、符号化装置、及び送信装置
US8181083B2 (en) * 2007-08-27 2012-05-15 Stmicroelectronics S.R.L. Methods and architectures for layered decoding of LDPC codes with minimum latency
JP4626827B2 (ja) * 2007-10-19 2011-02-09 ソニー株式会社 受信装置および方法、並びにプログラム
US8504891B2 (en) * 2009-03-27 2013-08-06 University Of Connecticut Apparatus, systems and methods including nonbinary low density parity check coding for enhanced multicarrier underwater acoustic communications
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030037298A1 (en) * 2001-07-11 2003-02-20 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
US20060005104A1 (en) * 2004-06-23 2006-01-05 Kohsuke Harada Decoding apparatus and method for decoding the data encoded with an LDPC code
CN101133558A (zh) * 2005-02-03 2008-02-27 新加坡科技研究局 发射数据的方法、接收数据的方法、发射器、接收器和计算机程序产品
CN101325474A (zh) * 2007-06-12 2008-12-17 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
US20100281329A1 (en) * 2007-11-26 2010-11-04 Sony Corporation Data processing apparatus, data processing method and program
CN101453221A (zh) * 2008-11-28 2009-06-10 西安电子科技大学 基于比特交织编码调制系统的映射器及其映射方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112671504A (zh) * 2019-10-15 2021-04-16 普天信息技术有限公司 5g nr标准的ldpc编码的实现方法和装置

Also Published As

Publication number Publication date
US20130073920A1 (en) 2013-03-21
CN103023603B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN106230489B (zh) 适用于任意高阶调制的极化码编码调制方法
CN102292917B (zh) 利用二元删除替代信道在awgn信道条件下将比特交织器适配于ldpc码和调制的方法和装置
CN101911566B (zh) 在使用低密度奇偶校验码的通信系统中发送和接收数据的装置和方法
KR100602027B1 (ko) 저밀도 패리티 검사(ldpc) 부호를 이용한비트-인터리브형 부호화 변조
JP7273075B2 (ja) 通信方法
CN101162907B (zh) 一种利用低密度奇偶校验码实现编码的方法及装置
CN101453221B (zh) 基于比特交织编码调制系统的映射器及其映射方法
CN103023603B (zh) 基于ldpc校验矩阵的比特交织编码调制的实现方法
CN101005333B (zh) 低密度奇偶校验码编码方法
CN101924565A (zh) Ldpc编码器、解码器、系统及方法
CN102694625A (zh) 一种循环冗余校验辅助的极化码译码方法
CN101785222A (zh) 用于对无线通信系统进行多层成形的系统、方法和计算机可读介质
CN104426630B (zh) 一种比特交织编码调制方法及系统
KR20040010116A (ko) 저밀도 패리티 검사 코드 생성 방법 및 시스템
CN104471861A (zh) 发送方法、接收方法、发送机及接收机
CN101926095A (zh) 用于在无线通信中交织的伪随机排序的系统和方法
CN104618072B (zh) Ngb‑w 系统中逻辑帧信令信道的编码与调制方法
CN109194443A (zh) 基于apsk星座映射的编码调制方法、可读存储介质和终端
CN106464270A (zh) 传输设备及其交织方法
CN104333435A (zh) 迭代解映射译码装置
CN1973440A (zh) Ldpc编码器、解码器、系统及方法
CN103346863B (zh) 一种算术域比特交织编码调制方法
CN112202534A (zh) 一种基于ldpc与fqpsk联合编码调制的高速传输方法
CN101729209A (zh) 多元ldpc码与编码ssd的联合设计方法
CN106571891A (zh) 一种喷泉多址接入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171030

Address after: 610200 Sichuan Chengdu Shuangliu District Dongsheng Street Chengdu core industrial park concentration area

Patentee after: LAN to electronic technology (Chengdu) Co., Ltd.

Address before: 200233 room 406A, building 32, No. 680 Guiping Road, Shanghai, Xuhui District, China

Patentee before: Acrospeed, Inc.