CN112202534A - 一种基于ldpc与fqpsk联合编码调制的高速传输方法 - Google Patents
一种基于ldpc与fqpsk联合编码调制的高速传输方法 Download PDFInfo
- Publication number
- CN112202534A CN112202534A CN202011108147.4A CN202011108147A CN112202534A CN 112202534 A CN112202534 A CN 112202534A CN 202011108147 A CN202011108147 A CN 202011108147A CN 112202534 A CN112202534 A CN 112202534A
- Authority
- CN
- China
- Prior art keywords
- information
- fqpsk
- probability
- ldpc
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
- H03M13/2951—Iterative decoding using iteration stopping criteria
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0055—MAP-decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2078—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the phase change per symbol period is constrained
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供了一种基于LDPC与FQPSK联合编码调制的高速传输方法，对信息序列采用准循环码的编码方式进行编码，编码后的码字进行FQPSK调制，采用MAP算法进行FQPSK解调，再采用MAP算法进行LDPC译码。本发明通过FQPSK调制技术与LDPC编译码技术相结合，LDPC编译码技术有效的克服FQPSK高速解调时易受噪声影响的缺陷，在高速通信时，能够保证较低的误码率，从而保证无人机高速可靠通信。
Description
技术领域
本发明涉及通信领域，尤其是一种高速传输方法，本发明涉及调制技术与编译码技术，适用于联合调制编译码技术进行无人机高速数据传输。
背景技术
针对无人机高分辨率载荷、多载荷高速数据传输需求和机上资源受限、通信频谱资源受限等条件，需要解决在频率资源、机上功率受限等条件下大容量信息“远距离”、高速”、“宽带”、“可靠”传输问题。
在现有的调制方案中，大多数采用的是正交幅度调制(QAM)，QAM具有高传输速率，高频带利用率的特点，但是在空地通信时，其波形包络的起伏较大，容易引起线性失真，因此在无人机空地通信体系中的应用受到了较大的限制。
因此，为了实现无人机可靠高效通信的目的，需要在提高传输速度的同时，降低数据的误码率，保证数据传输的可靠性。
发明内容
为了克服现有技术的不足，本发明提供一种基于LDPC与FQPSK联合编码调制的高速传输方法。FQPSK调制解调方法可以获得近似恒包络且具有很高的频带利用率，但是在解调性能方面，误码率还有提升的空间。而且微弱的信号在采用FQPSK解调时容易受到较大的影响，因此可利用LPDC强大的纠错能力提高FQPSK的性能，即进行FQPSK-LDPC联合解调译码。该技术既能满足高速高频带利用率的要求，又可以提升译码性能。由于FQPSK属于一种解调译码，故也可以把这种与LDPC码联立的解调译码方案看成一种级联码，外码是LDPC码，它是一种串联的级联方式。
本发明解决其技术问题所采用的技术方案包括以下步骤：
步骤1：设输入信号经过AD转换后的信息序列记为u＝[u1,u2,...,un]，对信息序列采用准循环码的编码方式进行编码，信息序列为连续输入的串行比特流，因此输入信息应首先进行串并转换，之后将并行的信息输入编码模块，经过编码运算，编码运算的步骤如下：
首先构造校验矩阵Hb，大小为mb×nb，写为形式：Hb＝[Hb1 Hb2]，其中Hb1的大小为mb×(nb-mb)，矩阵的元素是由-1和非负整数组成；如果元素为-1，那么该处用同一尺寸全零子矩阵代替，如果元素为非负整数，那么该处用同一尺寸的单位矩阵经右移该整数位获得的矩阵所代替；Hb2的大小为mb×mb，结构有以下特征：
(a)Hb2的第一列中h(1)、h(r)、h(mb)的值为非负整数，且h(1)＝h(mb)，r的取值为2≤r≤mb-1；
(b)Hb2的第一列除上面所述的三个位之外，其余的元素全为-1；其余各列组成了准双对角线的结构，只有双对角线的位置为0，其它位置为-1，如下式所示。
(1)对信息码字和校验码字进行分段，每段长度为z，则信息码字和校验码字表示为：
其中：
si＝[s((i-1)z+1) s((i-1)z+2) … s(iz)]T i＝1,2,3,...kb
pi＝[p((i-1)z+1) p((i-1)z+2) … p(iz)]T i＝1,2,...mb
(2)将各段信息码字和校验码字纵向拼接得到信息码字和校验码字；编码的目的是求出各段校验码字pi，设编码器的输出码字向量为c，长度为n＝k+m，则有：
c＝[s p] (1)
(3)根据HcT＝0，得H2pT＝H1sT；进而得到信息码字s的校验码字p，将信息码字与校验码字共同送入复用模块，之后经过并串转化得到输出编码码字；编码过程不间断进行，得到一系列连续输出的编码码字，时钟管理模块使得输入信息位所使用的时间与输出码字的时间相等；
步骤2：编码后的码字进行FQPSK调制，编码后码字首先通过串并转换变为I路与Q路，设输入I路的码字依次记为DI,n+1、DIn、DI,n-1，延迟半个码元周期后，Q路开始依次输入码字记为DQ,n、DQ,n-1、DQ,n-2，根据式(2)与(4)对两路输入信号进行交叉相关运算分别得到二进制数I3、I2、I1、I0；Q3、Q2、Q1、Q0，分别根据式(3)与(5)获得两个取值范围0-15的整数i、j，作为波形寄存器的读地址选择基带波形，输出两路基带波形；
i＝I3×23+I2×22+I1×2+I0×1 (3)
j＝Q3×23+Q2×22+Q1×2+Q0×1 (5)
因此在区间(-Ts/2＜t＜Ts/2)定义16种基本波形，定义A＝1/2，式(6)-式(13)给出了FQPSK体制其中8种基带波形的生成方式：
s0(t)＝A
在16种波形中，另外8种波形是以上8种波形的负波形，对两路基带波形分别进行调制后送入信道进行传输；
在接收端，采用LDPC与FQPSK联合译码解调，提高接收端的误码性能：首先采用最大后验概率(MAP)算法对FQPSK进解调，接着将解调所得到软信息传给LDPC译码模块作为译码模块的先验信息，同样采用最大后验概率(MAP)算法对其进行译码；
步骤3：采用MAP算法进行FQPSK解调；
首先要对FQPSK的基带波形进行分析，根据基带波形的相似性，正交性把基带波形分成四类：第一类由s0,s1,s2,s3组成；第二类由s4,s5,s6,s7组成；第三类由s8,s9,s10,s11组成；第四类由s12,s13,s14,s15组成，对基带波形分析获得如下的结果，同一类内的基带波形具有相似性；第一类与第二类具有近似正交性，下式为简化后的滤波函数：
根据MAP算法进行FQPSK解调的具体步骤如下：
a.初始化
由于αi(si)是由前一项递推后一项，设α0(s0)＝1，βi(si)是由后项递推前一项，设接收端收到的码元的长度为L，设βL(sL)＝1/2；
b.计算空间状态转化的瞬时概率γi(si,si+1)，假设r(t)接收的序列为s0,s1,s2,s3中的一个，获得近似运算：
y1,t＝E0+N0，y2,t＝N1，y3,t＝-E0-N0，y4,t＝-N1 (26)
其中：
设接收的信号序列为：ri(t)＝si(t)+n(t)
求出通过高斯信道传输的噪声的数值：
由于基带信号是随机产生的，概率是均等的，故对于二进制而言其先验概率均为p(ui)＝1/2，只需计算p(ri/ui)的概率；
c.根据下式计算MAP算法中的参数αi+1(si+1)
d.根据下式计算MAP算法中的参数βi(si)
βi(si)＝∑βi+1(si+1)ri(si,si+1) (31)
e.根据式(32)得到解调获后码元概率：
λ(ui)＝p(si,si+1,r)＝αi+1(si+1)βi+1(si+1) (32)
若λi(1)＞λi(0)，则ui＝1，否则ui＝0，得到传输的基带信息；
步骤4：采用MAP算法进行LDPC译码；
首先提取FQPSK译码后的软信息作为传给LDPC译码模块的先验信息，如式(33)所示：
其中，p(ui＝1|r)表示为在接收序列r已知的情况下，传输的信息码元为1的概率，p(ui＝0|r)则表示信息码元为0的概率，通过MAP(最大后验概率)算法对FQPSK解调判决输出的信息序列进行LDPC译码，并首先作出如下定义：
首先要对对数似然比作如下定义：
对检验节点作如下定义：
其中：
对变量节点作以下定义：
所述最大后验概率(MAP)算法的步骤为：
最大后验概率(MAP)译码是通过对数似然比值，对传输的码字进行判决：
其中p(ui∣r)表示码字ui在接收序列r已知的条件下的概率；
根据下式对码字ui进行判决：
根据网格编码原理，定义ΣiC为时刻i的状态空间，Σi+1C为第i+1时刻的状态空间，ΣiC状态空间所对应的si到Σi+1C状态空间所对应的si+1的转移过程，对应i时刻的码字ui；
定义i时刻比特0和其前后状态集合
同样比特1对应的集合为
因此码字概率p(ui∣r)重新表示为：
将式(16)、(17)带入式(14)获得似然比概率：
根据概率方面的知识对式(18)进行进一步的推导得：
可进一步描述成三项相乘的结果：
可进一步推导：
βi(si)＝∑βi+1(si+1)ri(s1,si+1) (21)
γi(si,si+1)＝p(ri+1,si+1∣si)＝p(ui)p(ri∣ui) (23)
解调获得码元ui的概率为：
λ(ui)＝p(si,si+1,r)＝αi+1(si+1)βi+1(si+1) (24)
因此采用MAP算法计算最终的码元概率只需计算αi+1(si+1)、βi+1(si+1)的值即可。
所述译码的过程为：
a.初始化对数似然比信息，即在i时刻接收到的信息为ci的概率：
b.计算校验节点：
c.计算变量节点：
d.译码概率计算：
e.判决及迭代结束。
若L(Qij)>0，则得到的码字为1，否则为0，若Hc＝0，则迭代结束，其中H为校验矩阵，c为接收到的信息码元序列，否则继续进行迭代运算，直到达到设定的最大迭代次数。
本发明的有益效果在于通过FQPSK调制技术与LDPC编译码技术相结合，LDPC编译码技术有效的克服FQPSK高速解调时易受噪声影响的缺陷，在高速通信时，能够保证较低的误码率，从而保证无人机高速可靠通信。
附图说明
图1为基于LDPC与FQPSK联合编码调制总体流程图；
图2(a)为LDPC编码框图；图2(b)为FQPSK与LDPC联合译码框图；
图3(a)为FQPSK调制框图；图3(b)为采用MAP算法进行FQPSK解调框图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
根据本发明所述基于LDPC与FQPSK联合编码调制的高速传输的技术，以无人机实现600M以上速率的高速传输为例，发射端要满足600M以上的传输速率。本发明提供的基于LDPC与FQPSK联合编码调制的高速传输的技术框图，如图1所示。
本发明解决其技术问题所采用的技术方案包括以下步骤：
步骤1：设输入信号经过AD转换后的信息序列记为u＝[u1,u2,...,un]，对信息序列采用准循环码的编码方式进行编码，信息序列为连续输入的串行比特流，因此输入信息应首先进行串并转换，之后将并行的信息输入编码模块，经过编码运算，编码运算的步骤如下：
首先构造校验矩阵Hb，大小为mb×nb，写为形式：Hb＝[Hb1 Hb2]，其中Hb1的大小为mb×(nb-mb)，矩阵的元素是由-1和非负整数组成；如果元素为-1，那么该处用同一尺寸全零子矩阵代替，如果元素为非负整数，那么该处用同一尺寸的单位矩阵经右移该整数位获得的矩阵所代替；Hb2的大小为mb×mb，结构有以下特征：
(a)Hb2的第一列中h(1)、h(r)、h(mb)的值为非负整数，且h(1)＝h(mb)，r的取值为2≤r≤mb-1；
(b)Hb2的第一列除上面所述的三个位之外，其余的元素全为-1；其余各列组成了准双对角线的结构，只有双对角线的位置为0，其它位置为-1，如下式所示。
(1)对信息码字和校验码字进行分段，每段长度为z，则信息码字和校验码字表示为：
其中：
si＝[s((i-1)z+1) s((i-1)z+2) … s(iz)]T i＝1,2,3,…kb
pi＝[p((i-1)z+1) p((i-1)z+2) … p(iz)]T i＝1,2,...mb
(2)将各段信息码字和校验码字纵向拼接得到信息码字和校验码字；编码的目的就是求出各段校验码字pi，设编码器的输出码字向量为c，长度为n＝k+m，则有：
c＝[s p] (1)
(3)根据HcT＝0，得H2pT＝H1sT；进而得到信息码字s的校验码字p，将信息码字与校验码字共同送入复用模块，之后经过并串转化得到输出编码码字；编码过程不间断进行，得到一系列连续输出的编码码字，如图2(a)所示，时钟管理模块使得输入信息位所使用的时间与输出码字的时间相等；
步骤2：编码后的码字进行FQPSK调制，如图3(a)所示；编码后码字首先通过串并转换变为I路与Q路，设输入I路的码字依次记为DI,n+1、DIn、DI,n-1，延迟半个码元周期后，Q路开始依次输入码字记为DQ,n、DQ,n-1、DQ,n-2，根据式(2)与(4)对两路输入信号进行交叉相关运算分别得到二进制数I3、I2、I1、I0；Q3、Q2、Q1、Q0，分别根据式(3)与(5)获得两个取值范围0-15的整数i、j，作为波形寄存器的读地址选择基带波形，输出两路基带波形；
i＝I3×23+I2×22+I1×2+I0×1 (3)
j＝Q3×23+Q2×22+Q1×2+Q0×1 (5)
因此在区间(-Ts/2＜t＜Ts/2)定义16种基本波形，定义A＝1/2，式(6)-式(13)给出了FQPSK体制其中8种基带波形的生成方式：
s0(t)＝A
在16种波形中，另外8种波形是以上8种波形的负波形，对两路基带波形分别进行调制后送入信道进行传输；
在接收端，采用LDPC与FQPSK联合译码解调，提高接收端的误码性能：首先采用最大后验概率(MAP)算法对FQPSK进解调，接着将解调所得到软信息传给LDPC译码模块作为译码模块的先验信息，同样采用最大后验概率(MAP)算法对其进行译码，如图1所示。以下对最大后验概率(MAP)算法进行阐述。
最大后验概率(MAP)译码是通过对数似然比值，对传输的码字进行判决：
其中p(ui∣r)表示码字ui在接收序列r已知的条件下的概率；
根据下式对码字ui进行判决：
根据网格编码原理，定义ΣiC为时刻i的状态空间，Σi+1C为第i+1时刻的状态空间，ΣiC状态空间所对应的si到Σi+1C状态空间所对应的si+1的转移过程，对应i时刻的码字ui；
定义i时刻比特0和其前后状态集合Bi 0(c)，同样比特1对应的集合为Bi1(c)。
因此码字概率p(ui∣r)重新表示为：
将式(16)、(17)带入式(14)获得似然比概率：
根据概率方面的知识对式(18)进行进一步的推导得：
可进一步描述成三项相乘的结果：
可进一步推导：
βi(si)＝∑βi+1(si+1)ri(s1,si+1) (21)
γi(si,si+1)＝p(ri+1,si+1∣si)＝p(ui)p(ri∣ui) (23)
解调获得码元ui的概率为：
λ(ui)＝p(si,si+1,r)＝αi+1(si+1)βi+1(si+1) (24)
因此采用MAP算法计算最终的码元概率只需计算αi+1(si+1)、βi+1(si+1)的值即可。
步骤3：采用MAP算法进行FQPSK解调。为了把MAP算法引进到的FQPSK解调算法中，首先要对FQPSK的基带波形进行分析，用于减少FQPSK解调算法的复杂度，根据基带波形的相似性，正交性把基带波形分成四类：第一类由s0,s1,s2,s3组成；第二类由s4,s5,s6,s7组成；第三类由s8,s9,s10,s11组成；第四类由s12,s13,s14,s15组成，对基带波形分析获得如下的结果，同一类内的基带波形具有相似性。第一类与第二类具有近似正交性，下式为简化后的滤波函数：
根据MAP算法进行FQPSK解调的具体步骤如下：
a.初始化
由于αi(si)是由前一项递推后一项，设α0(s0)＝1，βi(si)是由后项递推前一项，设接收端收到的码元的长度为L，设βL(sL)＝1/2并不失一般性；
b.计算空间状态转化的瞬时概率γi(si,si+1)，假设r(t)接收的序列为s0,s1,s2,s3中的一个，获得近似运算：
y1,t＝E0+N0，y2,t＝N1，y3,t＝-E0-N0，y4,t＝-N1 (26)
其中：
设接收的信号序列为：ri(t)＝si(t)+n(t)
求出通过高斯信道传输的噪声的数值：
由于基带信号是随机产生的，概率是均等的，故对于二进制而言其先验概率均为p(ui)＝1/2，只需计算p(ri/ui)的概率；
c.根据下式计算MAP算法中的参数αi+1(si+1)
d.根据下式计算MAP算法中的参数βi(si)
βi(si)＝∑βi+1(si+1)ri(si,si+1) (31)
e.根据式(32)得到解调获后码元概率：
λ(ui)＝p(si,si+1,r)＝αi+1(si+1)βi+1(si+1) (32)
若λi(1)＞λi(0)，则ui＝1，否则ui＝0，得到传输的基带信息；
步骤4：采用MAP算法进行LDPC译码；首先提取FQPSK译码后的软信息作为传给LDPC译码模块的先验信息，如式(33)所示：
其中，p(ui＝1|r)表示为在接收序列r已知的情况下，传输的信息码元为1的概率，p(ui＝0|r)则表示信息码元为0的概率，通过MAP(最大后验概率)算法对FQPSK解调判决输出的信息序列进行LDPC译码，首先要对对数似然比作如下定义：
对检验节点作如下定义：
其中：
对变量节点作以下定义：
译码的过程为：
a.初始化对数似然比信息，即在i时刻接收到的信息为ci的概率：
b.计算校验节点：
c.计算变量节点：
d.译码概率计算：
e.判决及迭代结束。
若L(Qij)>0，则得到的码字为1，否则为0，若Hc＝0，则迭代结束，其中H为校验矩阵，c为接收到的信息码元序列，否则继续进行迭代运算，直到达到设定的最大迭代次数。
具体实施方案如下：
步骤一：由图2(a)所示，将连续输入的串行比特信息序列进行串并转换，变换为并行信息序列，将其输入准循环并行编码模块，按照准循环编码方式，生成校验比特，将信息比特与校验比特共同送入复用模块，之后经过并串转化得到输出编码码字；
步骤二：由图3(a)所示，将编码后的信息序列进行FQPSK调制。获得两个取值范围0-15的整数i、j，把这两个整数的数值作为波形寄存器的读地址选择基带波形输出调制后送入信道传输；
步骤三：在接收端，根据图3(b)框图原理，采用最大后验概率(MAP)解调算法对FQPSK进解调，计算
βi(si)＝∑βi+1(si+1)ri(si,si+1)根据解调获得的码元概率，得到传输的基带信息。
步骤四：根据图2(b)，对解调所获得的基带信息进行LDPC-FQPSK联合译码，得到最终的译码概率L(Qij)，对其进行判决，即可得到最终输出。
Claims (3)
1.一种基于LDPC与FQPSK联合编码调制的高速传输方法，其特征在于包括下述步骤：
步骤1：设输入信号经过AD转换后的信息序列记为u＝[u1,u2,...,un]，对信息序列采用准循环码的编码方式进行编码，信息序列为连续输入的串行比特流，因此输入信息应首先进行串并转换，之后将并行的信息输入编码模块，经过编码运算，编码运算的步骤如下：
首先构造校验矩阵Hb，大小为mb×nb，写为形式：Hb＝[Hb1 Hb2]，其中Hb1的大小为mb×(nb-mb)，矩阵的元素是由-1和非负整数组成；如果元素为-1，那么该处用同一尺寸全零子矩阵代替，如果元素为非负整数，那么该处用同一尺寸的单位矩阵经右移该整数位获得的矩阵所代替；Hb2的大小为mb×mb，结构有以下特征：
(a)Hb2的第一列中h(1)、h(r)、h(mb)的值为非负整数，且h(1)＝h(mb)，r的取值为2≤r≤mb-1；
(b)Hb2的第一列除上面所述的三个位之外，其余的元素全为-1；其余各列组成了准双对角线的结构，只有双对角线的位置为0，其它位置为-1，如下式所示：
(1)对信息码字和校验码字进行分段，每段长度为z，则信息码字和校验码字表示为：
其中：
si＝[s((i-1)z+1) s((i-1)z+2)...s(iz)]Ti＝1,2,3,...kb
pi＝[p((i-1)z+1) p((i-1)z+2)...p(iz)]Ti＝1,2,...mb
(2)将各段信息码字和校验码字纵向拼接得到信息码字和校验码字；编码的目的是求出各段校验码字pi，设编码器的输出码字向量为c，长度为n＝k+m，则有：
c＝[s p] (1)
(3)根据HcT＝0，得H2pT＝H1sT；进而得到信息码字s的校验码字p，将信息码字与校验码字共同送入复用模块，之后经过并串转化得到输出编码码字；编码过程不间断进行，得到一系列连续输出的编码码字，时钟管理模块使得输入信息位所使用的时间与输出码字的时间相等；
步骤2：编码后的码字进行FQPSK调制，编码后码字首先通过串并转换变为I路与Q路，设输入I路的码字依次记为DI,n+1、DIn、DI,n-1，延迟半个码元周期后，Q路开始依次输入码字记为DQ,n、DQ,n-1、DQ,n-2，根据式(2)与(4)对两路输入信号进行交叉相关运算分别得到二进制数I3、I2、I1、I0；Q3、Q2、Q1、Q0，分别根据式(3)与(5)获得两个取值范围0-15的整数i、j，作为波形寄存器的读地址选择基带波形，输出两路基带波形；
i＝I3×23+I2×22+I1×2+I0×1 (3)
j＝Q3×23+Q2×22+Q1×2+Q0×1 (5)
因此在区间(-Ts/2＜t＜Ts/2)定义16种基本波形，定义A＝1/2，式(6)-式(13)给出了FQPSK体制其中8种基带波形的生成方式：
在16种波形中，另外8种波形是以上8种波形的负波形，对两路基带波形分别进行调制后送入信道进行传输；
在接收端，采用LDPC与FQPSK联合译码解调，提高接收端的误码性能：首先采用最大后验概率(MAP)算法对FQPSK进解调，接着将解调所得到软信息传给LDPC译码模块作为译码模块的先验信息，同样采用最大后验概率(MAP)算法对其进行译码；
步骤3：采用MAP算法进行FQPSK解调；
首先要对FQPSK的基带波形进行分析，根据基带波形的相似性，正交性把基带波形分成四类：第一类由s0,s1,s2,s3组成；第二类由s4,s5,s6,s7组成；第三类由s8,s9,s10,s11组成；第四类由s12,s13,s14,s15组成，对基带波形分析获得如下的结果，同一类内的基带波形具有相似性；第一类与第二类具有近似正交性，下式为简化后的滤波函数：
根据MAP算法进行FQPSK解调的具体步骤如下：
a.初始化
由于αi(si)是由前一项递推后一项，设α0(s0)＝1，βi(si)是由后项递推前一项，设接收端收到的码元的长度为L，设βL(sL)＝1/2；
b.计算空间状态转化的瞬时概率γi(si,si+1)，假设r(t)接收的序列为s0,s1,s2,s3中的一个，获得近似运算：
y1,t＝E0+N0，y2,t＝N1，y3,t＝-E0-N0，y4,t＝-N1 (26)
其中：
设接收的信号序列为：ri(t)＝si(t)+n(t)
求出通过高斯信道传输的噪声的数值：
由于基带信号是随机产生的，概率是均等的，故对于二进制而言其先验概率均为p(ui)＝1/2，只需计算p(ri/ui)的概率；
c.根据下式计算MAP算法中的参数αi+1(si+1)
d.根据下式计算MAP算法中的参数βi(si)
βi(si)＝∑βi+1(si+1)ri(si,si+1) (31)
e.根据式(32)得到解调获后码元概率：
λ(ui)＝p(si,si+1,r)＝αi+1(si+1)βi+1(si+1) (32)
若λi(1)＞λi(0)，则ui＝1，否则ui＝0，得到传输的基带信息；
步骤4：采用MAP算法进行LDPC译码；
首先提取FQPSK译码后的软信息作为传给LDPC译码模块的先验信息，如式(33)所示：
其中，p(ui＝1|r)表示为在接收序列r已知的情况下，传输的信息码元为1的概率，p(ui＝0|r)则表示信息码元为0的概率，通过MAP(最大后验概率)算法对FQPSK解调判决输出的信息序列进行LDPC译码，并首先作出如下定义：
首先要对对数似然比作如下定义：
对检验节点作如下定义：
其中：
对变量节点作以下定义：
2.根据权利要求1所述的一种基于LDPC与FQPSK联合编码调制的高速传输方法，，其特征在于：
所述最大后验概率(MAP)算法的步骤为：
最大后验概率(MAP)译码是通过对数似然比值，对传输的码字进行判决：
其中p(ui∣r)表示码字ui在接收序列r已知的条件下的概率；
根据下式对码字ui进行判决：
根据网格编码原理，定义ΣiC为时刻i的状态空间，Σi+1C为第i+1时刻的状态空间，ΣiC状态空间所对应的si到Σi+1C状态空间所对应的si+1的转移过程，对应i时刻的码字ui；
定义i时刻比特0和其前后状态集合
同样比特1对应的集合为Bi 1(c)；
因此码字概率p(ui∣r)重新表示为：
将式(16)、(17)带入式(14)获得似然比概率：
根据概率方面的知识对式(18)进行进一步的推导得：
可进一步描述成三项相乘的结果：
可进一步推导：
βi(si)＝∑βi+1(si+1)ri(s1,si+1) (21)
γi(si,si+1)＝p(ri+1,si+1∣si)＝p(ui)p(ri∣ui) (23)
解调获得码元ui的概率为：
λ(ui)＝p(si,si+1,r)＝αi+1(si+1)βi+1(si+1) (24)
因此采用MAP算法计算最终的码元概率只需计算αi+1(si+1)、βi+1(si+1)的值即可。
3.根据权利要求1所述的一种基于LDPC与FQPSK联合编码调制的高速传输方法，，其特征在于：
所述译码的过程为：
a.初始化对数似然比信息，即在i时刻接收到的信息为ci的概率：
b.计算校验节点：
c.计算变量节点：
d.译码概率计算：
e.判决及迭代结束；
若L(Qij)>0，则得到的码字为1，否则为0，若Hc＝0，则迭代结束，其中H为校验矩阵，c为接收到的信息码元序列，否则继续进行迭代运算，直到达到设定的最大迭代次数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011108147.4A CN112202534A (zh) | 2020-10-16 | 2020-10-16 | 一种基于ldpc与fqpsk联合编码调制的高速传输方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011108147.4A CN112202534A (zh) | 2020-10-16 | 2020-10-16 | 一种基于ldpc与fqpsk联合编码调制的高速传输方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112202534A true CN112202534A (zh) | 2021-01-08 |
Family
ID=74009159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011108147.4A Pending CN112202534A (zh) | 2020-10-16 | 2020-10-16 | 一种基于ldpc与fqpsk联合编码调制的高速传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112202534A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114598423A (zh) * | 2022-03-14 | 2022-06-07 | 西安电子科技大学 | 联合gmsk与ldpc的解调译码的方法、装置及介质 |
| CN115426228A (zh) * | 2022-08-10 | 2022-12-02 | 华中科技大学 | 一种使用多进制ldpc的编码调制和解调解码方法、通信装置 |
| CN117176301A (zh) * | 2023-10-24 | 2023-12-05 | 咸阳广通电子科技有限公司 | 中波智能发射机数字化循环取样编码方法及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107786211A (zh) * | 2017-09-26 | 2018-03-09 | 华中科技大学 | 一种ira‑qc‑ldpc码的代数结构获取方法、编码方法和编码器 |
| CN111162797A (zh) * | 2020-01-21 | 2020-05-15 | 华侨大学 | 一种速率兼容的5g ldpc码的编码装置及编码方法 |
-
2020
- 2020-10-16 CN CN202011108147.4A patent/CN112202534A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107786211A (zh) * | 2017-09-26 | 2018-03-09 | 华中科技大学 | 一种ira‑qc‑ldpc码的代数结构获取方法、编码方法和编码器 |
| CN111162797A (zh) * | 2020-01-21 | 2020-05-15 | 华侨大学 | 一种速率兼容的5g ldpc码的编码装置及编码方法 |
Non-Patent Citations (2)
| Title |
|---|
| 梁开勇: "FQPSK调制与多元LDPC码的联合编码调制研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
| 王平等: "广义LDPC码的自适应全并行MAP-BP译码算法", 《电子技术应用》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114598423A (zh) * | 2022-03-14 | 2022-06-07 | 西安电子科技大学 | 联合gmsk与ldpc的解调译码的方法、装置及介质 |
| CN114598423B (zh) * | 2022-03-14 | 2023-11-21 | 西安电子科技大学 | 联合gmsk与ldpc的解调译码的方法、装置及介质 |
| CN115426228A (zh) * | 2022-08-10 | 2022-12-02 | 华中科技大学 | 一种使用多进制ldpc的编码调制和解调解码方法、通信装置 |
| CN115426228B (zh) * | 2022-08-10 | 2024-05-28 | 华中科技大学 | 一种使用多进制ldpc的编码调制和解调解码方法、通信装置 |
| CN117176301A (zh) * | 2023-10-24 | 2023-12-05 | 咸阳广通电子科技有限公司 | 中波智能发射机数字化循环取样编码方法及系统 |
| CN117176301B (zh) * | 2023-10-24 | 2024-02-09 | 咸阳广通电子科技有限公司 | 中波智能发射机数字化循环取样编码方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112202534A (zh) | 一种基于ldpc与fqpsk联合编码调制的高速传输方法 | |
| CN103023618B (zh) | 一种任意码长的极化编码方法 | |
| US8190981B2 (en) | Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes | |
| CN107231158B (zh) | 一种极化码迭代接收机、系统和极化码迭代译码方法 | |
| CN101026434A (zh) | 一种低复杂度的迭代检测译码方法及装置 | |
| CN110061808B (zh) | 一种基于素数码交织及脊髓码编码的水下抗干扰传输方法 | |
| CN101557364A (zh) | Turbo-OvCDM系统的联合迭代信道估计和译码方法 | |
| CN112290957B (zh) | 一种正交时频扩展的咬尾Turbo编译码通信方法 | |
| JP2002509680A (ja) | 積符号の反復復号化 | |
| CN108270515A (zh) | 编码方法及装置 | |
| CN110233628B (zh) | 极化码的自适应置信传播列表译码方法 | |
| CN115225202B (zh) | 一种级联译码方法 | |
| CN110061803B (zh) | 一种低复杂度的极化码比特交织编码调制方法 | |
| US6279132B1 (en) | Concatenated error control method and system for a processing satellite uplink | |
| CN116506074A (zh) | 基于块衰落信道的联合信源信道编码方法及系统 | |
| US7218683B2 (en) | Channel encoding/decoding method and multiple-antenna communication transmitting/receiving system performing the same | |
| CN103023603A (zh) | 基于ldpc校验矩阵的比特交织编码调制的实现方法 | |
| CN108650029B (zh) | 一种适用于量子安全直接通信的纠错编译码方法 | |
| Zeitler | Low-precision analog-to-digital conversion and mutual information in channels with memory | |
| CN107911152B (zh) | 适用于任意发送天线数量的空间编码调制系统和方法 | |
| JP3728171B2 (ja) | 信頼性情報計算方法 | |
| US5982818A (en) | Method for implementing trellis codes for ISI channels | |
| CN110166386B (zh) | 一种基于递归混沌码的水声通信均衡译码方法 | |
| CN101908947B (zh) | 基于ldpc码和星座旋转准正交空时码的级联编码和译码方法 | |
| CN114598423B (zh) | 联合gmsk与ldpc的解调译码的方法、装置及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210108 |