CN112671504A - 5g nr标准的ldpc编码的实现方法和装置 - Google Patents

Abstract

本发明实施例提供一种5G NR标准的LDPC编码的实现方法和装置。所述方法包括：获取LDPC编码的校验矩阵H；对所述校验矩阵H按照指定尺寸进行分解，得到分解后的校验矩阵；根据分解后的校验矩阵对校验公式进行分解；根据分解后的校验公式求解校验比特w，并根据所述校验比特w进行LDPC编码。本发明实施例能够降低矩阵处理所需的处理量，使得5G NR标准的LDPC编码的实现可以有更低的资源消耗及更低的处理时延。

Description

5G NR标准的LDPC编码的实现方法和装置

技术领域

本发明涉及通信技术领域，尤其涉及一种5G NR标准的LDPC编码的实现方法和装置。

背景技术

LDPC((Low Density Parity Check，低密度奇偶校验码)码是一种具有稀疏校验矩阵的分组纠错码。几乎适用于所有的信道，因此成为编码界近年来的研究热点。它的性能逼近香农限，且描述和实现简单，易于进行理论分析和研究，译码简单且可实行并行操作，适合硬件实现。该编码方式目前已经被5G NR标准采用，用于业务信道编码。

目前5G NR标准中的LDPC编码需要生成校验比特w，使其满足

其中c为需要编码的比特，H为校验矩阵。H矩阵组成时，先生成基矩阵H_BG，H_BG为46×68或者42×52维矩阵，之后用Z_c×Z_c的矩阵替换H_BG中的每个元素获得，其中Z_c×Z_c的最大维数可以达到384×384，也就是校验矩阵H的最大维数可以达到16128×19968维。虽然其使用的是稀疏校验矩阵，可以在处理上做一些优化，但也对处理器的计算提出了较高的挑战，很多场景处理器需要借助外部加速器才能实现如此大量的运算。

发明内容

针对现有技术问题，本发明实施例提供一种5G NR标准的LDPC编码的实现方法和装置。

本发明实施例提供一种5G NR标准的LDPC编码的实现方法，所述方法包括：

获取LDPC编码的校验矩阵H；

对所述校验矩阵H按照指定尺寸进行分解，得到分解后的校验矩阵；

根据分解后的校验矩阵对校验公式进行分解，所述校验公式为

其中，c为需要编码的比特，w为校验比特；

根据分解后的校验公式求解校验比特w，并根据所述校验比特w进行LDPC编码。

本发明实施例提供一种5G NR标准的LDPC编码的实现装置，所述装置包括：

获取单元，用于获取LDPC编码的校验矩阵H；

第一分解单元，用于对所述校验矩阵H按照指定尺寸进行分解，得到分解后的校验矩阵；

第二分解单元，用于根据分解后的校验矩阵对校验公式进行分解，所述校验公式为

其中，c为需要编码的比特，w为校验比特；

处理单元，用于根据分解后的校验公式求解校验比特w，并根据所述校验比特w进行LDPC编码。

本发明实施例还提供一种电子设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述5G NR标准的LDPC编码的实现方法。

本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现上述5G NR标准的LDPC编码的实现方法。

本发明实施例提供的5G NR标准的LDPC编码的实现方法和装置，通过将校验矩阵进行分解，并将校验公式进行分解，根据分解后的校验公式将w的及计算拆解为了两步计算w₁和w₂，能够降低矩阵处理所需的处理量，使得5G NR标准的LDPC编码的实现可以有更低的资源消耗及更低的处理时延。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的5G NR标准的LDPC编码的实现方法的流程示意图；

图2为本发明实施例提供的矩阵H₂的排列示意图；

图3为本发明实施例提供的将H₂补全为一个5Z_c×5Z_c的矩阵的示意图；

图4为本发明实施例提供的5G NR标准的LDPC编码的实现装置的结构示意图；

图5为本发明一实施例提供的电子设备的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1示出了本发明一实施例提供的5G NR标准的LDPC编码的实现方法的流程示意图。

如图1所示，具体包括以下步骤：

S11、获取LDPC编码的校验矩阵H；

具体地，目前5G NR标准中的LDPC编码需要生成校验比特w，使其满足

其中c为需要编码的比特，H为校验矩阵。

S12、对所述校验矩阵H按照指定尺寸进行分解，得到分解后的校验矩阵；

具体地，首先对校验矩阵按照一定尺寸H进行分解，分解后的矩阵记为H₁,H₂,H₃,H₄,H₅,H₆。则

按如上尺寸分解后期满足矩阵H₃为全0矩阵，矩阵H₆为单位矩阵I。

S13、根据分解后的校验矩阵对校验公式进行分解，所述校验公式为

其中，c为需要编码的比特，w为校验比特；

具体地，校验公式也可分解为：

其中c为1×K，w₁为1×4Z_c，w₂为1×x₃

S14、根据分解后的校验公式求解校验比特w，并根据所述校验比特w进行LDPC编码。

具体地，因为矩阵H₃为全0矩阵，矩阵H₆为单位矩阵I，因此可得

分解后的矩阵，将校验位w的及计算拆解为了两步计算w₁和w₂。

本发明实施例提供的5G NR标准的LDPC编码的实现方法，通过将校验矩阵进行分解，并将校验公式进行分解，根据分解后的校验公式将w的及计算拆解为了两步计算w₁和w₂，能够降低矩阵处理所需的处理量，使得5G NR标准的LDPC编码的实现可以有更低的资源消耗及更低的处理时延。

在上述实施例的基础上，步骤S12具体包括：

将校验矩阵H分解为

其中，

x₁＝K,x₂＝4×Z_c,x₃＝n-x₁-x₂，y₁＝4×Z_c,y₂＝m-y₁；

H₃为全0矩阵，H₆为单位矩阵I；

K为码块大小，Z_c为协议规定值，mn为协议规定的校验矩阵H的维度。

具体地，分解后期满足矩阵H₃为全0矩阵，矩阵H₆为单位矩阵I，能够简化校验矩阵的处理量。

在上述实施例的基础上，所述步骤S13具体包括：

将所述校验公式分解为：

其中c为1×K，w₁为1×4Z_c，w₂为1×x₃；

根据H₃为全0矩阵，H₆为单位矩阵I进一步转化为：

具体地，由于校验矩阵通过分解进行了简化，因此校验公式也进行分解，得到简化后的校验公式，简化后的校验公式将校验位w的及计算拆解为了两步计算w₁和w₂，能进一步降低所需的处理量。

在上述实施例的基础上，S14具体包括求解w₁的步骤：

根据分解后的校验公式得到w₁的计算公式为：w₁＝H₁c·H₂ ^-1；

读取H₁矩阵中每一行元素1所在的位置与c中对应位置的元素进行模二累加，得到H₁c的计算结果；

将矩阵H₂补全为一个5Z_c×5Z_c的矩阵，得到一个上三角矩阵；

对所述上三角矩阵求逆，并将求逆结果的对应位置各去掉Z_c个点，得到H₂的逆矩阵H₂ ^-1；

根据H₁c的计算结果和H₂ ^-1计算得到w₁。

具体地，校验位w₁的计算公式可以变换为：

w₁＝-H₁c·H₂ ^-1

因为采用的是二元域计算，因此

w₁＝H₁c·H₂ ^-1

首先计算H₁c，由于LPDC采用的是大规模稀疏矩阵，因此矩阵H₁单行中绝大多数元素都为0，所以其计算可不用乘法器进行，而是只读取H₁矩阵中1所在的行与c中的元素进行模二累加即可，这样可以省去大量的乘法单元开销。以如下公式为例：

其中，

在H第一行进行乘法运算时，只需要判断其第一行含1元素所在的位置，也就是第1列和第3列，将c的第1行和第3行的元素进行模二累加就可得到最终的乘法结果。

到第二行后判断其含1元素所在的位置，也就是第2列和第4列，将c的第2行和第4行的元素进行模二累加就可得到最终的乘法结果。

以此类推，完成所有行的累加后就可得到等效的乘法运算结果。

之后进行H₂ ^-1的计算，此处将原本的46Z_c×68Z_c或者42Z_c×52Z_c维矩阵的求逆运算，降低为4Z_c×4Z_c维矩阵的逆运算，也节省了大量的运算处理量。

图2示出了矩阵H₂的排列示意图。

如图2所示，在使用H_BG构成矩阵是，其下方大部分为全0元素，剩余的部分还有非零元素。

图3示出了将H₂补全为一个5Z_c×5Z_c的矩阵的示意图。

如图3所示，将H₂补全为一个5Z_c×5Z_c的矩阵，补全后的矩阵对角线保持为1，其余位置补0，因此就可以构建一个上三角矩阵，并将最终的结果头尾各去掉Z_c个点，因此计算该矩阵的逆时可以更方便的得到结果以进一步减少处理量。

在上述实施例的基础上，S14具体包括求解w₂的步骤：

根据分解后的校验公式得到w₂的计算公式为：w₂＝H₄c+H₅w₁；

读取H₄矩阵中每一行元素1所在的位置与c中对应位置的元素进行模二累加，得到H₄c的计算结果；

读取H₅矩阵中每一行元素1所在的位置与w₁中对应位置的元素进行模二累加，得到H₅w₁的计算结果。

根据H₄c的计算结果和H₅w₁的计算结果计算得到w₂。

具体地，校验位w₂的计算公式为：

w₂＝-(H₄c+H₅w₁)

因为是二元域计算所以同样可以得到：

w₂＝H₄c+H₅w₁

其中不再包含求逆运算，只涉及矩阵乘法运算，并且与求解w₁时进行模二累加代替乘法运算的方式相同，这里不再赘述。

本发明实施例将5G NR标准中的LDPC编码的求逆运算维度降低为5Z_c×5Z_c维矩阵的逆运算，并且其中的矩阵乘法可以采用模二累加运算等效实现。使得5G NR标准中的LDPC编码的运算量大幅降低，更利于处理器的实现以及运算时延的降低。

图4示出了本发明实施例提供的5G NR标准的LDPC编码的实现装置的结构示意图。

如图4所示，所述装置包括：获取单元41、第一分解单元42、第二分解单元43和处理单元44，其中：

所述获取单元41，用于获取LDPC编码的校验矩阵H；

所述第一分解单元42，用于对所述校验矩阵H按照指定尺寸进行分解，得到分解后的校验矩阵；

所述第二分解单元43，用于根据分解后的校验矩阵对校验公式进行分解，所述校验公式为

其中，c为需要编码的比特，w为校验比特；

所述处理单元44，用于根据分解后的校验公式求解校验比特w，并根据所述校验比特w进行LDPC编码。

本发明实施例提供的5G NR标准的LDPC编码的实现装置，通过将校验矩阵进行分解，并将校验公式进行分解，根据分解后的校验公式将w的及计算拆解为了两步计算w₁和w₂，能够降低矩阵处理所需的处理量，使得5G NR标准的LDPC编码的实现可以有更低的资源消耗及更低的处理时延。

在上述实施例的基础上，所述第一分解单元42具体用于：

将校验矩阵H分解为

其中，

x₁＝K,x₂＝4×Z_c,x₃＝n-x₁-x₂，y₁＝4×Z_c,y₂＝m-y₁；

H₃为全0矩阵，H₆为单位矩阵I；

K为码块大小，Z_c为协议规定值，mn为协议规定的校验矩阵H的维度。

在上述实施例的基础上，所述第二分解单元43包括：

分解模块，用于将所述校验公式分解为：

其中c为1×K，w₁为1×4Z_c，w₂为1×x₃；

转化模块，用于根据H₃为全0矩阵，H₆为单位矩阵I进一步转化为：

在上述实施例的基础上，所述处理单元44包括：

第一处理模块，用于根据分解后的校验公式得到w₁的计算公式为：w₁＝H₁c·H₂ ^-1；

第二处理模块，用于读取H₁矩阵中每一行元素1所在的位置与c中对应位置的元素进行模二累加，得到H₁c的计算结果；

第三处理模块，用于将矩阵H₂补全为一个5Z_c×5Z_c的矩阵，得到一个上三角矩阵；

第四处理模块，用于对所述上三角矩阵求逆，并将求逆结果的对应位置各去掉Z_c个点，得到H₂的逆矩阵H₂ ^-1；

第一计算模块，用于根据H₁c的计算结果和H₂ ^-1计算得到w₁。

在上述实施例的基础上，所述处理单元44还包括：

第五处理模块，用于根据分解后的校验公式得到w₂的计算公式为：w₂＝H₄c+H₅w₁；

第六处理模块，用于读取H₄矩阵中每一行元素1所在的位置与c中对应位置的元素进行模二累加，得到H₄c的计算结果；

第七处理模块，用于第三读取H₅矩阵中每一行元素1所在的位置与w₁中对应位置的元素进行模二累加，得到H₅w₁的计算结果。

第二计算模块，用于根据H₄c的计算结果和H₅w₁的计算结果计算得到w₂。

本实施例所述的5G NR标准的LDPC编码的实现装置可以用于执行上述方法实施例，其原理和技术效果类似，此处不再赘述。

图5示例了一种电子设备的实体结构示意图，如图5所示，该电子设备可以包括：处理器(processor)51、通信接口(Communications Interface)52、存储器(memory)53和通信总线54，其中，处理器51，通信接口52，存储器53通过通信总线54完成相互间的通信。处理器51可以调用存储器53中的逻辑指令，以执行上述各实施例提供的方法。

此外，上述的存储器53中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的方法。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种5G NR标准的LDPC编码的实现方法，其特征在于，所述方法包括：

获取LDPC编码的校验矩阵H；

对所述校验矩阵H按照指定尺寸进行分解，得到分解后的校验矩阵；

根据分解后的校验矩阵对校验公式进行分解，所述校验公式为

其中，c为需要编码的比特，w为校验比特；

根据分解后的校验公式求解校验比特w，并根据所述校验比特w进行LDPC编码。

2.根据权利要求1所述的5G NR标准的LDPC编码的实现方法，其特征在于，所述对所述校验矩阵H按照指定尺寸进行分解，得到分解后的校验矩阵包括：

将校验矩阵H分解为

其中，

x₁＝K,x₂＝4×Z_c,x₃＝n-x₁-x₂，y₁＝4×Z_c,y₂＝m-y₁；

H₃为全0矩阵，H₆为单位矩阵I；

K为码块大小，Z_c为协议规定值，mn为协议规定的校验矩阵H的维度。

3.根据权利要求2所述的5G NR标准的LDPC编码的实现方法，其特征在于，所述根据分解后的校验矩阵对校验公式进行分解包括：

将所述校验公式分解为：

其中c为1×K，w₁为1×4Z_c，w₂为1×x₃；

根据H₃为全0矩阵，H₆为单位矩阵I进一步转化为：

4.根据权利要求3所述的5G NR标准的LDPC编码的实现方法，其特征在于，所述根据分解后的校验公式求解校验比特w包括求解w₁的步骤：

根据分解后的校验公式得到w₁的计算公式为：w₁＝H₁c·H₂ ^-1；

读取H₁矩阵中每一行元素1所在的位置与c中对应位置的元素进行模二累加，得到H₁c的计算结果；

将矩阵H₂补全为一个5Z_c×5Z_c的矩阵，得到一个上三角矩阵；

对所述上三角矩阵求逆，并将求逆结果的对应位置各去掉Z_c个点，得到H₂的逆矩阵H₂ ^-1；

根据H₁c的计算结果和H₂ ^-1计算得到w₁。

5.根据权利要求3所述的5G NR标准的LDPC编码的实现方法，其特征在于，所述根据分解后的校验公式求解校验比特w包括求解w₂的步骤：

根据分解后的校验公式得到w₂的计算公式为：w₂＝H₄c+H₅w₁；

读取H₄矩阵中每一行元素1所在的位置与c中对应位置的元素进行模二累加，得到H₄c的计算结果；

读取H₅矩阵中每一行元素1所在的位置与w₁中对应位置的元素进行模二累加，得到H₅w₁的计算结果；

根据H₄c的计算结果和H₅w₁的计算结果计算得到w₂。

6.一种5G NR标准的LDPC编码的实现装置，所述装置包括：

获取单元，用于获取LDPC编码的校验矩阵H；

第一分解单元，用于对所述校验矩阵H按照指定尺寸进行分解，得到分解后的校验矩阵；

第二分解单元，用于根据分解后的校验矩阵对校验公式进行分解，所述校验公式为

其中，c为需要编码的比特，w为校验比特；

处理单元，用于根据分解后的校验公式求解校验比特w，并根据所述校验比特w进行LDPC编码。

7.根据权利要求6所述的5G NR标准的LDPC编码的实现装置，其特征在于，所述第一分解单元具体用于：

将校验矩阵H分解为

其中，

x₁＝K,x₂＝4×Z_c,x₃＝n-x₁-x₂，y₁＝4×Z_c,y₂＝m-y₁；

H₃为全0矩阵，H₆为单位矩阵I；

K为码块大小，Z_c为协议规定值，mn为协议规定的校验矩阵H的维度。

8.根据权利要求7所述的5G NR标准的LDPC编码的实现装置，其特征在于，所述第二分解单元包括：

分解模块，用于将所述校验公式分解为：

其中c为1×K，w₁为1×4Z_c，w₂为1×x₃；

转化模块，用于根据H₃为全0矩阵，H₆为单位矩阵I进一步转化为：

9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至5任一项所述5G NR标准的LDPC编码的实现方法的步骤。

10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1至5任一项所述5G NR标准的LDPC编码的实现方法的步骤。

Images