CN105594124A - H桥门控制电路 - Google Patents

H桥门控制电路 Download PDF

Info

Publication number
CN105594124A
CN105594124A CN201480054838.7A CN201480054838A CN105594124A CN 105594124 A CN105594124 A CN 105594124A CN 201480054838 A CN201480054838 A CN 201480054838A CN 105594124 A CN105594124 A CN 105594124A
Authority
CN
China
Prior art keywords
side switch
switch
input
low
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480054838.7A
Other languages
English (en)
Other versions
CN105594124B (zh
Inventor
翟柱光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avantwave Ltd
Original Assignee
Avantwave Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avantwave Ltd filed Critical Avantwave Ltd
Publication of CN105594124A publication Critical patent/CN105594124A/zh
Application granted granted Critical
Publication of CN105594124B publication Critical patent/CN105594124B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

一种用于控制H桥电路的至少半侧的门的门控制电路包含：输入端子，其经配置以连接到PWM信号；电源端子，其经配置以连接到供应正电压的电压源；接地端子，其经配置以连接到接地参考；以及控制电路，其与所述输入端子、所述电源端子以及所述接地端子连接。所述控制电路包含：两个高侧开关，其经配置以分别地通过所述电源端子与所述电压源连接；两个低侧开关，其经配置以分别地通过所述接地端子与所述接地参考连接；第一反相器，其连接所述两个高侧开关；第二反相器，其连接所述两个低侧开关；以及第一电阻器和第二电阻器，其分别地将所述两个高侧开关连接到所述两个低侧开关。

Description

H桥门控制电路
相关申请的交叉引用
本申请主张2013年10月4日提交的第61/886,677号美国临时专利申请的权益；所述申请的内容通过引用结合在此。
技术领域
本专利申请大体上涉及电子电路，且更确切地说涉及一种H桥门控制电路。
背景技术
在通用电子设计中，微处理器(MCU)是用于产生满足时序要求的控制信号的常用选择。然而，需要考虑一些问题。例如，对于低成本解决方案，MCU将被完全用于多个任务。MCU中的软件的复杂性将导致实施方案的低可靠性。如果MCU仅用于控制信号产生，那么实施方案的成本会非常高，且需要谨慎地分配定时器中断处理以便实现高可靠性。可能需要高速MCU来实现高速操作，但它们相对较昂贵。
发明内容
本专利申请涉及一种用于控制H桥电路的至少半侧的门的门控制电路。在一个方面中，所述门控制电路包含：输入端子，其经配置以连接到PWM信号；电源端子，其经配置以连接到供应正电压的电压源；接地端子，其经配置以连接到接地参考；以及控制电路，其与输入端子、电源端子以及接地端子连接。控制电路包含：两个高侧开关，其经配置以分别地通过电源端子与电压源连接；两个低侧开关，其经配置以分别地通过接地端子与接地参考连接；第一反相器，其连接两个高侧开关；第二反相器，其连接两个低侧开关；第一电阻器和第二电阻器，其分别地将两个高侧开关连接到两个低侧开关；第一电容器，其连接在电源端子和第一反相器的输入之间；以及第二电容器，其连接在接地端子和第二反相器的输入之间。高侧开关中的一个和低侧开关中的一个分别地与输入端子连接且经配置以由PWM信号控制。高侧开关分别地在将高输入馈送到其门时打开且在将低输入馈送到其门时闭合，而低侧开关分别地在将低输入馈送到其门时打开且在将高输入馈送到其门时闭合。
在另一方面中，本专利申请提供一种用于控制H桥电路的至少半侧的门的门控制电路。门控制电路包含：输入端子，其经配置以连接到PWM信号；电源端子，其经配置以连接到供应正电压的电压源；接地端子，其经配置以连接到接地参考；以及控制电路，其与输入端子、电源端子以及接地端子连接。控制电路包含：两个高侧开关，其经配置以分别地通过电源端子与电压源连接；两个低侧开关，其经配置以分别地通过接地端子与接地参考连接；第一反相器，其连接两个高侧开关；第二反相器，其连接两个低侧开关；以及第一电阻器和第二电阻器，其分别地将两个高侧开关连接到两个低侧开关。高侧开关中的一个和低侧开关中的一个分别地与输入端子连接且经配置以由PWM信号控制。高侧开关分别地在将高输入馈送到其门时打开且在将低输入馈送到其门时闭合，而低侧开关分别地在将低输入馈送到其门时打开且在将高输入馈送到其门时闭合。高侧开关、低侧开关以及反相器通过场效应晶体管或双极结型晶体管实施。
在又一方面中，本专利申请提供一种用于控制H桥电路的至少半侧的门的门控制电路。门控制电路包含：输入端子，其经配置以连接到PWM信号；电源端子，其经配置以连接到供应正电压的电压源；接地端子，其经配置以连接到接地参考；以及控制电路，其与输入端子、电源端子以及接地端子连接。控制电路包含：两个高侧开关，其经配置以分别地通过电源端子与电压源连接；两个低侧开关，其经配置以分别地通过接地端子与接地参考连接；第一反相器，其连接两个高侧开关；第二反相器，其连接两个低侧开关；以及第一电阻器和第二电阻器，其分别地将两个高侧开关连接到两个低侧开关。高侧开关中的一个和低侧开关中的一个分别地与输入端子连接且经配置以由PWM信号控制。
附图说明
图1是根据本专利申请的实施例的具有门控制电路的H桥电路的示意性电路图。
图2是根据本专利申请的实施例的门控制电路的示意性电路图。
图3是根据本专利申请的另一实施例的门控制电路的示意性电路图。
图4A示出在PWM接通(ON)工作周期期间的左侧H桥门控制信号。
图4B示出在PWM接通工作周期期间的右侧H桥门控制信号。
图4C示出在PWM接通工作周期期间的左侧和右侧H桥门控制信号。
图5示出PWM信号和其与两个门控制信号的关系。
图6示出根据本专利申请的实施例的门控制电路的场效应晶体管(FET)实施方案。
图7示出根据本专利申请的实施例的门控制电路的双极结晶体管(BJT)实施方案。
具体实施方式
现将详细参考在本专利申请中揭示的H桥门控制电路的优选实施例，其实例也在以下描述中提供。在本专利申请中揭示的H桥门控制电路的示例性实施例得到详细的描述，但所属领域的技术人员将清楚，为清楚起见，可以不示出对H桥门控制电路的理解并非特别地重要的一些特征。
此外，应理解，在本专利申请中揭示的H桥门控制电路不限于下文描述的精确实施例，且在不脱离保护的精神或范围的情况下可以由所属领域的技术人员实现所述实施例的各种变化和修改。例如，在本发明的范围内，不同的说明性实施例的元件和/或特征可以与彼此组合和/或替代彼此。
图1是根据本专利申请的实施例的具有门控制电路110或130的H桥电路120的示意性电路图。参考图1，门控制电路110或130包含：四个输出端子111、114、112以及113，其分别地经配置以(经由可选的门缓冲器116、117、118以及119)连接到H桥电路120的两个高侧(即，开关121和124)以及两个低侧(即，开关122和123)；输入端子，其经配置以连接到PWM信号115；电源端子，其经配置以连接到供应正电压的电压源VPWR104；接地端子，其经配置以连接到接地参考GND107；以及控制电路(如图2中更详细示出)，其经配置以通过上述端子与PWM信号115、电压源VCC106、接地参考GND107以及H桥电路120连接。PWM信号115是脉宽调制PWM信号。PWM接通(ON)工作周期(Dutycycle)加PWM断开(OFF)工作周期是PWM周期。
参考图1，H桥电路120的操作通过闭合和打开四个开关121、122、123以及124来执行。当开关123和124闭合而开关121、122打开时，负载105在节点108处施加有对应于节点109的正电压。另一方面，当开关121和122闭合而开关123、124打开时，负载105在节点108处施加有对应于节点109的负电压。
然而，开关122和124同时闭合的情况或开关121和123同时闭合的情况将引起直通电流，所述直通电流是可能损害开关的过大电流。
参考图1，具有单一输入PWM信号115的门控制电路110或130经配置以通过以下操作防止H桥电路120具有直通电流：在端子111、112、113以及114处产生控制信号，所述控制信号分别地经由缓冲器116、118、119、117而具有用于H桥120的开关121、122、123以及124的门的相对时序。
图2是根据本专利申请的实施例的门控制电路110的示意性电路图。参考图2，门控制电路110包含：两个高侧开关201和207，其经配置以分别地通过电源端子与电压源VCC106连接；两个低侧开关202和208，其经配置以分别地通过接地端子与接地参考GND107连接；第一反相器310，其连接两个高侧开关201和207；第二反相器320，其连接两个低侧开关202和208；以及两个电阻器209和210，其分别地将两个高侧开关201和207连接到两个低侧开关202和208。两个开关201、208经配置以与PWM信号115连接。
高侧开关201和207分别地在将高输入馈送到其门时打开且在将低输入馈送到其门时闭合。低侧开关202和208分别地在将低输入馈送到其门时打开且在将高输入馈送到其门时闭合。反相器310和320分别地在其输入为高时输出为低，且在其输入为低时输出为高。电阻器209连接开关201和开关202。电阻器210连接开关207和开关208。
门控制电路110通过以下操作在端子111、112、113、114处产生具有相对时序的信号：在PWM接通工作周期，在端子111、112、113以及114处传播始于开关208、反相器320、开关202、反相器310(信号从开关202输入且通过打开开关201而被准入)以及开关207的顺序信号；以及在PWM断开工作周期，在端子113、114、111以及112处传播始于开关201、反相器310、开关207、反相器320(信号从开关207输入且通过打开开关208而被准入)以及开关202的顺序反相信号。在开关和反相器上的这两个顺序操作确保对H桥电路120的相对时序控制。
在此实施例中，在H桥电路120中，开关121和124是高侧开关，所述高侧开关在分别地将低输入馈送到其缓冲器116和117时闭合且在分别地将高输入馈送到其缓冲器116和117时打开。开关122和123是低侧开关，所述低侧开关在分别地将高输入馈送到其缓冲器118和119时闭合且在分别地将低输入馈送到其缓冲器118和119时打开。
开关121、122、123以及124表示电子开关，例如场效应晶体管(FET)、双极结型晶体管(BJT)、绝缘栅双极型晶体管(IGBT)、继电器等，所述电子开关分别地经由缓冲器116、118、119以及117通过在端子111、112、113以及114上的控制信号来闭合和打开。
单一PWM信号115输入到门控制电路110或130，所述门控制电路分别地在图2和图3中示出。在端子111、112、113、114上的信号分别地连接到开关121的缓冲器116、开关122的缓冲器118、开关123的缓冲器119以及开关124的缓冲器117。
根据图4B中示出的用于H桥120的右侧的信号时序控制，在端子111和113上的信号的控制下，开关121和123将不同时闭合；否则，开关121和123将具有直通电流。
根据图4A中示出的用于H桥120的左侧的信号时序控制，在端子112和114上的信号的控制下，开关122和124将不同时闭合；否则，开关122和124将具有直通电流。
缓冲器116、117、118、119可以如直接线(Directlines)一样简单，可以如门驱动器一样复杂。缓冲器的选择取决于H桥电路120的电源电压VPWR104以及开关121、122、123和124的性质。
图3是根据本专利申请的另一实施例的门控制电路130的示意性电路图。与图2中的门控制电路110相比较，将两个电容器213和214添加到门控制电路110以形成用于额外的时间间隙控制的门控制电路130。更确切地说，电容器213经添加以连接在反相器310的输入与电压源VCC106之间。电容器214经添加以连接在反相器320的输入与接地参考GND107之间。这引入用于形成较长时间间隙401、402、403以及404的额外延迟，以便分别地补偿缓冲器116、118、119、117的传播延迟以及开关121、122、123、124的接通/断开延迟。在图4A和4B中界定且说明时间间隙401、402、403以及404。参考图3，电阻器209和电容器213形成用于时间间隙401和403的RC时间常数。电阻器210和电容器214形成用于时间间隙402和404的RC时间常数。
门控制电路130通过以下操作在端子111、112、113、114处产生具有相对时序的信号：在PWM接通工作周期，在端子111、112、113以及114处传播始于开关208、反相器320、开关202、反相器310(从开关202输入的信号被电阻器209和电容器213延迟)以及开关207的顺序信号；以及在PWM断开工作周期，在端子113、114、111以及112处传播始于开关201、反相器310、开关207、反相器320(从开关207输入的信号被电阻器210和电容器214延迟)以及开关202的顺序反相信号。在开关和反相器上的这两个顺序操作确保对H桥电路120的相对时序控制。
图2中示出的门控制电路110或图3中示出的门控制电路130经配置以从端子111、112、113、114分别地产生具有如图4A、4B和4C中示出的相对时序的四个信号。因此通过门控制电路110或门控制电路130防止H桥电路120具有直通电流，所述门控制电路110或门控制电路130控制在端子111、112、113以及114上的门控制信号的时序。
参考图1和图2，门控制电路110的详细操作如下。在初始稳定状态下，通过施加VCC106(其中PWM115为低)对门控制电路110通电之后，开关201闭合。在节点211处的电压为高，所述电压被馈送到反相器310的输入，使得反相器310的输出(即，在节点113处的电压)为低。开关207闭合且在节点114处的电压为高。因为开关208经控制以由PWM115打开，所以到反相器320的输入电压为高且随后在节点111处的电压为低。因此开关202打开且在节点112处的电压为高。
当PWM信号115从低压上升到高压以用于PWM接通工作周期时，开关201打开且开关208闭合。开关201被打开，解除反相器310的输入电压锁定。开关208被闭合，将节点212处的电压锁定为低。其结果是，反相器320在节点111处输出高压，使得在端子111处的信号为高。随后，节点111处的电压为高，闭合开关202，且在节点112处的电压变为低，使得在端子112处的信号为低且在节点211处的电压为低，因为开关201已经由PWM信号115打开。其结果是，反相器310在节点113处输出高压，使得在端子113处的信号为高，这在端子111处的信号为高之后出现。节点113处的电压为高，打开开关207，以便允许节点114跟随节点212具有低压，因为开关208已经由PWM115闭合且因此在端子114处的信号为低，这在信号112为低之后出现。信号传播周期完成且电路进入到稳定状态中，直到PWM115开始PWM断开工作周期。
当PWM信号115从高压下降到低压以用于PWM断开工作周期时，开关201闭合且开关208打开。开关208被打开，解除反相器320的输入电压锁定。开关201被闭合，将节点211处的电压锁定为高。其结果是，反相器310在节点113处输出低压，使得在端子113处的信号为低。随后，节点113处的电压为低，闭合开关207，且在节点114处的电压变为高，使得在端子114处的信号为高且在节点212处的电压为高，因为开关208已经由PWM信号115打开。其结果是，反相器320在节点111处输出低压，使得在端子111处的信号为低，这在端子113处的信号为低之后出现。节点111处的电压为低，打开开关202，以便允许节点112跟随节点211具有高压，因为开关201已经由PWM115闭合且因此在端子112处的信号为高，这在信号114为高之后出现。信号传播周期完成且电路进入到稳定状态中，直到PWM115开始PWM接通工作周期。
因为门控制电路110的反相器开关得尽可能快速以传播信号，所以可以增加时间间隙401、402、403以及404以便补偿缓冲器116、118、119、117的传播延迟以及H桥电路120的开关121、122、123、124各自的接通/断开延迟。将电容器213和214添加到门控制电路110以形成门控制电路130。电阻器209和电容器213形成RC电路，所述RC电路提供额外开关延迟以调整在节点112处的电压与在节点113处的电压之间的时间间隙401和403。电阻器210和电容器214形成RC电路，所述RC电路提供额外的开关延迟以调整在节点114处的电压与在节点111处的电压的时间间隙402和404。
参考图1和图3，门控制电路110的详细操作如下。在初始稳定状态下，通过施加VCC106(其中PWM信号115为低)来对门控制电路130通电之后，开关201闭合。电容器213没有电荷。在节点211处的电压为高，反相器310的输入电压也是如此，这使得反相器310的输出(即，节点113)为低。开关207闭合且在节点114处的电压为高。因为开关208经控制以由PWM信号115打开，所以到反相器320的输入电压为高且在节点111处的电压为低。电容器214充满电。因此开关202打开且在节点112处的电压为高。
当PWM信号115从低压上升到高压以用于PWM接通工作周期时，开关201打开且开关208闭合。开关201被打开，解除反相器310的输入电压锁定。当节点112处的电压为低时，电容器213保持在节点211处的高压，直到电容器213经由电阻器R209充电。此充电动作允许较长时间间隙401和403，以用于使反相器310的输出电压在节点113处为高。开关208被闭合，将节点212处的电压锁定为低。电容器214立刻放电。其结果是，反相器320在节点111处输出高压，使得在端子111处的信号为高。随后，节点111处的电压为高，闭合开关202，且在节点112处的电压变为低，并且还经由电阻器209对电容器213充电以使得在节点211处的电压在充电之后为低，因为开关201已经由PWM信号115打开。其结果是，反相器310在节点113处输出高压，使得在端子113处的信号为高，这在端子111处的信号为高之后出现。节点113为高，打开开关207，以便允许节点114跟随节点212具有低压，因为开关208已经由PWM信号115闭合且因此在端子114处的信号为低，这在端子112处的信号为低之后出现。信号传播周期完成且电路进入到稳定状态中，直到PWM115信号开始PWM断开工作周期。
当PWM信号115从高压下降到低压以用于PWM断开工作周期时，开关201闭合且开关208打开。开关208被打开，解除反相器320的输入电压锁定。当节点114处的电压为高时，电容器214保持在节点212处的低压，直到电容器214经由电阻器R210充电。此充电动作允许较长时间间隙402和404，以用于使反相器320的输出电压在节点111处为高。开关201被闭合，将节点211处的电压锁定为高。电容器213立刻放电。其结果是，反相器310在节点113处输出低压，使得在端子113处的信号为低。随后，节点113处的电压为低，闭合开关207，且在节点114处的电压变为高，并且还经由电阻器210对电容器214充电以使得在节点212处的电压在充电之后为高，因为开关208已经由PWM信号115打开。其结果是，反相器320在节点111处输出低压，使得在端子111处的信号为低，这在端子113处的信号为低之后出现。节点111处的电压为低，打开开关202，以便允许节点112跟随节点211具有高压，因为开关201已经由PWM信号115闭合且因此在端子112处的信号为高，这在端子114处的信号为高之后出现。信号传播周期完成且电路进入到稳定状态中，直到PWM115开始PWM接通工作周期。
电阻器R209和电容器213的对，以及电阻器R210和电容器214的对形成RC时间常数，所述RC时间常数用于分别地调整时间间隙401、403和402、404的宽度且防止H桥电路120的开关具有直通电流。
门控制电路110和130的信号产生的顺序如表1中列表显示。
表1信号产生的顺序
在一个实施例中，将场效应晶体管(FET)用于实施开关201、202、207和208以及反相器310和320。图6示出实施方案的细节。FET实施方案的优点是：电路可以在没有稳态损失的情况下高速工作。
在另一实施例中，将双极结型晶体管(BJT)用于实施开关201、202、207和208以及反相器310和320。图7示出实施方案的细节。BJT实施方案的优点是：电路非常简单且成本较低。
应注意，上述实施例中的门控制电路可以应用到半H桥电路，以用于防止上侧开关和下侧开关具有直通电流。
还应注意，整个H桥电路的左半侧和整个H桥电路的右半侧可以通过上述实施例中具有两个独立的PWM的两个独立的门控制电路来独立地操作。
参考图1、2和3，反相器320的输出(即，节点111)经配置以通过缓冲器116控制H桥电路120的右半侧的上侧开关121，而反相器310的输出(即，节点113)经配置以通过缓冲器119控制H桥电路120的所述右半侧的下侧开关123。在电阻器210的一端(即，节点114)处的电压经配置以通过缓冲器117控制H桥电路120的左半侧的上侧开关124，在电阻器209的一端(即，节点112)处的电压经配置以通过缓冲器118控制H桥电路120的所述左半侧的下侧开关122。电阻器210和反相器310连接到相同开关207，而电阻器209和反相器320连接到相同开关202。
在上述实施例中，具有单一PWM输入信号115的门控制电路110和130通过控制信号111、112、113、114的相对时序来防止H桥电路120的操作具有直通电流。
在输入信号PWM115的情况下，门控制电路在端子111、112、113、114处以图4A、4B和4C中示出的相对时序输出信号。电压源(电源)VPWR104将正电压供应到H桥电路120。电压源VCC106将正电压供应到门控制电路110或130，且接地参考GND107将与H桥电路120的接地参考面相同的接地参考面提供给门控制电路110或130。端子111、112、113以及114处的信号的相对时序用以下方式设定。
参考图4A、4B和4C，信号111在信号113从低改变为高之前从低改变为高，而信号113在信号111从高改变为低之前从高改变为低。信号112在信号114从高改变为低之前从高改变为低，而信号114在信号112从低改变为高之前从低改变为高。通过电容器213和214以及电阻器209和210确定的时间间隙401、402、403以及404足够长以避免由于缓冲器116、118、119、117的传播延迟和开关121、122、123以及124各自的接通/断开延迟而导致的直通电流。
图5示出PWM信号和其与两个门控制信号的关系。如图5中所示出，信号111跟随PWM信号115，且信号112与信号111反相。
根据本专利申请的另一实施例，一种用于控制相对时序的方法包含：在PWM接通工作周期，在端子111、112、113以及114处传播始于开关208、反相器320、开关202、反相器310(信号从开关202输入且通过打开开关201而被准入)以及开关207的顺序信号；以及在PWM断开工作周期，在端子113、114、111以及112处传播始于开关201、反相器310、开关207、反相器320(信号从开关207输入且通过打开开关208而被准入)以及开关202的顺序反相信号。在开关和反相器上的这两个顺序操作确保对H桥电路120的相对时序控制。
在上述实施例中，H桥门控制电路具有简单性、极高速度、无稳态损失以及可靠性的优点。电路非常简单。开关速度仅受反相器延迟限制，也就是说，仅受两个晶体管的两个传播延迟限制。能量节约得到实现，因为电路仅在开关期间消耗功率且在稳定状态下不存在损失。可靠性对于多个重要的应用中的直通电流防止非常重要。
应注意，在上述实施例中，一些实施例提供高速设计，一些实施例提供低成本设计，一些实施例提供高可靠性且一些实施例提供无稳态损失。
尽管本专利申请已经特定参考其多个实施例而示出且描述，但应注意可在不脱离本发明的范围的情况下进行各种其它改变或修改。

Claims (20)

1.一种用于控制H桥电路的至少半侧的门的门控制电路，所述门控制电路包括：
输入端子，其经配置以连接到PWM信号；
电源端子，其经配置以连接到供应正电压的电压源；
接地端子，其经配置以连接到接地参考；以及
控制电路，其与所述输入端子、所述电源端子以及所述接地端子连接，所述控制电路包括：
两个高侧开关，其经配置以分别地通过所述电源端子与所述电压源连接；
两个低侧开关，其经配置以分别地通过所述接地端子与所述接地参考连接；
第一反相器，其连接所述两个高侧开关；
第二反相器，其连接所述两个低侧开关；
第一电阻器和第二电阻器，其分别地将所述两个高侧开关连接到所述两个低侧开关；
第一电容器，其连接在所述电源端子和所述第一反相器的输入之间；以及
第二电容器，其连接在所述接地端子和所述第二反相器的输入之间；其中：
所述高侧开关中的一个和所述低侧开关中的一个分别地与所述输入端子连接且经配置以由所述PWM信号控制；以及
所述高侧开关分别地在将高输入馈送到其门时打开且在将低输入馈送到其门时闭合，而所述低侧开关分别地在将低输入馈送到其门时打开且在将高输入馈送到其门时闭合。
2.根据权利要求1所述的门控制电路，其中所述第二反相器的输出经配置以控制所述H桥电路的半侧的上侧开关，而所述第一反相器的输出经配置以控制所述H桥电路的所述半侧的下侧开关。
3.根据权利要求2所述的门控制电路，其中所述第二反相器的输出经配置以通过第一缓冲器控制所述H桥电路的半侧的上侧开关，而所述第一反相器的所述输出经配置以通过第二缓冲器控制所述H桥电路的所述半侧的下侧开关。
4.权利要求1所述的门控制电路，其中在所述第一电阻器的一端处的电压经配置以控制所述H桥电路的半侧的上侧开关，在所述第二电阻器的一端处的电压经配置以控制所述H桥电路的所述半侧的下侧开关，所述第一电阻器和所述第一反相器连接到相同开关，而所述第二电阻器和所述第二反相器连接到相同开关。
5.一种用于控制H桥电路的至少半侧的门的门控制电路，所述门控制电路包括：
输入端子，其经配置以连接到PWM信号；
电源端子，其经配置以连接到供应正电压的电压源；
接地端子，其经配置以连接到接地参考；以及
控制电路，其与所述输入端子、所述电源端子以及所述接地端子连接，所述控制电路包括：
两个高侧开关，其经配置以分别地通过所述电源端子与所述电压源连接；
两个低侧开关，其经配置以分别地通过所述接地端子与所述接地参考连接；
第一反相器，其连接所述两个高侧开关；
第二反相器，其连接所述两个低侧开关；以及
第一电阻器和第二电阻器，其分别地将所述两个高侧开关连接到所述两个低侧开关；其中：
所述高侧开关中的一个和所述低侧开关中的一个分别地与所述输入端子连接且经配置以由所述PWM信号控制；
所述高侧开关分别地在将高输入馈送到其门时打开且在将低输入馈送到其门时闭合，而所述低侧开关分别地在将低输入馈送到其门时打开且在将高输入馈送到其门时闭合；以及
所述高侧开关、所述低侧开关以及所述反相器实施为场效应晶体管或双极结型晶体管。
6.根据权利要求5所述的门控制电路，其进一步包括第一电容器和第二电容器，其中所述第一电容器连接在所述电源端子和所述第一反相器的输入之间，而所述第二电容器连接在所述接地端子和所述第二反相器的输入之间。
7.根据权利要求5所述的门控制电路，其中所述第二反相器的输出经配置以控制所述H桥电路的半侧的上侧开关，而所述第一反相器的输出经配置以控制所述H桥电路的所述半侧的下侧开关。
8.根据权利要求7所述的门控制电路，其中所述第二反相器的输出经配置以通过第一缓冲器控制所述H桥电路的半侧的上侧开关，而所述第一反相器的所述输出经配置以通过第二缓冲器控制所述H桥电路的所述半侧的下侧开关。
9.根据权利要求5所述的门控制电路，其中在所述第一电阻器的一端处的电压经配置以控制所述H桥电路的半侧的上侧开关，在所述第二电阻器的一端处的电压经配置以控制所述H桥电路的所述半侧的下侧开关，所述第一电阻器和所述第一反相器连接到相同开关，而所述第二电阻器和所述第二反相器连接到相同开关。
10.根据权利要求9所述的门控制电路，其中在所述第一电阻器的一端处的电压经配置以通过第一缓冲器控制所述H桥电路的半侧的上侧开关，而在所述第二电阻器的一端处的电压经配置以通过第二缓冲器控制所述H桥电路的所述半侧的下侧开关。
11.根据权利要求8所述的门控制电路，其中所述第一和第二缓冲器是直接线或门驱动器。
12.一种用于控制H桥电路的至少半侧的门的门控制电路，所述门控制电路包括：
输入端子，其经配置以连接到PWM信号；
电源端子，其经配置以连接到供应正电压的电压源；
接地端子，其经配置以连接到接地参考；以及
控制电路，其与所述输入端子、所述电源端子以及所述接地端子连接，所述控制电路包括：
两个高侧开关，其经配置以分别地通过所述电源端子与所述电压源连接；
两个低侧开关，其经配置以分别地通过所述接地端子与所述接地参考连接；
第一反相器，其连接所述两个高侧开关；
第二反相器，其连接所述两个低侧开关；以及
第一电阻器和第二电阻器，其分别地将所述两个高侧开关连接到所述两个低侧开关；其中：
所述高侧开关中的一个和所述低侧开关中的一个分别地与所述输入端子连接且经配置以由所述PWM信号控制。
13.根据权利要求12所述的门控制电路，其中所述高侧开关分别地在将高输入馈送到其门时打开且在将低输入馈送到其门时闭合，而所述低侧开关分别地在将低输入馈送到其门时打开且在将高输入馈送到其门时闭合。
14.根据权利要求12所述的门控制电路，其中所述高侧开关、所述低侧开关以及所述反相器通过场效应晶体管或双极结型晶体管实施。
15.根据权利要求12所述的门控制电路，其进一步包括第一电容器和第二电容器，其中所述第一电容器连接在所述电源端子和所述第一反相器的输入之间，而所述第二电容器连接在所述接地端子和所述第二反相器的输入之间。
16.根据权利要求12所述的门控制电路，其中所述第二反相器的输出经配置以控制所述H桥电路的半侧的上侧开关，而所述第一反相器的输出经配置以控制所述H桥电路的所述半侧的下侧开关。
17.根据权利要求16所述的门控制电路，其中所述第二反相器的输出经配置以通过第一缓冲器控制所述H桥电路的半侧的上侧开关，而所述第一反相器的所述输出经配置以通过第二缓冲器控制所述H桥电路的所述半侧的下侧开关。
18.根据权利要求12所述的门控制电路，其中在所述第一电阻器的一端处的电压经配置以控制所述H桥电路的半侧的上侧开关，在所述第二电阻器的一端处的电压经配置以控制所述H桥电路的所述半侧的下侧开关，所述第一电阻器和所述第一反相器连接到相同开关，而所述第二电阻器和所述第二反相器连接到相同开关。
19.根据权利要求18所述的门控制电路，其中在所述第一电阻器的一端处的电压经配置以通过第一缓冲器控制所述H桥电路的半侧的上侧开关，而在所述第二电阻器的一端处的电压经配置以通过第二缓冲器控制所述H桥电路的所述半侧的下侧开关。
20.根据权利要求19所述的门控制电路，其中所述第一和第二缓冲器是直接线或门驱动器。
CN201480054838.7A 2013-10-04 2014-09-30 H桥门控制电路 Expired - Fee Related CN105594124B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361886677P 2013-10-04 2013-10-04
US61/886,677 2013-10-04
PCT/CN2014/088040 WO2015048931A1 (en) 2013-10-04 2014-09-30 H-bridge gate control circuit

Publications (2)

Publication Number Publication Date
CN105594124A true CN105594124A (zh) 2016-05-18
CN105594124B CN105594124B (zh) 2018-10-19

Family

ID=52776470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480054838.7A Expired - Fee Related CN105594124B (zh) 2013-10-04 2014-09-30 H桥门控制电路

Country Status (3)

Country Link
US (1) US9385705B2 (zh)
CN (1) CN105594124B (zh)
WO (1) WO2015048931A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943514B1 (en) * 2004-04-06 2005-09-13 Aimtron Technology Corp. Motor control circuit for supplying a controllable driving current
US20050276581A1 (en) * 2004-06-14 2005-12-15 Alps Electric Co., Ltd. Motor drive control device
US20060207498A1 (en) * 2005-03-15 2006-09-21 Cappon Arthur M Power supplies for driving H-bridges
US7112937B1 (en) * 2005-10-31 2006-09-26 Hewlett-Packard Development Company, Lp. Device and method for driving a motor
US20090289685A1 (en) * 2008-05-20 2009-11-26 Quinn Patrick A Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
CN102497145A (zh) * 2011-12-01 2012-06-13 北京交通大学 一种h桥驱动电路
CN102763387A (zh) * 2010-02-01 2012-10-31 丰田自动车株式会社 信号传递装置
CN102957420A (zh) * 2011-08-26 2013-03-06 瑞萨电子株式会社 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215501B (it) * 1987-05-18 1990-02-14 Sgs Microelettronica Spa Circuito a ponte a transistori moscon ricircolo veloce di corrente abassa diddipazione.
AU2003277573A1 (en) * 2002-11-15 2004-06-15 Matsushita Electric Industrial Co., Ltd. Power amplifying apparatus
US7728620B2 (en) * 2008-04-29 2010-06-01 Qimonda Ag System including preemphasis driver circuit and method
JP2011188271A (ja) * 2010-03-09 2011-09-22 Mitsubishi Electric Corp ゲート駆動回路
JP6171451B2 (ja) * 2013-03-25 2017-08-02 セイコーエプソン株式会社 回路装置及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943514B1 (en) * 2004-04-06 2005-09-13 Aimtron Technology Corp. Motor control circuit for supplying a controllable driving current
US20050276581A1 (en) * 2004-06-14 2005-12-15 Alps Electric Co., Ltd. Motor drive control device
US20060207498A1 (en) * 2005-03-15 2006-09-21 Cappon Arthur M Power supplies for driving H-bridges
US7112937B1 (en) * 2005-10-31 2006-09-26 Hewlett-Packard Development Company, Lp. Device and method for driving a motor
US20090289685A1 (en) * 2008-05-20 2009-11-26 Quinn Patrick A Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
CN102763387A (zh) * 2010-02-01 2012-10-31 丰田自动车株式会社 信号传递装置
CN102957420A (zh) * 2011-08-26 2013-03-06 瑞萨电子株式会社 半导体器件
CN102497145A (zh) * 2011-12-01 2012-06-13 北京交通大学 一种h桥驱动电路

Also Published As

Publication number Publication date
WO2015048931A1 (en) 2015-04-09
CN105594124B (zh) 2018-10-19
US20150097617A1 (en) 2015-04-09
US9385705B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
KR101429054B1 (ko) 펄스 폭 변조 불감시간 보상 방법 및 장치
EP2787642B1 (en) Capacitive level shifter devices, methods and systems
US3961269A (en) Multiple phase clock generator
CN102148614B (zh) 脉冲产生电路及方法、基准电压产生及其推动电路及方法
JP2002314388A5 (zh)
US8692577B2 (en) Driver circuit
CN104218940A (zh) 紧凑电平位移器
US4140927A (en) Non-overlapping clock generator
CN103326706A (zh) 一种集成电路的滤波电路以及集成电路
US20130194006A1 (en) Dead time generation circuit and load driving apparatus
CN106160423A (zh) 用于低发射开关调节器的驱动器
KR940007001B1 (ko) 동기 버퍼 회로
JP3999460B2 (ja) レベルシフト回路及び半導体装置
US7358770B2 (en) Driver circuit
CN105594124A (zh) H桥门控制电路
CN104934012A (zh) 一种多时序生成电路及液晶显示器
TWI440307B (zh) 輸出焊墊系統及其焊墊驅動電路
US10498315B2 (en) Level shifter circuit
US9705490B2 (en) Driver circuit for single wire protocol slave unit
CN215835383U (zh) 电子电路
CN102638258B (zh) 输出电路、包括输出电路的系统以及控制输出电路的方法
JPS6134690B2 (zh)
US20180144708A1 (en) Cornor cut circuit in liquid crystal panel driving system
CN207200682U (zh) 双向接口电路
US10243454B2 (en) Boost circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181019

Termination date: 20190930

CF01 Termination of patent right due to non-payment of annual fee