CN105591641A - 减少在电子电路中电荷注入失配的装置和方法 - Google Patents

减少在电子电路中电荷注入失配的装置和方法 Download PDF

Info

Publication number
CN105591641A
CN105591641A CN201510744555.1A CN201510744555A CN105591641A CN 105591641 A CN105591641 A CN 105591641A CN 201510744555 A CN201510744555 A CN 201510744555A CN 105591641 A CN105591641 A CN 105591641A
Authority
CN
China
Prior art keywords
switch
output
input
switches
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510744555.1A
Other languages
English (en)
Other versions
CN105591641B (zh
Inventor
周捷
A·J·卡尔布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN105591641A publication Critical patent/CN105591641A/zh
Application granted granted Critical
Publication of CN105591641B publication Critical patent/CN105591641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本文提供用于减少在电子电路中电荷注入失配的装置和方法。在某些实施方式中，电子电路包括一个或多个开关组。每个开关组可以包括选择电路和能够使用一个或多个时钟信号来控制的多个开关。选择电路可以选择开关的第一部分用于操作在第一开关组中和所述开关的第二部分用于操作在第二开关组中。在校准期间，对于开关组的不同开关配置，可直接或间接地观察到电子电路的电荷注入失配。该电子电路可被编程以操作开关组的选择开关配置，用于向电子电路提供较小的电荷注入失配。

Description

减少在电子电路中电荷注入失配的装置和方法
本申请的交叉引用
本申请涉及于11月16日提交、标题为“electricalnetworksANDMETHODSOFFORMINGTHESAM”的美国申请号No.13/298,210，现在于2013年12月3日发布的美国专利No.8,598,904。
技术领域
本发明的实施例涉及电子设备，并且更具体地涉及具有低电荷注入失配的电子电路。
背景技术
例如，一对场效应晶体管(FET)可以提供在电子电路的差分输入，以及FET的栅极电压可以使用时钟信号控制以打开或关闭FET，用于传递或阻断差分信号。
在电子电路的输入包括开关可以用于各种目的。例如，放大器可以使用开关，用于放大器的斩波或自动调零操作。在另一个例子中，可关电容电路可以包括开关，所述可关部分用于控制所述开关电容器电路中操作的相位。
发明内容
在一个实施例中，一种装置包括可编程存储器、开关组和电子电路。该可编程存储器被配置为产生第一控制信号。此外，开关组被配置成在第一输入端接收第一输入信号和在第二输入端接收第二输入信号，并在第一输出端产生第一输出信号和在第二输出端产生第二输出信号。开关组包括选择电路和多个开关。该电子电路包括配置成接收来自所述开关组的第一输出信号的第一输入端和配置成接收来自所述开关组的第二输出信号的第二输入端。该选择电路被配置为根据该第一控制信号选择所述多个开关的第一部分用于第一开关组的操作，并根据第一控制信号选择所述多个开关的第二部分用于第二开关组的操作。第一开关组配置在所述开关组的第一输入端和第一输出端之间的第一信号路径中进行操作，以及第二开关组被配置成在开关组的第二输入端和第二输出端之间的第二信号路径中进行操作。第一开关组和第二组开关是由第一时钟信号可控制的。
在另一个实施例中，提供一种在集成电路(IC)中减少电荷注入失配的方法。该方法包括：使用第一时钟信号控制开关组，所述开关组电耦合到电子电路的第一输入端和第二输入端。该方法进一步包括：对于开关组的多个选择开关配置的每一个，观察所述电子电路的电荷注入失配。开关组包括多个开关，并且所选择的开关配置包括第一开关组和第二开关组中多个开关的不同组合。该方法进一步包括：基于所述电荷注入失配的观测，选择开关配置，并且在可编程存储器中存储对应于所选的开关配置的数据，使得电子电路使用所选的开关配置进行操作。
附图说明
图1A是示出集成电路(IC)的实施例的示意性框图。
图1B是示出IC的另一实施例的示意性框图。
图2A和2B是根据一个实施例的开关组的示意性框图。
图3A和3B是根据另一实施例的开关组的示意性框图。
图4A是根据一个实施例的斩波放大器的电路图。
图4B是根据另一实施例的斩波放大器的电路图。
图4C是根据另一实施例的斩波放大器的电路图。
图5A是根据一个实施例的斩波开关组的电路图。
图5B是根据一个实施例的斩波开关组的电路图。
图6是根据一个实施例的开关晶体管组的电路图。
图7是根据一个实施例的自动调零放大器的示意图。
图8是根据一个实施例的校准电子电路的方法的流程图。
图9是根据一个实施例的校准放大器的方法的流程图。
图10是根据另一实施例的校准放大器的方法的流程图。
具体实施方式
某些实施例的以下详细描述提出了本发明的具体实施例的各种描述。然而，本发明可以以许多不同方式体现，如由权利要求书定义和涵盖。在本描述中，参考了附图，其中相似的附图标记可以指示相同或功能相似的元件。
某些电子电路可以使用由时钟信号控制的开关。例如，在一个实例中，斩波放大器可包括输入斩波开关，其可用于在被提供到放大电路之前使用斩波时钟信号来调制差分输入信号。在另一实例中，自动调零放大器可包括自动调零开关，其可用于控制自动调零相位和放大相位之间的放大器的操作，和差分输入信号可以在放大阶段通过自动调零开关。利用由时钟信号控制的开关的电子电路的其他例子包括模数转换器(ADC)和开关电容器电路。
虽然在电子电路中使用时钟控制开关可用于各种应用，但这些开关也可以产生电荷注入。例如，当开关使用具有由时钟信号控制的栅极的场效应晶体管(FET)实现时，响应于时钟信号的上升沿或下降沿，位移电流可流过寄生栅极到源极和/或栅极到漏极电容。所注入的电荷可随时间累积，并可以不希望地导致电流流动和/或偏移误差。
本文提供用于减少电荷注入失配的装置和方法。在某些实施方式中，电子电路包括一个或多个开关组。各开关组可以包括选择电路和使用一个或多个时钟信号控制的多个开关。选择电路可以选择开关的第一部分用于操作在第一开关组中和所述开关的第二部分用于操作在第二开关组中。在校准期间，对于开关组的不同开关配置，可直接或间接地观察到电子电路的电荷注入失配。虽然特定组的开关可以被设计为具有大约相同的驱动器强度和/或几何形状，由于开关之间制造失配(诸如，工艺变化)，该电子电路可以在不同的开关配置中具有不同的电荷注入失配。该电子电路可被编程以使用开关组的所选开关配置操作，用于向电子电路提供小的电荷注入失配。
本文所描述的电荷注入失配减少方案可以在多种电子系统和应用中使用。
在某些配置中，一个或多个开关组可以包括在斩波器和/或自动调零放大器中，以向放大器提供具有较小的电荷注入失配，这反过来又可以减少放大器的残余差分输入电流，其往往表现为输入偏移电压。更一般地，电荷注入误差可以多种方式体现，其将被称为电荷注入相关的错误。
例如，放大器可包括斩波和/或自动调零电路，以降低放大器的输入偏置电压。理想的情况下，斩波器和/或自动调零放大器不应该具有任何残余的输入偏移电压，或在斩波和/或自动调零操作之后剩余的输入失调电压。然而，在用于提供斩波和/或自动调零的开关中非理想性可以导致残余差分输入电流和相应的剩余输入偏移电压，例如约1μV至100μV。
残余差分输入电流可能来自不同的来源，包括开关对之间的电荷注入失配。例如，放大器可以包括使用具有利用一个或多个时钟信号控制栅极的FET实现的开关，和响应于时钟信号过渡，位移电流可通过FET的寄生栅极-源极和/或栅极-漏极电容。虽然理想的电荷注入不应当存在于差分配置中，但晶体管失配可导致电荷注入不平衡和产生的差分输入电流。
在某些配置中，放大器包括一个或多个开关组，每个包括选择电路和多个开关。在校准期间，对于开关组的不同配置，可以观察到放大器的残余电荷注入相关的错误。虽然特定组的开关可以被设计成大致相同，由于开关之间的制造失配，放大器仍然可以在不同的开关配置中具有不同的残余电荷注入有关的错误。为了降低放大器的残余电荷注入相关的错误，放大器可被编程为与使用降低或最小残余电荷注入相关的错误相关联的开关配置进行操作。
放大器这里可以实现低残余电荷注入相关的错误，相对于某些其它残余电荷注入有关的错误减少方案，具有对放大器的尺寸、功耗和/或放大特性的相对较小影响。此外，某些放大器这里可以小的输出电压纹波、小的输入失调电压、低输入失调电压漂移和/或低闪烁噪声。本文的教导可应用于多种类型的放大器，包括例如运算放大器和仪表放大器。
图1A是示出集成电路(IC)18的一个实施例的示意性框图。该IC18包括开关组1、可编程存储器9和电子电路10。
图示的开关组1包括接收第一输入信号IN1的第一输入端、接收第二输入信号IN2的第二输入端、接收时钟信号CLK的时钟输入端、接收第一控制信号CTL1的控制输入端、生成第一输出信号OUT1的第一输出端以及产生第二输出信号OUT2的第二输出端。
可编程存储器9接收编程信号PGRM，它可以用于编程所述可编程存储器9的状态。基于该可编程存储器的状态，可编程存储器9产生第一控制信号CTL1。虽然图1A示出可编程存储器9作为产生一个控制信号，可编程存储器9可以产生一个或多个附加的控制信号。此外，虽然图1A示出可编程存储器9作为接收一个编程信号，可编程存储器9可以接收一个或多个附加的编程信号。例如，可编程存储器9可以通过信令接口或总线编程。
如图1A所示，电子电路10包括来自开关组1接收第一输出信号OUT1的第一输入和从所述开关组1接收第二输出信号OUT2的第二输入。电子电路10可包括在各种各样的配置中实现的电路。例如，在一个示例中，电子电路10包括放大电路，其放大由开关组1输出的差分信号。在另一个例子中，电子电路10包括用于响应于时钟信号CLK的上升或下降沿而采样第一输出信号OUT1和第二输出信号OUT2的两个或更多的电容器。在另一示例中，电子电路10包括模数转换器，其产生在第一输出信号OUT1和第二输出信号OUT2之间的模拟电压差的数字表示。尽管已经描述电子电路10的各种示例实现中，电子电路10的其它配置是可能的。
开关组1可包括选择电路和多个开关。此外，开关可以单独选择，用于在第一开关组或在开关组的第一输入端和第一输出端之间的第一信号路径中操作的子电路中操作，或在第二开关组或在开关组的第二输入端和第二输出端之间的第二信号路径中操作的子电路中操作。在某些实施方式中，开关具有和用于制造IC18的光刻掩膜相同的几何形状。
如图1A所示，开关组1从可编程存储器9接收第一控制信号CTL1。第一控制信号CTL1可以配置开关组1具有耦合到组的终端的开关的特定配置。例如，组的选择电路可使用第一控制信号CTL1以选择开关的第一部分用于操作第一开关组，和开关的第二部分用于操作第二开关组。
在设备制造期间，开关组1中的每个开关可以招致失配，这会导致开关在时钟信号CLK的上升沿和/或下降沿产生不同量的电荷注入。例如，当开关被使用具有使用时钟信号CLK控制的栅极的场效应晶体管(FET)实现时，响应时钟信号CLK的跳变，位移电流可流过寄生栅极-源极和/或栅极-漏极电容。对于给定的开关配置，电子电路10可具有电荷注入失配，这可随着操作点(诸如，温度、电源电压、偏置电流和/或共模输入电压)而变化。
在某些配置中，电荷注入失配可在校准期间确定，用于开关组1的各种开关配置。此外，该数据可用于确定具有小电荷注入失配的开关组1的特定开关配置。此外，可编程存储器9可以使用对应于所选择的开关配置数据进行编程，使得该集成电路18在操作过程中操作开关组1的所选择的开关配置。
因此，相对于开关组1的其它可能开关配置，开关组1可以被编程以操作具有降低或最低电荷注入失配的开关配置。
在某些配置中，可编程存储器9可以是非易失性存储器，包括例如，闪速存储器、只读存储器(ROM)、EEPROM、使用保险丝和/或抗熔丝实现的存储器和/或磁存储设备。然而，其它配置是可能的，诸如其中如实施方式，可编程存储器9在加电或打开期间被编程以包括对应于所选的开关配置的数据和/或在校准序列期间使用数据编程的易失性存储器。
虽然在集成电路18被示为包括一个开关组，本文的教导可应用于其中集成电路包括一个或多个附加开关组的配置。在这样的配置中，可编程存储器9可以被配置以为附加开关组提供附加的控制信号。
图1B是示出IC20的另一实施例的示意框图。IC20包括可编程存储器9和放大器19。
图示的放大器19包括输入开关组2、放大电路3以及输出开关组4。放大器19可以接收第一控制信号CTL1，以及对应于正或者非反相输入电压端子VIN+的电压和负的或反相输入电压端子VIN-的电压之间的差的差分输入信号。此外，该放大器19可以使用放大电路3放大差分输入信号，以在输出电压端VOUT产生输出电压。
尽管图1B示出其中放大器19产生单端输出电压信号的配置，该放大器19可以适合于产生其他输出信号，例如包括，差分输出电压信号、单端输出电流信号、差分输出电流信号、或它们的组合。另外，虽然图1B示出在开环配置中的放大器19，一些实施例可以使用在闭环配置中的放大器19。
输入开关组2接收非反相时钟信号CLK和反相时钟信号CLKB，它可以用于控制斩波和/或自动调零操作以降低放大器的输入偏置电压。此外，输出开关组4接收反相时钟信号CLKB和非反相时钟信号CLKB，其可以用于控制斩波和/或自动调零操作。
在一个实施例中，非反相和反相时钟信号CLK、CLKB可以控制输入开关组2，以在被放大器19的放大电路3放大之前斩波或调制输入信号。此外，该非反相和反相时钟信号CLK、CLKB可以控制输出开关组4斩波或解调经放大的差分输入信号，其可以被进一步放大和/或以其他方式处理，以产生放大器的输出电压。在另一个实施例中，诸如通过当放大电路3自动调零时从放大器的放大路径断开放大电路3，非反相和反相时钟信号CLK、CLKB可以控制输入开关组2和输出开关组4以辅助提供自动调零。
尽管图1B示出时钟信号的一个具体实施方式，所述输入开关组2和/或输出开关组4可以接收更多或更少的时钟信号和/或时钟信号的不同组合，例如包括重叠或非重叠的时钟信号。
输入开关组2可以包括选择电路和多个输入开关。此外，输入开关可以单独选择用于在第一开关组或关联于非反相输入电压端子VIN+的子电路中操作，或者在第二开关组或关联于反相输入电压端子VIN-的子电路中操作。如图1B所示，输入开关组2可以从可编程存储器9接收第一控制信号CTL1。第一控制信号CTL1可用来使用连接到组的终端的开关的特定配置而配置所述输入开关组2。类似地，输出开关组4可以包括选择电路和多个输出开关，并且可以差分操作。此外，输出开关组4接收第二控制信号CTL2，其可以用于使用开关的特定配置而配置输出开关组4。
在设备制造期间，输入开关组2的每个开关和输出开关组4的每个开关可招致失配。对于输入开关组2和输出开关组4的给定开关配置，放大器19可以具有至少部分从电荷注入失配导致的残余输入偏移电压。残余输入偏移电压可随着工作点而变化，诸如温度、电源电压、偏置电流和/或共模输入电压。
在某些配置中，可以在校准期间对于输入开关组2和输出开关组4的各种开关配置确定放大器19的残余电荷注入相关的错误。另外，该数据可用于确定所述输入开关组2的特定开关配置和具有低残余电荷注入相关的错误的输出开关组4的特定开关配置。此外，可编程存储器9可以使用对应于选择的开关配置的数据进行编程，以使得放大器19在操作过程中操作所选择的开关配置。
在图示的配置中，放大器19包括输入开关组和输出开关排。然而，本文的教导也适用于其它的配置，诸如其中输入开关组或输出开关组被省略的实施方式，和/或包括附加的输入和/或输出开关组的实施方式。
图2A和2B是根据一个实施例的开关组8的示意框图。图2A示出在由控制信号CTL配置之前的开关组8，以及图2B示出了由控制信号CTL配置之后的开关组8的例子。
开关组8示出开关组的一个实施方式。开关组8可用于实现例如图1A的开关组1。然而，开关组1可以其它方式实施，包括例如，使用更多或更少的开关和/或使用附加开关组的配置。此外，为清楚起见，开关组可包括附加的部件、端子和/或未在图2A和2B示出的电路。
开关组8包括第一输入端1A、第二输入端1B、第一输出端OA、第二输出端OB、第一到第十开关5a-5j和选择电路7。此外，选择电路7接收控制信号CTL，其可用于选择开关5a-5j的第一部分用于在第一开关组6a中操作，以及选择开关5a-5j的第二部分用于在第二开关组6b中操作。第一开关组6a中的开关可以具有电连接到第一输入端IA的开关输入，电连接到第一输出端OA的开关输出，以及接收时钟信号CLK的时钟输入。另外，第二开关组6b的开关可以具有电连接到第二输入端1B的开关输入，电连接到第二输出端OB的开关输出，以及接收时钟信号CLK的时钟输入。
在某些实施方式中，开关5a-5j被设计成具有不存在制造偏差的基本相同的驱动器强度和/或几何现状，和选择电路7被配置为在第一和第二开关组6a、6b中包括相等数目的开关。
在包括开关组8的集成电路的制造期间，每个开关5a-5j可招致随机错配，这可导致电荷注入失配。对于在第一和第二开关组6a中的开关的特定配置，如图6b所示，开关组8对于电荷注入失配的总贡献可以基于第一开关组6a的开关的失配相对于第二开关组6b的开关的错配。
在包括开关组8的集成电路的制造期间，开关的不同选择的组合可以包括在第一和第二开关组6a、6b中，和对于每个选定的开关配置观察到电荷注入失配。此外，基于该数据，可以选择特定的开关配置，例如具有最小电荷注入失配相关联的开关的组合。此外，可编程存储器(诸如，图1A的可编程存储器9)可使用对应于所选择的开关配置数据进行编程。该可编程存储器可以产生控制信号CTL，其中选择电路7可使用所述控制信号CTL以选择开关在第一和第二开关组6a、6b中操作。
在图2B所示的例子中，选择电路7使用控制信号CTL以选择第二、第三、第五和第九开关5b、5c、5e、5i用于第一开关组6a的操作。此外，选择电路7利用控制信号CTL以选择第四、第六、第七和第十开关5d、5f、5g、5j用于在第二开关组6b的操作。此外，在图示的例子中，第一和第八开关5a、5h没有被选择，用于在第一或第二开关组6a、6b进行操作。虽然图2B示出了第一和第二开关组6a、6b之间的开关5a-5j的可能配置的一个示例，在图2B中示出的分配仅是示例性的，而开关组8可以通过其它方式进行配置。
尽管所示开关组8包括十个开关，开关组可适于包括更多或更少的开关。在一个实施例中，开关组包括约4至约24个开关之间。然而，其他配置是可能的。
开关5a-5j可以对应于多种类型的开关。在一个实施例中，开关5a-5j包括场效应晶体管(FET)，诸如金属氧化物半导体(MOS)晶体管。如本文所用并作为本领域普通技术人员理解，MOS晶体管也可以具有由不是金属的材料(诸如，聚硅)造出来的栅极，并且可具有不只是用氧化硅，但与其他电介质(例如，高k电介质)实施的电介质区域。
如上所述，选择电路7可以使用控制信号CTL选择开关5a-5j的第一部分以包括在第一开关组6a中，和选择开关5a-5j的第二部分以包括在第二开关组6b中。在图示的配置中，少于所有开关5a-5j被被选择用于操作第一和第二开关组6a、6b。然而，其它配置是可能的，诸如其中所有的开关5a-5j被包括在任一第一开关组6a或第二开关组6b的实施方式。
在某些实现方式中，选择电路7可包括电路，用于在所述第一组开关6a或第二开关组6b中选择地包括任何特定的开关。然而，在其它配置中，某些开关可以选择性地包括在仅仅一个特定开关组中。例如，在一个实施例中，选择电路7从第一开关组或池中选择第一开关群6a和从第二开关组选择所述第二开关群6b，其中在第一和第二组开关中的至少一些开关是不同的。
图3A和3B是根据一个实施例的开关组17的示意框图。图3A示出由控制信号CTL配置之前的开关组17，并且图3B示出由控制信号CTL配置之后的开关组17的一个示例。
该开关组17示出开关组的一个实施方式。开关排17可以用于实现例如图1B的输入开关组2和/或图1B的输出开关组合4。然而，图1B的输入开关组2和/或输出开关组4可以以其他方式来实现。
开关组17包括第一输入端1A、第二输入端1B、第一输出端OA、第二输出端OB、第一至第十三开关5a-5m和选择电路7。此外，选择电路7接收控制信号CTL，其可用于选择开关5a-5m的第一部分以操作在第一开关组6a，选择开关5a-5m的第二部分以操作在第二开关组6b，以选择开关5a-5m的第三部分用于操作在第三开关组6c，以及选择开关5a-5m的第四部分用于操作在第四开关组6d。
在图示的配置中，在第一开关组6a中可以具有电连接到第一输入端IA的开关输入，电连接到第一输出端OA的开关输出、接收第一时钟信号CLK1的时钟输入。另外，第二开关组6b的开关可具有电连接到第二输入端子1B的开关输入、电连接到第二输出端OB的开关输出、接收第一时钟信号CLK1的时钟输入。此外，在第三开关组6c中的开关可具有电连接到第一输入端子IA的开关输入、电连接到第二输出端的OB的开关输出，和接收第二时钟信号CLK2的时钟输入。另外，在第四组开关6d中的开关可具有电连接到第二输入端子1B的开关输入、电连接到第一输出端OA的开关输出，和接收第二时钟信号CLK2的时钟输入。
所说明的开关组17可用于向第一和第二输入端IA、IB之间接收的差分输入信号提供斩波操作。例如，当第一时钟信号CLK1是逻辑高且第二时钟信号CLK2是逻辑低时，第一和第二开关组6a、6b可以用于将第一输入端IA电连接到第一输出端OA和将第二输入端IB电连接到第二输出端OB。另外，当第一时钟信号CLK1是逻辑低且第二时钟信号CLK2是逻辑高时，第三和第四开关组6c、6d可以用于将第一输入端IA电连接到第二输出端的OB和将第二输入端IB电连接到第一输出端OA。
在某些实施方式中，开关5a-5m设计成具有基本相同的驱动器强度和/或不存在制造偏差的几何形状。然而，在包括所述开关组17的放大器的制造过程中，每个开关5a-5m可招致随机错配，这可导致放大器的残余电荷注入相关的错误。对于在第一至第四开关组6a至6d中的开关的给定配置，开关组17对放大器的残余电荷注入相关的错误的总贡献可以基于第一开关组6a中开关的失配相对于第二开关组6b的开关的失配以及第三开关组6c中的开关的失配相对于第四开关组6d的开关的失配。
在包括开关组17的放大器的校准期间，开关的不同选择的组合可以包括在第一到第四开关组6a-6d中，并且对于每个选定的开配置关，可以观察到放大器的残余电荷注入相关的错误。此外，基于该数据，可以选择特定的开关配置，例如和最小残余电荷注入相关的错误相关联的开关的组合。此外，可编程存储器(诸如，图1B的可编程存储器9)可使用对应于所选择的开关配置数据进行编程。该可编程存储器可以产生控制信号CTL，选择电路7可使用其以选择在开关组6a至6d中操作的开关。
在图3B中所示的例子中，选择电路7使用控制信号CTL选择第八，第九，第十三和开关5h、5i、5m用于在第一开关组6a的操作。此外，选择电路7使用控制信号CTL选择第二、第四和第十开关5b、5d、5j用于在第二开关组6b的操作。此外，选择电路7利用控制信号CTL选择第三、第五和第十二开关5c、5e、5i，用于在第三组开关6c的操作。此外，选择电路7利用控制信号CTL以选择第一、第六和第十一开关5a、5f、5k以在第四开关组6d的操作。此外，在图示的例子中，第七开关5g未被选择用于在任意的开关组6a-6d的操作。尽管图3B示出了开关组6a-6d之间的开关5a-5m的可能分布的一个示例，在图3B所示的分配仅是说明性的，而开关组17可以以其他方式配置。
尽管所示开关组17包括13个开关，开关组可适于包括更多或更少的开关。开关5a-5m可以对应于多种类型的开关，包括例如FET。
在图示的配置中，少于所有的开关5a-5m被选择用于在开关组6a-6d操作。然而，其它配置是可能的，例如，其中所有的开关5a-5m都包含在开关组中的实施方式。在某些实现方式中，选择电路7可包括电路，用于选择性地包括第一开关组6a、第二开关组6b、第三开关组6c、或第四开关组6d中的任何特定开关。然而，在其它配置中，某些开关可以选择性地包括在只有一个特定开关组中。例如，选择电路7可以从两个或多个开关池选择用于在开关群6A-6D所使用的开关，其中在开关池中的开关中的至少部分是不同的。
图4A是根据一个实施例的斩波放大器50的电路图。斩波放大器50包括第一或非反相输入电压端VIN+，第二或反相输入电压端VIN-，输出电压端VOUT，输入斩波开关组11，第一输出斩波开关组12a，第二输出斩波开关组12b，电流源13，第一和第二n型金属氧化物半导体(NMOS)输入晶体管15、16，第一和第二p型金属氧化物半导体(PMOS)负载晶体管21、22，第一和第二PMOS共源共栅晶体管23、24，第一和第二NMOS负载晶体管31、32，第一和第二NMOS共源共栅晶体管33、34，输出放大电路41，积分电容器42和反馈电容器43。
尽管图4A的斩波放大器50示出了斩波放大器的一个例子，其可以包括一个或多个开关组，本文的教导可应用于各种各样的电子电路，其中包括例如使用其它电路拓扑来实现的放大器。
输入斩波开关组11包括电连接到所述非反相输入电压端子VIN+的第一输入端，电连接到反相输入端子VIN的第二输入端，电连接到第一NMOS输入晶体管15的栅极的第一输出端，和电连接到第二NMOS晶体管16的栅极的第二输出端。输入斩波开关组11还包括接收非反相斩波时钟信号CLKCHOP的第一时钟端，接收反相斩波时钟信号CLKCHOPB的第二时钟端，以及接收第一控制信号CTL1的控制端。电流源13包括电连接到第一和第二NMOS输入晶体管15、16的源的第一端和电连接到第一电源电压V1的第二端，其可以例如是功率低或地面供给。电流源13可以用来提供偏置或尾电流到第一和第二NMOS输入晶体管15、16，其用作差动晶体管对。第一NMOS输入晶体管15还包括电连接到所述第一PMOS负载晶体管21的漏极和第一PMOS共源共栅晶体管23的源极的漏极。第二NMOS输入晶体管16还包括电连接到第二PMOS负载晶体管22的漏极和第二PMOS共源共栅晶体管24的漏极的漏极所述。第一PMOS负载晶体管21还包括电连接到第一参考电压VREF1和第二PMOS负载晶体管22的栅极的栅极。第一PMOS负载晶体管21还包括电连接到第二供电电压V2的源极，其可以例如是电源高供给。第二PMOS负载晶体管22还包括电连接到第二电源电压V2的源极。第一PMOS共源共栅晶体管23还包括电连接到第二基准电压VREF2和第二PMOS共源共栅晶体管24的栅极的栅极。
第一个输出斩波开关组12a包括电连接到第一PMOS共源共栅晶体管23的漏极的第一输入端，电连接到第二PMOS共源共栅晶体管24的漏极的第二输入端，电连接到输出放大电路41的反相输入端的第一输出端，以及电连接到输出放大电路41的非反相输入的第二输出端。第一输出斩波开关组12a进一步包括接收反相斩波时钟信号CLKCHOPB的第一时钟端，接收非反相斩波时钟信号CLKCHOP的第二时钟端，以及接收第二控制信号CTL2的控制端。反馈电容器43包括电连接到输出放大电路41的反相输入端的第一端，和电连接到输出放大电路41的输出和输出电压端VOUT的第二端。积分电容器42包括电连接到输出放大电路41的非反相输入端的第一端和电连接到第一电源电压V1的第二端。
第二输出斩波开关组12b中包括电连接到输出放大电路41的反相输入端子的第一输出端，电连接到输出放大电路41的非反相输入端的第二输出端，电连接到第一NMOS共源共栅晶体管33的漏极的第一输入，而电连接到第二NMOS晶体管共源共栅34的漏极的第二输入端。第二输出斩波开关组的12b进一步包括接收反相斩波时钟信号CLKCHOPB的第一时钟端，接收非反相斩波时钟信号CLKCHOP的第二时钟端，以及接收第三控制信号CTL3的控制端。第一NMOS共源共栅晶体管33还包括电连接到第三参考电压Vref3和第二NMOS晶体管共源共栅34的栅极的栅极。第一NMOS共源共栅晶体管33还包括电连接到第一NMOS负载极晶体管31的漏极的源极。第二NMOS共源共栅晶体管34还包括电连接到第二NMOS负载晶体管32的漏极的源极。第一NMOS负载晶体管31还包括电连接到第一电源电压V1的源极和电气地连接到第四基准电压VREF4的栅极和第二NMOS负载晶体管32的栅极的源极。第二NMOS负载晶体管32还包括电连接到第一电源电压V1的源极。
第一控制信号CTL1可用于控制输入斩波开关组11的开关结构。另外，第二控制信号CTL2可用于控制第一输出斩波开关组12a的开关配置，并且第三控制信号CTL3可以用来控制第二输出斩波开关组12b的开关配置。第一控制信号CTL1、第二控制信号CTL2和第三控制信号CTL3可以通过可编程存储器来产生，如图1A和1B中的可编程存储器9。
尽管图4A示出包括3个斩波开关组的配置，在此的教导也适用于配置使用更多或更少的斩波开关组，例如包括具有1个斩波开关组的配置。然而，相对于单一组配置，包括多个斩波开关组可以有助于进一步降低斩波放大的剩余电荷注入相关的错误。
缺席校正，斩波放大器可以具有残余电荷注入相关的错误，这可以由从时钟信号线向信号路径电荷注入失配部分引起。例如，相对于从一个时钟信号节点注入到放大器的反相输入端，残余的电荷注入相关的错误可导致从时钟信号节点注入的电荷到放大器的非反相输入端子之间的失配。虽然布局技术可以减轻失配，斩波放大器仍然可以具有残余电荷注入相关的错误。
在图示的配置中，输入斩波开关组11、第一输出斩波开关组12a及第二输出斩波开关组12b可分别使用第一控制信号CTL1、第二控制信号CTL2、第三控制信号CTL3分别配置，用于使用低残余输入偏移电压或低差分输入电流校准放大器。例如，在设备制造期间，在输入斩波开关组中的每个开关可以出现随机错配。这种失配的效果可随着工作点变化。组的总电荷注入不平衡可以等于分配给第一组中的开关的电荷注入总和，减去分配给第二组开关中的电荷注入总和。在图示的配置中，对于第一控制信号CTL1、第二控制信号CTL2和第三控制信号CTL3的不同设置，可观察到斩波放大器50的剩余差分输入电流和/或残余的输入偏移电压。此外，该斩波放大器50可以被编程为操作开关组的选择开关配置，以提供具有低的残余差分输入电流和/或低的残余输入偏移电压的放大器。
尽管图4A的斩波放大器50示出可以包括一个开关组的斩波放大器的一个示例，本文的教导适用于各种斩波放大器，例如包括使用其它电路拓扑实现的斩波放大器。此外，这里的教导是应用到放大器的其它构造，包括例如自动调零放大器或结合自动调零和斩波的放大器。
图4B是根据另一实施例的斩波放大器60的电路图。图4B的斩波放大器60类似于图4A的斩波放大器50，所不同的是斩波放大器60示出了输出斩波电路的不同配置。例如，对比包括第一和第二输出斩波开关组12a和12b的图4A的斩波放大器50，斩波放大器60包括输出斩波开关组12。
如图4B所示，输出斩波开关组12包括电连接到所述第一PMOS共源共栅晶体管23的漏极和第一NMOS共源共栅晶体管33的漏极的第一输入端，电连接到第二PMOS共源共栅晶体管24的漏极和第二NMOS共源共栅晶体管34的漏极的第二输入端，电连接到输出放大电路41的反相输入端和反馈电容器43的第一端的第一输出端，及电连接到输出放大电路41的非反相输入端和积分电容器42的第一端的第二输出端。另外，所述输出斩波开关组12还包括接收所述反相斩波时钟信号CLKCHOPB的第一时钟端，接收所述非反相斩波时钟信号CLKCHOP的第二时钟端，和接收第二控制信号CTL2的控制端。
本文的教导适用于多种多样的输入和输出斩波开关配置。例如，斩波放大器可以包括多个输入和/或输出斩波开关。另外，在某些配置中，一个或多个输入和/或输出斩波开关可以接收不同的时钟信号，例如具有不同的延迟、重叠、非重叠和/或相位的时钟信号。
斩波放大器60的另外细节可以类似于之前所描述那些。
图4C是根据另一实施例的斩波放大器70的电路图。图4C的斩波放大器70类似于图4A的斩波放大器50，所不同的是斩波放大器70示出了输出斩波电路的不同配置。
例如，相对于图4A的斩波放大器50，图4C的斩波放大器70示出其中第一输出斩波开关组12a与第一和第二PMOS共源共栅晶体管23、24的顺序是翻转或逆转的结构。此外，相对于图4A的斩波放大器50，图4C的斩波放大器70示出了其中第二输出斩波开关组12b和在第一和第二NMOS共源共栅晶体管33、34的顺序被翻转或颠倒的结构。
本文的教导适用于多种多样的输入和输出斩波开关配置，并且图4C示出又一示例斩波开关配置。然而，其他配置是可能的。
图5A是根据一个实施例的斩波开关组810的电路图。所述斩波开关组810包括第一输入端1A、第二输入端1B、第一输出端OA、第二输出端OB、第一时钟端CLK、第二时钟端CLKB和控制端CTL。
虽然图5A的断续开关组810示出了斩波开关组的一个实例，本文的教导可应用于各种各样的斩波开关组配置。
该斩波开关组810还包括第一多个时钟控制的开关811、第二多个时钟控制的开关812、第一多个输入选择开关821、第二多个输入选择开关822、第一多个输出选择开关823和多个第二输出选择开关824。如图5A所示，第一多个时钟控制的开关811包括接收第一时钟信号CLK的时钟输入，和第二多个时钟控制的开关812包括接收第二时钟信号CLKB的时钟输入。
在图示的结构中，输入选择开关821、822和输出选择开关823、824共同作为选择电路，它控制第一多个时钟控制的开关811A和第二多个时钟控制的开关812的电连接操作。例如，在某些配置中，输入选择开关821、822和输出选择开关823、824可以用于在第一输入端子IA和第一输出端之间、第一输入端子IA和第二输出端OB之间、第二输入端IB和第一输出端OA之间，或者第二输入端子IB和第二输出端OB之间电连接特定的时钟控制的开关OA。因此，输入选择开关821、822和输出选择开关823、824可以用于例如将任何给定的时钟控制开关置于四个开关组之一。
尽管时钟控制的开关和选择开关的具体数字示出在图5A，示例仅仅是说明性的，并且斩波开关组可以包括更多或更少的时钟控制的开关和/或选择开关。
图5B是根据另一实施例的斩波开关组830的电路图。所述斩波开关组830包括第一输入端IA、第二输入端1B、第一输出端OA、第二输出端OB、和第一时钟端CLK、第二时钟端CLKB和控制端CTL。
斩波开关组810还包括多个时钟控制的开关831、多个输入选择开关832、多个输出选择开关833和时钟发生电路835。
在图示的配置中，输入选择开关832、输出选择开关833和时钟产生电路835共同作为选择电路操作。输入选择开关832以及输出选择开关833可以用来控制时钟控制的开关831。例如，在某些配置中，输入选择开关832以及输出选择开关833的电连接可以用于在第一输入端IA和第一输出端OA之间、第一输入端IA和第二输出端OB之间、第二输入端IB和第一输出端OA、或第二输入端IB和第二输出端OB之间电连接特定的时钟控制的开关。因此，输入选择开关832以及输出选择开关833可以用于例如将任何给定的时钟控制的开关置于四个开关组之一。此外，时钟产生电路835可用于控制被提供给特定时钟控制开关的时钟信号。例如，在某些实施例中，时钟产生电路835可包括逻辑电路和/或多路转换器，用于选择性地提供第一时钟信号CLK或第二时钟信号CLKB到每个时钟控制的开关831。
虽然所述斩波开关组810和图5A-B的830示出了斩波开关组的两个例子，这里的教导可应用于各种各样的斩波开关组配置。
图6是根据一个实施例的开关晶体管组110的电路图。开关晶体管组110包括第一源或输入端SA，第二源极端SB，第一漏极或输出端DA，第二漏极端DB，时钟端CLK，以及分别与第一至第四控制比特相关联的控制端CTL<1>、CTL<2>、CTL<3>、CTL<4>。
开关晶体管组110还包括第一至第四NMOS晶体管121-124，第一到第四信号源选择开关131-134，和第一至第四漏极选择开关141-144。虽然示为包括四个晶体管和相应的选择开关，本文中教导适用于包括n个晶体管的配置。在一个实施例中，n被选择为在约4至约24个晶体管的范围内。
在图示的结构中，第一至第四源极选择开关131-134和第一至第四漏极选择开关141-144操作作为选择电路，其可以使用控制信号的不同位来控制。例如，控制信号的位可用于选择性地连接第一至第四NMOS晶体管121-124的漏极至第一漏极端DA或第二漏极端DB，并有选择地在连接第一至第四NMOS晶体管121-124的源极至第一源极端SA或第二源极端SB。如图6所示，第一至第四NMOS的栅极晶体管121-124电连接到时钟端子CLK。
在某些实现中，第一至第四NMOS晶体管121-124都设计有同样的驱动力和/或几何形状。
第一个至第四源选择开关131-134和第一至第四漏极选择开关141-144可用于电连接NMOS晶体管121-124的第一部分到第一漏极端DA和第一源端SA，并电连接NMOS晶体管121-124的第二部分到第二漏极端DB和第二源极端SB。在某些实现方式中，晶体管的选择配置可以在工厂测试期间确定，并且可以被保持在芯片上的可编程存储器中。
虽然图6示出使用NMOS晶体管实现的开关组，本文的教导可应用于使用p型晶体管，或n型和p型晶体管的组合来配置。
图7是根据一个实施例的自动调零放大器200的示意图。自动调零放大器200包括第一输入开关组201、第二输入开关组202、第一放大级211、第二放大级212、第一输出开关221、第二输出开关222、定时控制电路215和输出级216。自动调零放大器200还包括非反相输入端电压端子VIN+、倒相输入电压端子VIN-和输出电压端VOUT。
第一个输入开关组201包括电连接到非反相输入电压端子VIN+的第一输入端，电连接到反相输入电压端VIN-的第二输入端，电连接到非反相第一放大级211的输入的第一输出端，以及电气地连接到第一放大级211的反相输入的第二输出端。第一输入开关组201进一步包括接收第一时钟信号CLK1的时钟端以及接收第一控制信号CTL1的控制端。第一放大级211还包括：第一自动调零电路209a，其可以使用由定时控制电路215产生的第一自动调零控制信号进行控制。第一输出开关221包括电连接到第一放大级211的输出的输入端，从时序控制电路215接收第三时钟信号的时钟终端，和电连接到输出级216的输入的输出端。输出级216还包括电连接到输出电压端VOUT的输出。
第二输入开关组202包括电连接到非反相输入电压端子VIN+的第一输入端、电连接到反相输入电压端子VIN-的第二输入端、电连接到非反相第二放大级212的输入的第一输出端，以及电气地连接到第二放大级212的反相输入的第二输出端。第二输入开关组202还包括接收第二时钟信号CLK2的时钟端和接收第二控制信号CTL2的控制端。第二放大级212还包括第二自动调零电路209b，其可以使用由定时控制电路215产生的第二自动调零控制信号来控制。第二输出开关222包括电连接到第二放大级212输出的输入端，从时序控制电路215接收第四时钟信号的时钟端，和电连接到输出级216的输入端的输出端。
所示的自动调零放大器200在乒乓构造被实现，其中第一放大级211提供放大，而第二放大级212被自动归零，以及其中第二放大级212提供放大而第一放大级211被自动调零。通过以这种方式配置放大器200，即使当放大级被自动调零以减少所述放大器的输入失调电压，该放大器可以提供放大。乒乓自动调零的更多细节可以在于2002年11月5日发行、标题为“PING-PONGAMOLIFIERWITHAUTO-ZEROINGCHOPPING”的共同拥有的美国专利No.6476671中描述。
当第一放大级211正在自动归零时，定时控制电路215可以从放大器的信号路径上断开第一放大级211。例如，定时控制电路215可控制第一输入开关组201和第一输出开关221以断开第一放大级211。类似地，当第二放大级212被自动归零时，定时控制电路215可以从使用第二输入开关组202和第二输出开关222从放大器的信号路径断开第二放大级212。在某些配置中，当第一放大级211被自动归零时，第一输入开关组201也可以用于彼此电连接第一放大级的非反相输入和反相输入，和当第二放大级212正在自动调零时，第二输入开关组202还可以用于彼此电连接所述第二放大级的非反相输入和反相输入。
在图示的配置中，第一和第二输入开关组201、202被实现为使用第一和第二控制信号CTL1、CTL2分别控制的开关组。使用在组的第一输入端和第一输出端之间以及组的第二输入端和第二输出端之间耦合的特定开关配置，第一控制信号CTL1可用于配置第一输入开关组201。另外，使用在组的第一输入端和第一输出端之间以及组的第二输入端和第二输出端之间耦合的特定开关配置，第二控制信号CTL2可用于配置第二输入开关组202。
自动调零放大器200的另外细节可以类似于之前所描述那些。
虽然在自动调零的放大器如图7200示出了可包括一个或多个开关组的自动调零放大器的一个示例，本文的教导可应用于各种各样的自动调零放大器，其中例如包括采用其它电路拓扑结构来实现的自稳零放大器。
图8是根据一个实施例校准电子电路的方法400的流程图。该方法400可被用于校准例如本文的任何电子电路。应该理解，该方法可以包括更多或更少的操作。
校准电子电路的示出方法400开始于块401，其中开关组使用时钟信号控制。开关排被电耦合到电子电路的第一输入和第二输入。
方法400继续到块402，其中，对于开关组的多个选择开关配置的每一个，观察在一个或多个操作条件下电子电路的电荷注入失配。
在某些实现方式中，在多个操作条件确定电子电路的电荷注入失配，包括在相同操作变量的两个或多个值。跨至少一个操作变量的多个值确定的电荷注入失配可用于确定电荷注入失配横跨工作范围如何变化。例如，电荷注入失配可以随着温度、电源电压、偏置电流和共模输入电压变化或更改。通过确定跨越至少一个操作变量的两个或多个值的电荷注入失配，可以选择提供相对小的电荷注入失配的开关配置。
在随后的框403中，选择在一个或多个操作条件下具有降低或最小电荷注入失配的开关组的特定开关配置。在某些配置中，在特定操作点，所选择的开关的配置可以对应于具有最小电荷注入失配的开关配置。然而，在其它配置中，所选择的开关配置可以对应于跨越多个操作条件具有相对小的变化或改变的电荷注入失配相关联的开关配置。例如，所选择的开关配置可以对应于开关配置，其中电荷注入失配具有大约横跨温度、电源电压、偏置电流和/或共模输入电压的变化的最小漂移。
方法400继续到块404，其中对应于所选开关配置的数据存储在可编程存储器中，使得所述电子电路使用所选择的开关配置进行操作。
图9是根据一个实施例的校准放大器的方法500的流程图。方法500可用于校准例如本文中的任何放大器。应该理解，该方法可以包括更多或更少的操作。
校准放大器的示出方法500开始于块501，其中在放大器上使用时钟信号，部分通过控制放大器的开关组，执行自动调零操作或斩波操作中的至少一个。
方法500继续到块502，其中在一个或多个操作条件下，对于开关组的多个选择开关配置的每一个，观察放大器的残余电荷注入相关的错误。当放大器使用负反馈连接时，放大器的残余电荷注入相关的错误可以以各种不同的方式确定，包括例如，通过确定放大器的非反相和反相输入端之间的电压差，或其放大版本。在某些实施方式中，在稳态条件下，该电压差可以使用用于控制开关组操作的时钟信号观察。
在某些实施方式中，放大器的残余电荷注入相关的错误是在多个运行条件决定的，包括在相同操作变量的两个或多个值。跨越至少一个操作变量的多个值确定放大器的残余电荷注入相关的错误可用于确定数量如何跨越工作范围变化。例如，放大器的残余输入偏移电压可以随着温度、电源电压、偏置电流和共模输入电压变化或更改。通过确定跨越至少一个操作变量的两个或更多值的残余输入偏移电压，可选择提供相对小的输入偏移变化的开关配置。
虽然方法500被示出为包括开关组的放大器的情况，放大器可以包括多个开关组，并且可以对组的每个选定开关配置确定放大器的残余电荷注入相关的错误。在某些实施方式中，对于多个开关组之一的不同开关配置，确定放大器的残余电荷注入相关的错误，而另一开关组处于固定的开关配置。一旦特定的开关组已配置，该方法可以被重复，直到所有的开关组进行配置。在其它实施方式中，改变两个或多个开关组的开关配置时，确定残余的电荷注入相关的错误。
在随后的框503中，在一个或多个操作条件下，选择具有降低或最小残余电荷注入相关的错误的开关组的特定开关配置。在某些配置中，所选择的开关配置可以对应于在特定工作点具有最小剩余电荷注入相关的错误的开关配置。然而，在其它配置中，所选择的开关配置可以对应于跨越多个操作条件与具有相对小的变化或剩余电荷注入相关的错误的变化相关联的开关配置。例如，所选择的开关配置可以对应于开关配置，其中放大器的残余输入偏移电压具有横跨温度、电源电压、偏置电流和/或共模输入电压的变化的约最小漂移。在一个实施例中，所选择的开关配置对应于在操作条件的范围具有关于约最小平均平方误差的开关配置。
方法500继续到块504，其中，对应于所选开关配置的数据存储在可编程存储器中，使得放大器使用所选择的开关配置操作。
在某些实施方式中，可编程存储器是非易失性存储器集成芯片上，或与放大器的共同封装，和非易失性存储器在工厂测试期间使用数据进行编程。
然而，其它配置是可能的，诸如其中放大器在加电和/或校准周期校准的实施方式。
图10是根据另一实施例的校准放大器的方法510的流程图。该方法510可用于校准例如本文中的任何放大器。应该理解，该方法可以包括更多或更少的操作。
校准放大器的示出方法510开始于块511，其中，在多个操作条件，开关组的多个选择开关配置的每个，所述放大器的残余电荷注入相关的错误都观察到，其中所选择的开关配置对应于小于开关组的所有可能开关配置。
放大器的残余电荷注入相关的错误可以以各种方式观察到，并且可以跨多个操作条件来观察，包括两个或多个值或至少一个操作变量的扫描。
在图示的方法510中，对于开关组的少于所有可能的开关配置，观察残余电荷注入相关的错误。通过观察少于所有可能的开关配置的残余电荷注入相关的错误，可以减少放大器的校准时间。在一个实施例中，多个线性独立开关配置，观察残余的电荷注入相关的错误。
该方法510继续到块512，其中确定在多个运行条件下指示组的开关对残余电荷注入相关的错误的影响的效果数据。在本文特定的配置中，每个开关作为矢量的贡献可以得到解决。此外，每个开关的贡献可以进一步分解成若干效果，这本身可以是矢量。在特定的配置中，一个或多个效果可以选择性地最小化或减少。在一个实施例中，所述效果数据包括多个矢量，包括表示对于多个操作条件的每个，多个开关对残余电荷注入相关的错误的影响的数据。
在随后的方框513中，效果数据用于选择在多个操作条件下具有降低或最小电荷注入相关的错误的开关组的特定配置。该开关组所选择的开关配置可以对应于对于其观测到放大器的残余电荷注入相关的错误的开关配置或对于其未观察到放大器的残余电荷注入相关错误的开关配置中的一个。在某些实施方式中，通过计算效果数据的矢量的不同组合的的线性组合并且确定具有最小均方长度的线性组合，选择所选择的开关配置。
该方法510可用于选择开关配置，其可跨多个操作点(诸如，温度，电源电压，偏置电流，和/或共模输入电压)提供低电荷注入相关的错误。相对于其中对于开关组的每一个开关结构观察放大器的残余电荷注入相关的错误的方案，该方法510可包括较少的校准时间。
该方法510继续到块514，其中对应于所选定的开关配置的数据存储在可编程存储器中，使得放大器使用所选择的开关配置进行操作。
图10的方法510的另外细节可以类似于之前描述的用于图9的方法500。
前面的描述和权利要求中可以指元件或特征为被“连接”或“耦合”在一起。如本文所使用的，除非否则明确声明，“连接”意指一个元件/特征直接或间接地连接到另一元件/特征，并且不一定是机械连接。同样地，除非明确声明，否则“耦合”意指一个元件/特征直接或间接地耦合到另一个元件/特征，并且不一定是机械连接。因此，尽管在图中所示的各种原理图描绘元件和部件的组件示例布置，附加中间元件，设备，特征或可以存在于实际的实施例中(假设所描绘的电路的功能性没有被不利影响)。
应用
采用上述方案的设备可以被实现为各种电子设备。电子设备的示例可以包括(但不限于)医疗成像和监测、消费电子产品、消费者电子产品、电子测试设备等。电子设备的示例还可以包括存储器芯片、存储器模块、光网络或其它通信网络的电路和磁盘驱动器电路。消费电子产品可包括(但不限于)移动电话、电话、电视、计算机监视器、计算机、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、汽车、立体声系统、盒式磁带录音机或播放器、DVD播放器、CD播放器、VCR、MP3播放器、收音机、摄像机、照相机、数码相机、便携式存储器芯片、洗衣机、干衣机、洗衣机/干衣机、复印机、传真机、扫描仪、多功能外围装置、手表、时钟等。另外，电子设备可以包括未完成的产品。
尽管本发明已经在某些实施例中进行了描述，对于本领域技术人员显而易见的其他实施例包括不提供所有的本文所阐述的特征和优点的实施例，也在本发明的范围之内。此外，上述的各种实施例可被组合以提供进一步的实施例。此外，在一个实施例的上下文中所示的某些特征也可以合并到其他实施例中。因此，本发明的范围仅通过参考所附权利要求限定。

Claims (28)

1.一种装置，包括：
可编程存储器，被配置为产生第一控制信号；
开关组，被配置成在第一输入端接收第一输入信号和在第二输入端接收第二输入信号，其中，所述开关组进一步被配置为在第一输出端产生第一输出信号和在第二输出端产生第二输出信号，其中，所述开关组包括选择电路和多个开关；
电子电路，包括配置成接收来自所述开关组的第一输出信号的第一输入端和配置成接收来自所述开关组的第二输出信号的第二输入端；
其中，选择电路，被配置为根据该第一控制信号选择所述多个开关的第一部分用于第一开关组的操作，其中，所述选择电路进一步被配置为根据第一控制信号选择所述多个开关的第二部分用于第二开关组的操作，其中，所述第一开关组配置在所述开关组的第一输入端和第一输出端之间的第一信号路径中进行操作，其中所述第二开关组被配置成在开关组的第二输入端和第二输出端之间的第二信号路径中进行操作，以及其中所述第一开关组和所述第二组开关是由第一时钟信号可控制的。
2.如权利要求1所述的装置，其中，所述可编程存储器包括存储于其中的数据，其中所述数据与所述第一控制信号的选择状态相关联，其中相比于所述第一控制信号的至少第二状态，所述第一控制信号的所选状态对应于第一和第二开关组中具有较小电荷注入失配的的多个开关的特定开关配置。
3.如权利要求1所述的装置，其中不存在制造偏差，多个开关中的每一个的驱动强度或几何形状的至少一个是基本相同的。
4.如权利要求1所述的装置，其中，所述选择电路经配置以在第一和第二开关组中选择相同数量的开关。
5.如权利要求1所述的装置，进一步包括集成电路(IC)，其中，所述IC包括所述可编程存储器、开关组和电子电路。
6.如权利要求1所述的装置，其中，所述多个开关包括多个场效应晶体管。
7.如权利要求1所述的装置，其中，所述电子电路包括放大电路，其中所述第一输入信号和第二输入信号之间的电压差包括差分输入电压信号。
8.如权利要求7所述的装置，其中，所述装置进一步包括包括开关组的斩波电路或自动调零电路的至少一个，其中，所述可编程存储器包括存储于其中的数据，其中，所述数据关联于第一控制信号的选择状态，其中，与第一控制信号的至少第二状态相比，所述第一控制信号的所选状态对应于在第一和第二开关组中具有开关组的较小残余电荷注入相关的错误的多个开关的特定开关结构。
9.如权利要求8所述的装置，其中，相比于第一控制信号的所有其它状态，所述第一控制信号的选择状态对应于在第一和第二开关组中具有最小剩余电荷注入相关的错误的多个开关的特定开关配置。
10.如权利要求7所述的装置，其中，所述开关组包括输入斩波开关组，其中，所述输入斩波开关组被配置成基于所述第一时钟信号斩波差分输入电压信号。
11.如权利要求10所述的装置，其中，所述选择电路经配置以基于所述第一控制信号选择多个开关的第三部分用于操作在第三开关组，其中，所述选择电路被进一步配置以基于所述第一控制信号选择多个开关的第四部分用于操作在第四开关组，其中所述第三开关组经配置以在所述开关组的所述第一输入端和第二输出端之间的第三信号路径进行操作，其中所述第四开关组经配置以在所述开关组的第二输入端和第一输出端之间的第四信号通路进行操作，并且其中所述第三开关组和第四开关组是由第二时钟信号可控制的。
12.如权利要求10所述的装置，还包括至少一个输出斩波开关组，其中，基于从所述可编程存储器的第二控制信号，控制所述至少一个输出斩波开关组的的第一输出斩波组开关的开关配置。
13.如权利要求7所述的装置，进一步包括定时控制电路，其中所述定时控制电路配置为部分通过使用第一时钟信号控制所述开关组而自动调零所述放大电路。
14.如权利要求7所述的装置，其中，所述放大电路包括：
第一输入场效应晶体管(FET)，其包括经配置以作为该电子电路的第一输入端的栅极；
第二输入FET，包括配置成操作为电子电路的第二输入端的栅极和电连接到第一输入FET的源极的源极；和
电流源，被配置成产生第一和第二输入FET的偏置电流。
15.如权利要求14所述的装置，其中所述放大电路进一步包括：
输出放大级，包含反相输入端、非反相输入端，并且配置为生成所述放大电路的输出信号的输出；
第一负载FET，包括电连接到第一输入FET的漏极的漏极；
第二负载FET，包括电连接到第二输入FET的漏极的漏极；和
第一输出斩波开关组，包括第一输出选择电路和第一多个输出开关，其中，第一输出选择电路被配置为选择第一多个输出开关的第一部分用于操作在第一负载FET的漏极和输出放大级的反相输入端之间的第三信号路径，其中，所述第一输出选择电路被进一步配置成选择第一多个输出开关的第二部分，用于操作在第二负载FET的漏极和输出放大级的非反相输入之间的第四信号路径，其中，所述第一输出选择电路进一步被配置为选择第一多个输出开关的第三部分，用于操作在第一负载FET的漏极和输出放大级的非反相输入之间的第五信号路径，其中，所述第一输出选择电路被进一步配置成选择第一多个输出开关的第四部分，用于操作在所述第二负载FET的漏极和输出放大级的反相输入之间的第六信号路径，以及其中，所述第一输出选择电路根据来自可编程存储器的第二控制信号而选择第一多个输出开关的的第一、第二、第三和第四部分。
16.如权利要求15所述的装置，其中所述放大电路进一步包括：
第三负载FET和第四负载FET；和
第二输出斩波开关组，包括第二输出选择电路和第二多个输出开关，其中，所述第二输出选择电路被配置选择第二多个输出开关的第一部分用于操作在第三负载FET的漏极和输出放大级的反相输入端之间的第七信号路径，其中，第二输出选择电路被进一步配置以选择第二多个输出开关的第二部分，用于操作在所述第四负载FET的漏极和输出放大级非反相输入之间的第八信号路径，其中，第二输出选择电路被进一步配置成选择所述第二多个输出开关的第三部分，用于操作在第三负载FET的漏极和输出放大级的非反相输入之间的第九信号路径，其中，第二输出选择电路被进一步配置成选择第二多个输出开关的第二部分，用于操作在所述第四负载FET的漏极和输出放大级的反相输入之间的第十信号路径，并且其中所述第二输出选择电路根据来自可编程存储器的第三控制信号选择第二多个输出开关中的第一，第二，第三和第四部分。
17.一种在集成电路(IC)中减少电荷注入失配的方法，该方法包括：
使用第一时钟信号控制开关组，所述开关组电耦合到电子电路的第一输入端和第二输入端；
对于开关组的多个选择开关配置的每一个，观察所述电子电路的电荷注入失配，其中所述开关组包括多个开关，以及其中，所选择的开关配置包括第一开关组和第二开关组中多个开关的不同组合；
基于所述电荷注入失配的观测，选择开关配置；并且
在可编程存储器中，存储对应于所选的开关配置的数据，使得电子电路使用所选的开关配置进行操作。
18.如权利要求17所述的方法，进一步包括：
在IC导通时，检索所存储的数据；和
施加所存储的数据，使得所述电子电路使用所选择的开关配置操作。
19.如权利要求17所述的方法，其中，存储对应于所选择的开关配置的数据的步骤包括编程非易失性存储器。
20.如权利要求17所述的方法，其中所述电子电路包括放大电路，
其中，使用所述第一时钟信号控制所述开关组包括：部分通过使用所述第一时钟信号控制所述开关组而执行放大电路的斩波操作或自动调零操作的至少一个，
其中，观察电荷注入失配包括：对于所述开关组的多个选择开关配置的每个，观察所述放大电路的残余电荷注入相关的错误，并
其中，基于所述残余电荷注入相关的错误的观测选择开关配置。
21.如权利要求20所述的方法，进一步包括：
使用第二时钟信号，控制所述放大电路的输出开关组；
对于放大电路的输出开关组的多个选择开关配置的每个，观察放大电路的残余电荷注入相关的错误；和
基于残余电荷注入相关的错误的观测，选择输出开关组的开关配置。
22.如权利要求20所述的方法，其中，所选择的开关配置进一步包括第三开关组和第四组开关，该方法进一步包括使用第二时钟信号控制所述第三开关组和第四开关。
23.如权利要求20所述方法，进一步包括：
使用残余电荷注入相关的错误的观测，确定开关组的每个开关的效果数据，
其中，所选择的开关的配置至少部分基于所述效果数据进行选择。
24.如权利要求23所述的方法，其中，所选择的开关配置不是来自多个选定的开关配置。
25.如权利要求23所述的方法，进一步包括：对于多个操作条件的每个，为每个选择的多个开关配置观察所述放大电路的残余电荷注入相关的错误，其中，所述多个操作条件包含至少一个操作变量的两个或多个值。
26.如权利要求25所述的方法，其中，确定所述效果数据包括：对于所述多个操作条件的每个，确定包括表示所述多个开关对于残余电荷注入相关的错误的效果数据的多个向量。
27.如权利要求26所述的方法，其中，选择特定组合进一步包括确定具有最小均方长度的矢量的线性组合。
28.如权利要求25所述的方法，其中，所述至少一个操作变量包括温度、电源电压、偏置电流或共模输入电压中的一个或多个。
CN201510744555.1A 2014-11-06 2015-11-05 减少在电子电路中电荷注入失配的装置和方法 Active CN105591641B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/534,662 US10720919B2 (en) 2011-11-16 2014-11-06 Apparatus and methods for reducing charge injection mismatch in electronic circuits
US14/534,662 2014-11-06

Publications (2)

Publication Number Publication Date
CN105591641A true CN105591641A (zh) 2016-05-18
CN105591641B CN105591641B (zh) 2019-09-03

Family

ID=55802955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510744555.1A Active CN105591641B (zh) 2014-11-06 2015-11-05 减少在电子电路中电荷注入失配的装置和方法

Country Status (3)

Country Link
US (1) US10720919B2 (zh)
CN (1) CN105591641B (zh)
DE (1) DE102015118534B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105324925A (zh) * 2013-03-11 2016-02-10 皇家飞利浦有限公司 恒定输出电流控制驱动器中的量化误差减少
CN109818605A (zh) * 2017-11-21 2019-05-28 德州仪器公司 产生双极时钟信号的电平移位器电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205336415U (zh) * 2016-02-06 2016-06-22 京东方科技集团股份有限公司 多路分配器电路、信号线电路及相应的输出电路和显示装置
US11831287B2 (en) * 2021-11-22 2023-11-28 Faraday Technology Corp. Common mode correction using ADC in analog probe based receiver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259313B1 (en) * 1999-04-19 2001-07-10 National Semiconductor Corporation Chopper-stabilized telescopic differential amplifier
US6639532B1 (en) * 2002-07-16 2003-10-28 Macronix International Co., Ltd. Nested chopper delta-sigma modulator
US8072262B1 (en) * 2010-06-28 2011-12-06 Texas Instruments Incorporated Low input bias current chopping switch circuit and method

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468607A (en) 1981-05-07 1984-08-28 Sanyo Electric Co., Ltd. Ladder-type signal attenuator
US4800303A (en) 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
US5006854A (en) 1989-02-13 1991-04-09 Silicon Systems, Inc. Method and apparatus for converting A/D nonlinearities to random noise
US5305004A (en) 1992-09-29 1994-04-19 Texas Instruments Incorporated Digital to analog converter for sigma delta modulator
US5404142A (en) 1993-08-05 1995-04-04 Analog Devices, Incorporated Data-directed scrambler for multi-bit noise shaping D/A converters
US5684482A (en) 1996-03-06 1997-11-04 Ian A. Galton Spectral shaping of circuit errors in digital-to-analog converters
US6194962B1 (en) 1999-04-13 2001-02-27 Analog Devices, Inc. Adaptive operational amplifier offset voltage trimming system
US6424211B1 (en) 2000-06-26 2002-07-23 Microchip Technology Incorporated Digital trimming of OP AMP offset voltage and quiescent current using non-volatile memory
DE10113822A1 (de) 2000-10-02 2002-04-25 Fujitsu Ltd Empfänger, Hybridschaltung, Ansteuerschaltung und Signalübertragungssystem zur bidirektionalen Signalübertragung zum gleichzeitigen Ausführen einer derartigen Signalübertragung in beiden Richtungen
US6518899B2 (en) 2001-06-13 2003-02-11 Texas Instruments Incorporated Method and apparatus for spectral shaping of non-linearity in data converters
US6476671B1 (en) 2001-09-04 2002-11-05 Analog Devices, Inc. Ping-pong amplifier with auto-zeroing and chopping
JP4721578B2 (ja) 2001-09-07 2011-07-13 ルネサスエレクトロニクス株式会社 ドライバ回路
ATE443942T1 (de) 2001-10-25 2009-10-15 Nxp Bv Operationsverstärker mit getaktetem eingangstransistorpaar
US6549062B1 (en) 2001-11-21 2003-04-15 Lsi Logic Corporation Method and apparatus for improving the tolerance of integrated resistors
US6744280B2 (en) 2002-05-09 2004-06-01 Texas Instruments Incorporated Voltage output differential (VOD) correction circuit for differential drivers
US6696894B1 (en) 2002-06-12 2004-02-24 Analog Devices, Inc. Operational amplifier with independent input offset trim for high and low common mode input voltages
US6836142B2 (en) 2002-07-12 2004-12-28 Xilinx, Inc. Asymmetric bidirectional bus implemented using an I/O device with a digitally controlled impedance
US6960931B2 (en) 2002-10-30 2005-11-01 International Business Machines Corporation Low voltage differential signal driver circuit and method
US6812735B1 (en) 2003-03-26 2004-11-02 Silicon Bridge, Inc. Multiple value self-calibrated termination resistors
EP1471494A1 (en) 2003-04-24 2004-10-27 Barco N.V. Organic light-emitting diode drive circuit for a display application
US6856169B2 (en) 2003-05-09 2005-02-15 Rambus, Inc. Method and apparatus for signal reception using ground termination and/or non-ground termination
US7173552B1 (en) 2003-10-01 2007-02-06 Analog Devices, Inc. High accuracy segmented DAC
US7046182B1 (en) 2003-10-01 2006-05-16 Analog Devices, Inc. DAC having switchable current sources and resistor string
GB0328574D0 (en) 2003-12-10 2004-01-14 Ibm Electronic component value trimming systems
US7049889B2 (en) 2004-03-31 2006-05-23 Analog Devices, Inc. Differential stage voltage offset trim circuitry
US7358809B2 (en) 2004-11-08 2008-04-15 Elder J Scott Method for forming elements with reduced variation
DE102005009491A1 (de) 2005-02-24 2006-08-31 Volkswagen Ag Transceiver für ein Steuergerät
KR100588601B1 (ko) 2005-06-09 2006-06-14 삼성전자주식회사 임피던스 제어 회로
US7342411B2 (en) 2005-12-07 2008-03-11 Intel Corporation Dynamic on-die termination launch latency reduction
US7292095B2 (en) 2006-01-26 2007-11-06 Texas Instruments Incorporated Notch filter for ripple reduction in chopper stabilized amplifiers
US7446602B2 (en) 2006-02-06 2008-11-04 Seiko Instruments Inc. Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit
US8502557B2 (en) 2006-06-05 2013-08-06 Analog Devices, Inc. Apparatus and methods for forming electrical networks that approximate desired performance characteristics
US7573323B2 (en) 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique
US9356568B2 (en) 2007-06-05 2016-05-31 Analog Devices, Inc. Apparatus and methods for chopper amplifiers
US7945868B2 (en) 2007-10-01 2011-05-17 Carnegie Mellon University Tunable integrated circuit design for nano-scale technologies
JP5006231B2 (ja) 2008-02-26 2012-08-22 ルネサスエレクトロニクス株式会社 インピーダンス調整回路
JP2010141406A (ja) 2008-12-09 2010-06-24 Sanyo Electric Co Ltd 差動増幅回路
US8004266B2 (en) 2009-05-22 2011-08-23 Linear Technology Corporation Chopper stabilized bandgap reference circuit and methodology for voltage regulators
TWI604690B (zh) 2012-12-04 2017-11-01 Aist Operational Amplifier
CN103066930B (zh) 2012-12-21 2015-08-19 清华大学深圳研究生院 信号测量方法
JP6212922B2 (ja) 2013-04-23 2017-10-18 株式会社リコー チョッパ増幅装置
JP6363822B2 (ja) 2013-05-15 2018-07-25 ルネサスエレクトロニクス株式会社 信号処理回路、およびレゾルバデジタルコンバータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259313B1 (en) * 1999-04-19 2001-07-10 National Semiconductor Corporation Chopper-stabilized telescopic differential amplifier
US6639532B1 (en) * 2002-07-16 2003-10-28 Macronix International Co., Ltd. Nested chopper delta-sigma modulator
US8072262B1 (en) * 2010-06-28 2011-12-06 Texas Instruments Incorporated Low input bias current chopping switch circuit and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105324925A (zh) * 2013-03-11 2016-02-10 皇家飞利浦有限公司 恒定输出电流控制驱动器中的量化误差减少
CN109818605A (zh) * 2017-11-21 2019-05-28 德州仪器公司 产生双极时钟信号的电平移位器电路
CN109818605B (zh) * 2017-11-21 2023-10-03 德州仪器公司 产生双极时钟信号的电平移位器电路

Also Published As

Publication number Publication date
DE102015118534B4 (de) 2021-02-11
US20160134278A1 (en) 2016-05-12
CN105591641B (zh) 2019-09-03
US10720919B2 (en) 2020-07-21
DE102015118534A1 (de) 2016-05-12

Similar Documents

Publication Publication Date Title
US9467124B2 (en) Voltage generator with charge pump and related methods and apparatus
US10056895B2 (en) High power FET switch
US20160182049A1 (en) Push-Pull Driver, A Transmitter, A Receiver, A Transceiver, An Integrated Circuit, A Method for Generating a Signal at an Output
CN105591641A (zh) 减少在电子电路中电荷注入失配的装置和方法
CN107819468A (zh) 自举开关电路
US8847667B2 (en) RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals
US9735736B2 (en) Apparatus and methods for reducing input bias current of an electronic circuit
KR101452072B1 (ko) 고주파 스위치 회로
US9356568B2 (en) Apparatus and methods for chopper amplifiers
CN104113287A (zh) 功率放大器
US10230363B2 (en) Electronic switching device with reduction of leakage currents and corresponding control method
US8129861B2 (en) Electrical voltage supply
CN101651447B (zh) 放大电路
CN103997345B (zh) 电子设备和降低差分变化的电子实现方法
EP2614588A1 (en) Controlled switch
CN106921379A (zh) 输入电路
US7791224B2 (en) Method and apparatus for providing a voltage to a circuit
US10855176B1 (en) Negative voltage generation circuit without low-dropout regulator
US9673831B1 (en) Passive switch having low leakage current
CN104518838A (zh) 射频功率检测器和检测方法
US8269560B2 (en) Power amplifying apparatus
US7528654B2 (en) Analog transconductance amplifier
US7215193B2 (en) Method and apparatus for limiting power amplifier voltage excursions
JP2014042198A (ja) ミキサ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant