CN105580268B - 正交混频器装置 - Google Patents

正交混频器装置 Download PDF

Info

Publication number
CN105580268B
CN105580268B CN201380077293.7A CN201380077293A CN105580268B CN 105580268 B CN105580268 B CN 105580268B CN 201380077293 A CN201380077293 A CN 201380077293A CN 105580268 B CN105580268 B CN 105580268B
Authority
CN
China
Prior art keywords
mixer
phase
quadrature
input signal
inphase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380077293.7A
Other languages
English (en)
Other versions
CN105580268A (zh
Inventor
拉尔斯·松德斯特伦
斯塔凡·艾科
吉姆·斯文森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN105580268A publication Critical patent/CN105580268A/zh
Application granted granted Critical
Publication of CN105580268B publication Critical patent/CN105580268B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/365—Modulation using digital generation of the modulated carrier (not including modulation of a digitally generated carrier)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

公开了一种正交混频器装置，其适于将输入信号转变一转变频率。该混频器装置以时钟速率操作，该时钟速率等于转变频率乘以过采样率，其中过采样率不是4的倍数。该混频器装置包括序列发生器、至少一对混频器、以及一个或多个校正网络。序列发生器基于过采样率生成同相混频器转变序列和正交相位混频器转变序列。同相混频器转变序列是以时钟速率采样的转变频率正弦函数的时间离散表示，并且正交相位混频器转变序列是以时钟速率采样的相移了π/2加相位偏差的转变频率正弦函数的时间离散表示，其中相位偏差是过采样率的函数。每对混频器包括同相混频器和正交相位混频器，每个混频器适于基于相应的转变频率来转变相应的输入信号。一个或多个校正网络适于基于过采样率和相位偏差，通过对同相混频器输入信号、正交相位混频器输入信号、同相混频器输出信号以及正交相位混频器输出信号中的至少一个进行调节来补偿相位偏差。

Description

正交混频器装置
技术领域
本发明大体上涉及正交混频器领域。更具体地，本发明涉及基于转变频率信号的时间离散表示来操作的正交混频器。
背景技术
在正交混频器装置中，一个或多个输入信号典型地与转变(translation)频率信号的两个版本混合，以将输入信号转变相应的转变频率(通常表示为本地振荡器-LO-频率)，从而产生一个或多个输出信号。转变频率信号的两个版本典型地是具有π/2或接近π/2的互相差的同相版本和正交相位版本。
例如，正交混频器可以按谐波抑制混频器的形式使用。对于实现例如载波聚合接收机、电视接收机以及软件定义的无线电接收机的性能需求来说，好的谐波抑制是重要的。
在以下文献中描述了谐波抑制混频器的时间离散和幅度离散的实现：例如WO2010/000603，L.等人，“Harmonic rejection mixer at ADC input forcomplex IF dual carrier receiver architecture”，IEEE Radio FrequencyIntegrated Circuits Symposium，2012年6月，以及L.等人，“Complex IFharmonic rejection mixer for non-contiguous dual carrier reception in 65nmCMOS”，IEEE European Solid-State Circuits Conference，2012年9月。
图1A和图1B示意性示出了示例复中频(IF)双载波接收机100A和对应的复IF混频器100B的示例实现。
在图1A中示出的示例中，向低噪声放大器(LNA)102输入包括两个分量140、141的双载波信号101。两个分量140、141位于射频(fRF)的相对侧。
LNA的输出103、104在同相混频器107中与射频余弦信号105混合，并且在正交相位混频器108中与射频正弦信号106混合。应当注意的是，在本公开中，提及的余弦、正弦或正弦信号或函数包括简化的象征描述，并且所有的函数等同物被解释为包含在其中。例如，在实际的实现中，图1A的余弦和正弦信号105、106可以包括硬开关的信号(分别表示接近余弦和正弦信号的阶梯型函数)。
在相应的低通滤波器(LPF)109、110中对下变频的信号进行滤波，以排除任何较高频率信号分量，并且滤波后的信号111、112包括位于零频率的相对两侧上的中频(fIF)处的两个双载波分量142、143。滤波后的信号111被称作同相中频信号IIF，并且滤波后的信号112被称为正交相位中频信号QIF。
向包括第一中频混频器(IF MIX)113和第二中频混频器114的复IF混频器100A输入同相中频信号和正交相位中频信号。第一中频混频器113适于提供第一双载波分量140、142、144的同相基带分量127和正交相位基带分量128，并且第二中频混频器114适于提供第二双载波分量141、143、145的同相基带分量129和正交相位基带分量130。由复IF混频器100A提供的信号127、128、129、130可以在相应的低通滤波器(LPF)115、116、117、118和模数转换器(ADC)119、120、121、122中滤波并转换至数字域，以产生第一双载波分量和第二双载波分量123、124、125、126的数字同相基带信号和数字正交相位基带信号。
在典型的示例中，第一中频混频器113可以通过exp(jωIFt)来实现乘法运算，其中将复输入信号111和112转变为复输出信号127和128。类似地，第二中频混合器114可以通过exp(-jωIFt)来实现乘法运算，其中将复输入信号111和112转变为复输出信号129和130。
图1B示出了可以例如用作图1A的复IF混频器100A的复IF混频器100B的实际实现的一个示例。示例复混频器100B具有复输入信号111b、112b以及两个复输出信号127b、128b和129b、130b。
通过在同相混频器151中将同相输入信号111b与中频余弦信号混合，并且减去在正交相位混频器152中与中频正弦信号混合的正交相位输入信号112b，来产生第一同相输出信号127b。通过在正交相位混频器154中将正交相位输入信号112b与中频余弦信号混合，并且加上在正交相位混频器153中与中频正弦信号混合的同相输入信号111b，来产生第一正交相位输出信号128b。
通过在同相混频器151中将同相输入信号111b与中频余弦信号混合，并且加上在正交相位混频器152中与中频正弦信号混合的正交相位输入信号112b，来产生第二同相输出信号129b。通过在正交相位混频器154中将正交相位输入信号112b与中频余弦信号混合，并且减去在正交相位混频器153中与中频正弦信号混合的同相输入信号111b，来产生第二正交相位输出信号130b。
应当注意的是，通过exp(jωIFt)和exp(-jωIFt)的乘法运算可以互换，并且通过cos(ωIFt)和sin(ωIFt)的乘法运算可以由通过cos(ωIFt)和-sin(ωIFt)的乘法运算来代替。如本领域所熟知，也可以有其他的变型。
在一些正交混频器装置中，转变频率信号版本(图1B的例如中频正弦和余弦信号)可以是具有适当相移的正弦信号的时间离散(并且可能是幅度离散的，即量化的)表示。因此，转变频率信号版本对应于采样的(并且可能是量化的)正弦信号。在本文中每个转变频率信号周期的采样数量被称作过采样率(OSR)。出于频谱纯度和低复杂度的原因，混频器可以以每个转变频率信号周期(或等同地，LO周期)的整数个采样来操作。因此，在这样的实现中，过采样率是整数。
在时间离散转变频率信号的情形下，在时间离散混频器实现中，不向每个混频器提供明确的LO波形。而是，混频器装置由具有等于过采样率乘以转变频率的速率的时钟来驱动，并且可以认为每个混频器具有等同地LO波形。无论混频器装置是如何实现的，将永远存在与每个混频器相关联的明确的LO波形或等同的(隐式的)LO波形。本文中任何对LO波形(或相关的参数或信号)的引用的意思是包含明确的和隐式的情形。
如上所述，正交混频器典型地由以π/2(90度)的相位差来操作的混频器元件组成。如果这些混频器元件在时间离散和量化的情形中以相同的样式(生成具有π/2的相位差的等同的LO波形)操作，则过采样率应当是4的倍数，使得时间离散转变频率信号序列是相互移动的版本(该移动对应于时间移动)。在典型的实现中，这意味着驱动混频器和/或转变频率信号发生器的时钟的速率应当是转变频率的4乘以N倍，其中N为整数。由于实际原因(例如时钟的有限频率范围)，过采样率通常限制为例如6与20之间的整数，根据上文解释的限制，只剩下了{8，12，16，20}的备选。在一些情形中，可以选择时间离散转变频率信号序列，使得它们相互之间不是(时间)移动的版本，并且仍提供高的谐波抑制。
无论时间离散转变频率信号序列是否不同，在过采样率不是4的倍数时提供高谐波抑制的需求通常将导致一个序列的基频分量的幅值和相位与其它序列的基频分量的幅值和相位不同。这转变成非常有限的镜像抑制率(image rejection ratio)。
因此，存在对优选地在保持高镜像抑制率的同时可以应用任意过采样率的正交混频器装置的需求。
发明内容
应当强调的是，术语“包括”当在本说明书中使用时用来指所述特征、要件、步骤、组成部分的存在，但不排除一个或多个其它特征、要件、步骤、组成部分或它们的组合的存在或增加。
一些实施例的目的是至少避免上述的一些缺点，并提供可以应用任意过采样率的正交混频器装置。
根据第一方案，该目的通过正交混频器装置来实现，该正交混频器适于对混频器装置输入信号进行值为转变频率的频率转变，以产生混频器装置输出信号。该正交混频器装置适于以等于转变频率乘以过采样率的混频器装置时钟速率来操作，其中，过采样率加上整数1、2或3是4的倍数。
该正交混频器装置包括序列发生器、至少一对混频器和一个或多个校正网络。
序列发生器适于基于过采样率来生成同相混频器转变序列和正交相位混频器转变序列。同相混频器转变序列是以混频器装置时钟速率采样的转变频率正弦函数的时间离散表示，并且正交相位混频器转变序列是相移了π/2加相位偏差的、并且以混频器装置时钟速率采样的转变频率正弦函数的时间离散表示，其中相位偏差是过采样率的函数。
至少一对混频器中的每一对混频器包括同相混频器和正交相位混频器。同相混频器适于基于同相混频器转变频率来转变同相混频器输入信号，以产生同相混频器输出信号，并且正交相位混频器适于基于正交相位混频器转变序列来转变正交相位混频器输入信号，以产生正交相位混频器输出信号。同相混频器输入信号和正交相位混频器输入信号与混频器装置输入信号相关联，并且同相混频器输出信号和正交相位混频器输出信号与混频器装置输出信号相关联。
一个或多个校正网络适于基于过采样率和相位偏差，通过对同相混频器输入信号、正交相位混频器输入信号、同相混频器输出信号以及正交相位混频器输出信号中的至少一个进行调节来补偿相位偏差。
该正交混频器装置适于以混频器装置时钟速率来操作并不一定说明在芯片上存在具有混频器装置时钟速率的物理时钟信号。例如，可以使用物理时钟信号的两个边沿。备选地或此外，在不需要在每个物理时钟信号的周期中更新混频器装置的情况下，可以使用具有比混频器装置时钟速率更高的频率的物理时钟信号。
如根据上文能够推断出的，过采样率并不等于4的倍数。因此，过采样率不能被4整除。根据典型的实施例，过采样率是不等于4的倍数的整数。
正弦信号可以被定义为具有正弦函数(或余弦函数)形式的信号的全部，该正弦函数(或余弦函数)具有任意相移。
在一些实施例中，混频器装置时钟生成具有混频器装置时钟速率的时钟信号。混频器装置时钟可能或可能不包括在正交混频器装置中。
在一些实施例中，同相混频器和正交相位混频器适于将相应的混频器输入信号转变该转变频率。
以混频器装置时钟速率采样的(针对同相和正交相位的)转变频率正弦函数的时间离散表示可以包括对应的以混频器装置时钟速率采样的转变频率正弦函数的近似。例如，该近似可以是由于量化、匹配误差、分量缺陷等造成的。
根据一些实施例，同相时间离散表示包括以混频器装置时钟速率采样的转变频率正弦函数，并且正交相位时间离散表示包括相移了π/2加相位偏差的、并且以混频器装置时钟速率采样的转变频率正弦函数。在一些实施例中，同相混频器转变序列是以混频器装置时钟速率采样的转变频率正弦函数的量化版本，并且正交相位混频器转变序列是以混频器装置时钟速率采样的相移了π/2加相位偏差的转变频率正弦函数的量化版本。
根据一些实施例，序列发生器可以包括移相器，该移相器适于随着所述同相混频器转变序列移动了多个位置而生成正交相位混频器转变序列，或反之亦然。位置的数量可以对应于π/2加相位偏差。备选地或此外，序列发生器可以适于生成正交相位混频器转变序列和同相混频器转变序列中的每一个，以优化混频器装置的谐波抑制属性。在(分别针对同相和正交相位序列中的每一个的)后一种情况的一个实施例中，可以(基于给定的过采样率和有限数量的离散幅度级别)通过在不考虑隐含(即在序列之间引入的相位偏差的量与增益不平衡)的情况下查找给出期望的谐波抑制性能的序列对来生成转变序列。
应当注意的是，转变序列的生成可以包括基于过采样速率来选择预计算的转变序列。
在一些实施例中，序列发生器可以适于通过基于过采样率寻址存储器来生成同相和正交相位混频器转变序列中的至少一个。例如，可以向地址发生器输入过采样率。在一些实施例中，存储器已经存储了针对每个过采样率的单个转变序列，并且在其它实施例中，可能存在针对每个过采样率的若干个存储的转变序列对。
相位偏差可以小于或等于混频器装置时钟速率除以2的倒数的等价相位。如果以弧度给定了相位偏差，则混频器装置时钟速率除以2的倒数的等价相位可以等于π乘以混频器装置时钟速率的倒数。
同相混频器可以适于将同相混频器输入信号与同相混频器转变序列相乘，以产生同相混频器输出信号，并且正交相位混频器可以适于将正交相位混频器输入信号与正交相位混频器转变序列相乘，以产生正交相位混频器输出信号。
根据一些实施例，同相和正交相位混频器可以通过相应的可变电导电路来实现，每个可变电导电路具有相应的混频器转变序列作为控制输入信号。每个可变电导电路可以是跨导器并且具有可变跨导。例如，每个可变电导电路可以通过一个或多个晶体管来实现。备选地，每个可变电导电路可以通过电阻器来实现。
在一些实施例中，一个或多个校正网络还可以适于通过对同相混频器输入信号、正交相位混频器输入信号、同相混频器输出信号、以及正交相位混频器输出信号中的至少一个进行调节来对幅度偏差进行补偿。
一个或多个校正网络可以适于通过缩放操作和添加操作来执行调节，其中缩放操作基于相位偏差，并为可能基于幅度偏差。
在一些实施例中，混频器装置可以适于对混频器装置输入信号进行下变频，以产生具有同相分量和正交相位分量的混频器装置输出信号。在这样的实施例中，混频器装置输入信号可以用作同相混频器输入信号并且用作正交相位混频器输入信号，并且一个或多个校正网络可以适于调节同相混频器输出信号和正交相位混频器输出信号中的至少一个，并且输出混频器装置输出信号的同相分量和正交相位分量。
根据一些实施例，混频器装置输入信号可以具有同相分量和正交相位分量，并且可以包括两个载波聚合分量。在这样的实施例中，混频器装置可以适于对混频器装置输入信号进行下变频，以产生混频器装置输出信号，混频器装置输出信号具有针对每个载波聚合分量的同相分量和正交相位分量。至少一个混频器对可以包括使用混频器装置输入信号的同相分量来作为同相混频器输入信号并且作为正交相位混频器输入信号的第一混频器对，以及使用混频器装置输入信号的正交相位分量来作为同相混频器输入信号并且作为正交相位混频器输入信号的第二混频器对。一个或多个校正网络可以适于针对每个混频器对，对同相混频器输出信号和正交相位混频器输出信号中的至少一个进行调节，并且输出相应的同相和正交相位校正网络输出信号。在这些实施例中，混频器装置还可以包括载波聚合分离网络，该载波聚合分离网络适于基于第一和第二混频器对的同相和正交相位校正网络输出信号来产生混频器装置输出信号。
在一些实施例中，混频器装置输入信号可以具有同相分量和正交相位分量，并且包括两个载波聚合分量。混频器装置可以适于对混频器装置输入信号进行下变频，以产生具有针对每个载波聚合分量的同相分量和正交相位分量的混频器装置输出信号。在这些实施例中，至少一个混频器对可以包括使用混频器装置输入信号的同相分量来作为同相混频器输入信号并且作为正交相位混频器输入信号的第一混频器对，以及使用混频器装置输入信号的正交相位分量来作为同相混频器输入信号并且作为正交相位混频器输入信号的第二混频器对。一个或多个校正网络可以适于基于第一和第二混频器对的同相和正交相位混频器输出信号来产生混频器装置输出信号，其中，产生混频器装置输出信号包括补偿相位偏差，补偿在混频器装置输入信号中出现的同相/正交相位不平衡，以及提供载波聚合分离。在混频器装置输入信号中出现的同相/正交相位不平衡可以包括幅度不平衡和相位不平衡中的一个或二者。
在一些实施例中，混频器装置可以适于对混频器装置输入信号进行上变频，以产生混频器装置输出信号，该混频器装置输入信号具有同相分量和正交相位分量。一个或多个校正网络可以适于调节混频器装置输入信号的同相分量和正交相位分量中的至少一个，并且输出同相混频器输入信号和正交相位混频器输入信号。根据这些实施例，混频器装置输出信号可以包括同相混频器输出信号和正交相位混频器输出信号。
在一些实施例中，正交混频器装置可以是中频混频器。因此转变频率可以是中频。
根据一些实施例，正交混频器装置可以是复混频器装置。
第二方案是包括第一方案的混频器装置的无线通信接收机，并且第三方案是包括第一方案的混频器装置的无线通信发射机。
第四方案是包括第一方案的混频器装置、第二方案的接收机、以及第三方案的发射机中的至少一个的无线通信调制解调器。
第五方案是包括第一方案的混频器装置、第二方案的接收机、第三方案的发射机、以及第四方案的调制解调器中的至少一个的无线通信设备。
一些实施例的优点是，能够实现具有时间离散转变频率信号表示和任意过采样率的谐波抑制混频器装置的高镜像抑制性能。因此，与过采样率必须是4的倍数的情况相比，该混频器装置可以应用更大范围的转变频率，这给予了更高的灵活性。
一些实施例的另一个优点是，当能够使用更多的过采样率时，可以更自由地在频率中定位由于时间离散转变频率信号导致的频率混叠。因此，可以在更大的程度上避免将频谱混叠定位到接近或位于强干扰信号处，避免了将强干扰信号转换为同信道干扰。
一些实施例的另一个优点是，还可以处理由幅度离散表示导致的误差。
一些实施例的其它优点是，可以提高关于频率规划的灵活性。这是因为，根据实施例，可以处理任意的过采样率；可以实现针对更大范围的载波频率组合的好的镜像抑制。
一些实施例的其它优点是，由于任意过采样率而导致的校正可以与其它校正组合，并且补偿压缩的实现。
附图说明
参照附图，其它目的、特征和优点将会从下文中实施例的详细描述体现出来，其中：
图1A是示出了根据一些实施例的示例复中频(IF)双载波接收机的示意框图；
图1B是示出了根据一些实施例的用于双载波接收的复IF混频器的示例实现的示意框图；
图2是示出了根据一些实施例的混频器装置的示例一般实现的示意框图；
图3是示出了根据一些实施例的同相转变频率信号和正交相位转变频率信号的采样的曲线；
图4是示出了根据一些实施例的混频器装置的示例一般实现的示意框图；
图5A和图5B是示出了根据一些实施例的序列发生器的示例实现的示意框图；
图6是示出了根据一些实施例的正交下转变混频器装置的示例实现的示意框图；
图7是示出了根据一些实施例的正交上变频混频器装置的示例实现的示意框图；
图8是示出了根据一些实施例的用于双载波接收的复下变频混频器装置的示例实现的示意框图；
图9是示出了通过针对在混频器装置输入信号中出现的IQ不平衡的校正的用于双载波接收的复下变频混频器装置的示例实现的示意框图；
图10是示出了根据一些实施例的通过组合校正的用于双载波接收的复下变频混频器装置的示例实现的示意框图；
图11是示出了通过电阻器和开关的同相或正交相位混频器的示例实现的示意图。
具体实施方式
在下文中，将描述能够使用任意过采样率来操作的正交混频器装置。这特别有益于谐波抑制混频器，其中关于过采样率的提高的灵活性导致避免对期望信号的干扰的更好的可能性。
一些实施例应用一个或多个用于调节信号的校正网络(其可以在混频操作之前和/或之后应用)，使得可以抵消转变信号中的缺陷的影响。这样的缺陷可以是由于转变信号表示的幅度离散化(即量化)导致的。此外，该缺陷可以是由于与应用的过采样率相结合的转变信号表示的时间离散化导致的。
图2示意性示出了根据一些实施例的混频器装置200的示例一般实现。混频器装置200具有一个或多个输入信号201，并且提供基于输入信号生成的一个或多个输出信号202。混频器装置200包括两组混频器(MIX GRP1、MIX GRP2)205、206，以及一个或多个校正网络(CORR)207。例如，两组混频器可以是一组同相混频器和一组正交相位混频器。
在该示例中，两组混频器以由时钟信号(CLK)204提供的时钟速率来操作。在该示例中的转移(transfer)频率信号典型地由与采样的(并且可能是量化的)正弦转移频率信号相对应的值的相应序列来表示。在时钟信号的每个时钟周期中，将相应的序列的值作为缩放因子应用到每个混频器的相应输入信号，其表示转变了转变频率的频率转变。
过采样率(每个转变频率周期的时钟周期的数量)可以用于通过控制信号(OSR)203来控制两组混频器205、206(例如通过选择合适的序列来表示转移频率信号)以及一个或多个校正网络207(例如通过调整所应用的调节参数)。
图3示出了转变频率信号310、320、330的各种采样方法。采样值(可能在量化之后)可以被用作表示转移频率信号的序列中的值。在该示例中，采样周期340(其对应于时钟周期)是转变频率周期的1/6，即过采样率是6。
信号310可以表示同相转变频率信号，并且信号320可以表示正交相位转变频率信号。信号310与信号320之间的相位差恰好等于π/2。
一般地，假设整数过采样率(OSR)，正交的两个时间离散LO波形的一个周期的采样值可以被定义为：
sLO，I(N)＝cos(2πN/OSR)and sLO，Q(N)＝sin(2πN/OSR)，其中N＝0，1，...，OSR-1。
如从图3中可以看出的，表示同相信号的采样序列的值([1 0.5 -0.5 -1 -0.50.5])与表示正交相位信号的采样序列的值([0 0.866 0.866 0 -0.866 -0.866])不同。
典型地，针对同相和正交相位混频器二者，能够使用(适合地关于彼此移动的)相同的序列值是更高效的。存储一个序列比存储两个序列更高效。此外，需要用来表示同相和正交相位序列的少量量化级别降低了所需分辨率(resolution)。
例如，如果图3中的过采样率是8，则表示同相和正交相位信号的采样序列的值可以是同一采样序列值相对于彼此移动了两个位置(例如分别是[1 0.707 0 -0.707 -1 -0.707 0 0.707]和[0 0.707 1 0.707 0 -0.707 -1 -0.707])。可以针对是4的倍数的任何过采样率实现类似观察。因此，为了针对同相和正交相位信号获得相同的采样的序列，过采样率应当是4的倍数，这是因为sLO，Q(N)＝sin(2πN/OSR)＝cos(2πN/OSR+π/2)＝cos(2π(N+OSR/4)/OSR)＝sLO，I(N+OSR/4)。
在另一方面，(例如因为谐波抑制性能优化)期望能够使用不是4的倍数的过采样率。可用的过采样率的数量典型地由驱动混频器和/或生成转变频率信号的时钟的频率来限制上限。此外，提高过采样率还意味着提高表示同相和正交相位序列所需的幅度量化级别的数量，因此降低了在如上所述的类似方式中的有效性。因此，存在数量有限的可用的过采样值，并且关于过采样率是4的倍数的限制会导致关于谐波抑制性能优化的非常低的灵活性。
因此，在图3的示例中，希望能够使用[1 0.5 -0.5 -1 -0.5 0.5]来作为同相序列，并且使用[0.5 1 0.5 -0.5 -1 -0.5]来作为正交相位序列(相比于信号310和330的采样)。然而，这样做会导致相位误差300，即根据同相和正交相位基准之间的最优π/2相位差的偏差。一个或多个校正网络的应用可以补偿这样的故意的相位误差，因此在不在性能上妥协的同时允许不是4的倍数的过采样速率。
虽然该示例已经使出了由于针对同相和正交相位使用相同的序列值而出现故意的相位误差的情形，但是即使同相和正交相位序列不包括相同序列值，实施例也同样适用。例如，可以选择过采样率和故意的相位误差来优化混频器装置的最佳谐波抑制性能。即使这样的选择导致同相和正交相位序列中的不同值，根据一些实施例的使用一个或多个校正网络来补偿故意的相位误差仍然是适用的。
应当注意的是，在一般情况下，在同相和正交相位序列之间还存在着故意的幅度(或增益)偏差。例如，当同相和正交相位序列不包括相同的序列值时，幅度偏差可以是由量化导致的。本文中的很多示例只提到了故意的相位偏差。然而，这并不意味着排除了故意的幅度偏差的存在(和补偿)。
图4示意性示出了根据一些实施例的示例混频器装置400。混频器装置400可以被看做是图2的一般实现示例混频器装置200的具体情况。
混频器装置400具有一个或多个输入信号401，并且提供基于输入信号生成的一个或多个输出信号405。混频器装置400包括一组同相混频器(MIX，I)408和一组正交相位混频器(MIX，Q)410，以及一个或多个校正网络(CORR NW)412、414。如将通过下文中的示例说明的，校正网络的校正操作可以在混合操作之前(412)和/或之后(414)来应用。
过采样率单元(OSR)402和时钟信号发生器(CLK)404与混频器装置400相关联。在一些实施例中，过采样率单元402和时钟信号发生器404中的一个或多个可以包括在混频器装置400中。
过采样率单元402向时钟信号发生器404以及向与混频器装置400的混频器相关联或一体的序列发生器(SEQGEN)406提供过采样率。例如，可以基于混频器装置的期望的谐波和/或镜像抑制性能来选择过采样率。
基于过采样率，时钟信号发生器提供时钟信号，该时钟信号的时钟速率等于将要由混频器装置应用的转变频率乘以过采样率。时钟信号发生器可以根据任何已知或未来的产生时钟信号的方法来操作。时钟信号提供给混频器装置400，并且用于至少操作混频器408、410以及一个或多个校正网络412、414。
序列发生器406适于向同相和正交相位混频器提供相应的序列，该序列表示在采样和可能的量化(与图3相比)之后相应的转变频率正弦函数。该序列基于限定每个转变频率函数周期的采样数量的过采样率来提供。针对给定的过采样率(即不同的采样相位)，可能存在一个或多个可用的序列。此外，针对给定的同相序列，可能存在一个或多个可用的正交相位序列(即不同的相位偏差)。例如，选择哪个可用的组合来使用可以基于混频器装置的期望的谐波和/或镜像抑制性能。选择和/或可用的组合可以受到相位偏差的绝对值应当最小化的条件的影响。在一些实施例中，可用组合只包括相位偏差小于或等于混频器装置时钟速率(即采样周期)除以2的倒数的组合。表1示出了当同相和正交相位序列除位置移动以外完全相同时针对多个不同过采样率(OSR)具有最小绝对值的可能的相位偏差(PD)。
表1：
然后，混频器使用相应的序列，以基于时钟信号、根据任何已知或未来的方法对输入信号进行频率转变。典型地，同相混频器用于给出具有第一LO相位的频率转变，并且正交相位混频器用于给出具有第二LO相位的频率转变，第二LO相位具有与第一LO相位接近的正交相位关系。
一个或多个校正网络412、414补偿故意的缺陷。故意的缺陷可以由具有不是4的倍数的过采样率、通过量化和/或通过选择具体同相/正交相位序列对导致。
可以根据已知或未来的方法来执行补偿，并且将在本文中描述一些示例。典型地，补偿基于过采样率(由图4中向校正网络412和414提供过采样率来示出)和同相/正交相位序列对的相位偏差(例如由序列发生器向校正网络提供的，图4中未示出)。例如，如将在本文中进一步举例说明的，可以通过缩放操作和添加操作来执行补偿，其中缩放操作基于相位偏差(并且可能基于幅度偏差)。
只要序列关于其幅度和相位关系明确定义，便隐含地接着进行一个或多个校正网络的配置。在应用了预计算的序列的实施例中，可用的校正参数(参见例如图6-10)还可以是预计算的并且可以存储在存储器中。
因此，一些实施例(参见图2和图4)向混频器装置提供了具有两组时间离散和幅度离散的谐波抑制混频器，这两组谐波抑制混频器具有由不是4的倍数的过采样率表示的分别等同的LO波形。可以选择等同LO波形以至少提供谐波抑制的指定级别，并且可以配置校正网络，使得所产生的等同LO波形具有相同的幅值和正交相位关系。
图5A和图5B示出了根据一些实施例的序列发生器的两个示例实现516、526。例如，任何示例序列发生器可以被用作图4的序列发生器406。
序列发生器516、526基于过采样率511、521来对存储器(MEM)512、522进行寻址，以提供同相和正交相位序列中的至少一个。如果存在若干可用的序列和序列的组合，则当对存储器进行寻址时(图5A和图5B中未示出)，其它参数可以被用于补偿过采样率。另一方面，如果只有一个可用的序列和序列的组合，则过采样率(或者其指示)可以是足够的。
图5A示出了同相和正交相位序列除位置的移动以外完全相同的情况。在这种情况下，存储器512只需要存储并输出其中一个序列(例如如图5A所示的同相序列514)。移相器(SHIFT)513可以基于过采样率511、通过移动由存储器输出的序列来产生其它序列(例如如图5A所示的正交相位序列515)。序列移动的位置的数量对应于转变频率周期的相位，并且相位偏差可以被典型地定义为相位减π/2，或者反之亦然。
图5B示出了同相和正交相位序列除了相移以外可能或可能不完全相同的更一般的情况。在该情况下，存储器522基于过采样率521来存储并输出同相序列524和正交相位序列525。
在图6-图10中将会出现一些示例混频器装置。例如，混频器装置可以表示正交上变频或下变频混频器、复上变频或下变频混频器、和/或镜像抑制上变频或下变频混频器中的任意一个。示例下变频混频器装置(参见例如图6、图8和图10)具有至少一个输入信号和至少两个输出信号，以及混频器后面的至少一个校正网络。示例上变频混频器装置(参见例如图7)具有至少两个输入信号和至少一个输出信号，以及混频器之前的至少一个校正网络。
图6示出了根据一些实施例的具有对应的校正网络614的正交下变频混频器装置的示例实现。向同相混频器电路(MIX，I)608和正交相位混频器电路(MIX，Q)610提供混频器输入信号601、602、603。混频器输入信号601输入同相混频器电路608作为同相混频器输入信号602，并且输入正交相位混频器电路610作为正交相位混频器输入信号603。同相和正交相位混频器电路通过转变频率来对混频器输入信号601进行下变频，并且例如可以如上所述基于表示相应的LO波形的序列来操作。混频器对608、610具有增益不平衡A(理想状态下等于1)和相位不平衡(理想状态下等于0，即如上所述的相位偏差)。如上所述，该不平衡会是由于不是4的倍数的过采样率和/或由于序列的相位偏差和/或由于量化损失造成的。
混频器对的输出信号604、605输入校正网络614，该校正网络614继而提供具有同相分量606和正交相位分量607的混频器装置。在图6的示例中，混频器装置输出信号的正交相位分量607等于正交相位混频器输出信号605。混频器装置输出信号的同相分量606等于由缩放单元620缩放的同相混频器输出信号604与由缩放单元621缩放的正交相位混频器输出信号605的和622。在其它实现中，可以直接输出同相混频器输出信号604，并且混频器装置输出信号的正交相位分量607可以是调节后的信号。
如果同相序列表示并且正交相位序列表示sin(ωt)，则缩放单元620可以应用的缩放因子，并且缩放单元621可以应用的缩放因子。
图7示出了根据一些实施例的具有对应的校正网络712的正交上变频混频器装置的示例实现。具有同相分量702和正交相位分量703的混频器装置输入信号输入校正网络712，该校正网络712向同相混频器电路(MIX，I)708提供同相混频器输入信号706，并且向正交相位混频器电路(MIX，Q)710提供正交相位混频器输入信号707。同相和正交相位混频器电路通过转变频率来对相应的混频器输入信号706、707进行上变频，并且可以例如基于如上所述的表示相应LO波形的序列来操作。混频器对708、710具有增益不平衡A(理想状态下等于1)和相位不平衡(理想状态下等于0，即如上所述的相位偏差)。如上所述，该不平衡会是由不是4的倍数的过采样率和/或由于序列的相位偏差和/或由于不同的同相和正交相位序列值和/或由于量化损失导致的。
在图7的示例中，同相混频器输入信号706等于由缩放单元720缩放的同相混频器装置输入信号702。正交相位混频器输入信号707等于由缩放单元721缩放的正交相位混频器装置输入信号703与同相混频器装置输入信号702的和722。在其它实现中，校正网络的实现可以关于同相和正交相位路径翻转。
如果同相序列表示并且正交相位序列表示sin(ωt)，则缩放单元720可以应用的缩放因子，并且缩放单元721可以应用的缩放因子。
图8示出了(与图1B相比)根据一些实施例的用于通过对应的校正网络804、814来接收双载波的复下变频混频器装置800的示例实现。
向同相混频器(MIX，I)802和正交相位混频器电路(MIX，Q)803提供同相混频器输入信号801。同相和正交相位混频器电路802、803可以通过转变频率来对混频器输入信号801进行下变频，并且例如可以基于如上所述的表示相应的LO波形的序列来操作。向校正网络804输入混频器对802、803的输出信号，该校正网络804提供对应的校正后的信号808、809。在图8的示例中，校正后的正交相位分量809等于正交相位混频器803的输出。校正后的同相分量808等于由缩放单元806缩放的同相混频器802的输出与由缩放单元807缩放的正交相位混频器803的输出的和805。在其它实现中，校正网络804的实现可以关于同相和正交相位路径翻转。
通过类似的方式，向同相混频器电路(MIX，I)812和正交相位混频器电路(MIX，Q)813提供正交相位混频器输入信号811。同相混频器电路812和正交相位混频器电路813通过转变频率来对混频器输入信号811进行下变频，并且例如可以基于如上所述的表示相应的LO波形的序列来操作。向校正网络814输入混频器对812、813的输出信号，该校正网络814提供对应的校正后的信号818、819。在图8的示例中，校正的正交相位分量819等于正交相位混频器813的输出。校正后的同相分量818等于由缩放单元816缩放的同相混频器812的输出与由缩放单元817缩放的正交相位混频器813的输出的和815。在其它实现中，校正网络814的实现可以关于同相和正交相位路径翻转。
如果由表示的同相序列和表示sin(ωt)的正交相位序列来表示混频器对(802，803)和(812，813)的增益和相位不平衡，则缩放单元806、816可以应用的缩放因子，并且缩放单元807、817可以应用的缩放因子。
在校正之后，使用包括加法单元821、823、825、827的载波聚合分离网络850、以类似图1B中的方式产生两个载波分量的复混频器装置输出信号822、824和826、828。
图9和图10示出了如何将上述故意的缺陷的校正与其它(非故意的)缺陷的校正紧密结合。例如，其它缺陷可以由于分量不匹配造成，并且例如可以包括用作混频器输入的复信号的IQ不平衡(即来自于在混频器之前的电路(例如RF混频器))。
图9示出了用于通过在复下变频混频器之前的RF混频器中校正IQ不平衡来接收双载波的复下变频混频器装置900的示例实现。
向同相混频器电路(MIX，I)902和正交相位混频器电路(MIX，Q)903提供同相混频器输入信号901。以类似的方式，向同相混频器电路(MIX，I)912和正交相位混频器电路(MIX，Q)913提供正交相位混频器输入信号911。混频器电路902、903、912、913通过转变频率来对混频器输入信号901、911进行下变频，并且例如可以基于如上所述的表示相应的LO波形的序列来进行操作。
向校正网络950输入混频器电路902、903、912、913的输出，以提供两个载波分量的复混频器装置输出信号922、924、和926、928，该校正网络950是在复下变频混频器之前的RF混频器中的IQ不平衡的调节与类似于图8的850的载波聚合分离网络的组合。校正网络950的一个实现可以在以下文献中找到：L.等人“Complex IF harmonicrejection mixer for non-contiguous dual carrier reception in 65 nm CMOS”，IEEEEuropean Solid-State Circuits Conference，2012年9月。
如图9所示，校正网络950可以包括在缩放单元931、932、933、934中适当缩放的混频器电路902、903、912、913的输出的和921、923、925、927。
图10示出了用于通过校正网络1050接收双载波的复下变频混频器装置1000的示例实现，该校正网络1050是图8的校正网络804、814与图9的校正网络950的组合。因此，该示例结构能够校正RF混频器和复混频器本身这二者中的IQ不平衡。
向同相混频器电路(MIX，I)1002和正交相位混频器电路(MIX，Q)1003提供同相混频器输入信号1001。以类似的方式，向同相混频器电路(MIX，I)1012和正交相位混频器电路(MIX，Q)1013提供正交相位混频器输入信号1011。混频器电路1002、1003、1012、1013通过转变频率来对混频器输入信号1001、1011进行下变频，并且例如可以基于如上所述的表示相应的LO波形的序列来操作。
向校正网络1050输入混频器电路1002、1003、1012、1013的输出，以提供两个载波分量的复混频器装置输出信号1022、1024和1026、1028，该校正网络1050是在复下变频混频器之前的RF混频器中的IQ不平衡的调节、类似于图8的载波聚合分离网络、以及图8的校正网络804、818的组合。
第一载波分量的同相输出信号1022产生为以下的和1021：
-通过与图9中的931的缩放因子的和1031来缩放的同相混频器1002的输出信号，
-通过与图9中的933的缩放因子的乘积1032来缩放的同相混频器1012的输出信号，
-通过与图9中的931的缩放因子的乘积1033来缩放的正交相位混频器1003的输出信号，以及
-通过的与图9中的933的缩放因子的乘积与1之间的差1034来缩放的正交混频器1013的输出信号。
第一载波分量的正交相位输出信号1024产生为以下的和1027：
-通过1044缩放的同相混频器1012的输出信号，
-通过图9中的931的缩放因子1042缩放的正交相位混频器1003的输出信号，以及
-由与图9中的933的缩放因子的和1043缩放的正交相位混频器1013的输出信号。
第一载波分量的同相输出信号1026产生为以下的和1023：
-通过1035缩放的同相混频器1002的输出信号，
-通过与图9中的934的缩放因子的和1037缩放的正交相位混频器1003的输出信号，以及
-通过图9中932的缩放因子缩放的正交相位混频器1013的输出信号。
第一载波分量的正交相位输出信号1028产生为以下的和1025：
-通过与图9中的934的缩放因子的乘积1039缩放的同相混频器1002的输出信号，
-通过与图9中的932的缩放因子的和1041缩放的同相混频器1012的输出信号，
-通过的与图9中的934的缩放因子的乘积与1之间的差1040来缩放的正交相位混频器1003的输出信号，以及
-通过与图9中的932的缩放因子的乘积1038缩放的正交相位混频器1013的输出信号。
示例校正网络1050表现了需要尽可能少的加法和缩放操作的密集实现，这至少在模拟设计中是优选的。在典型的实现中，来自混频器1002、1003、1012、1013的输出信号的相应的电压在缩放过程中转变成相应的电流，这实现了信号的高效的加法和减法。
图11示出了通过电阻和开关的同相或正交相位混频器1100的示例实现，该点组合开关可以用于实现例如图4、图6-图10的混频器408、410、608、610、708、710、802、803、812、813、902、903、912、913、1002、1003、1012、1013中的任意混频器。混频器1100的实现和操作的其它细节可以在以下文献中找到：L.等人，“Complex IF harmonicrejection mixer for non-contiguous dual carrier reception in 65 nm CMOS”，IEEEEuropean Solid-State Circuits Conference，2012年9月。
实施例可以出现在包括根据任何实施例的电路/逻辑的电子装置(例如无线通信设备)中。例如，电子装置可以是无线通信接收机、无线通信发射机、无线通信模块、便携式或便携式移动无线电通信设备、移动无线电终端、移动电话、基站、通信器、电子管理器、计算机、电子书、或移动游戏设备。
本文参考了本文对各种实施例进行了参考。然而，本领域技术人员将会认识到，对描述的实施例的多种变化仍然会落入权利要求的范围。例如，在具体单元内的功能块的部分并不是限制。相反，这些部分仅仅是示例。本文描述的作为一个单元的功能块可以分为两个或两个以上单元。以相同的方式，在不背离权利要求范围的情况下，本文描述的以两个或两个以上单元实现的功能块可以作为单个单元来实现。
例如，序列发生器可以实现为相应的混频器电路中的每个混频器的完整部分。每个混频器电路可以被配置为通过由采样值的对应序列的重复定时钟来根据混频器输入信号生成混频器输出信号。针对同相混频器电路，采样值的序列典型地表示转变频率正弦函数的一个周期，并且具有与过采样率相对应的序列长度。针对正交相位混频器电路，采样值的序列典型地表示相移了π/2加相位偏差的转变频率正弦函数的一个周期，并且具有与过采样率相对应的序列长度。
因此，应当理解的是，描述的实施例的细节仅仅是针对示出的目的而不是限制。相反，所有落入权利要求范围内的变化应包含在其中。

Claims (18)

1.一种正交混频器装置，适于对混频器装置输入信号(201、401、601、702、703、801、811)进行值为转变频率的频率转变，以产生混频器装置输出信号(202、403、606、607、709、822、824、826、828)，其中所述正交混频器装置适于以等于所述转变频率乘以过采样率(203、402)的混频器装置时钟速率来操作，其中所述过采样率加整数1、2或3是4的倍数，所述正交混频器装置包括：
序列发生器(406、516、526)，适于基于所述过采样率来生成同相混频器转变序列和正交相位混频器转变序列，其中
所述同相混频器转变序列是以所述混频器装置时钟速率采样的转变频率正弦函数的时间离散表示，并且
所述正交相位混频器转变序列是以所述混频器装置时钟速率采样的相移了π/2加相位偏差(300)的转变频率正弦函数的时间离散表示，所述相位偏差是所述过采样率的函数；
至少一对混频器(205、206、408、410、608、610、708、710、802、803、812、813)，每对混频器包括同相混频器(408、608、708、802、812)和正交相位混频器(410、610、710、803、813)，其中
所述同相混频器适于基于所述同相混频器转变序列来转变同相混频器输入信号(602、706、801、811)，以产生同相混频器输出信号(604、704)，
所述正交相位混频器适于基于所述正交相位混频器转变序列来转变正交相位混频器输入信号(603、707、801、811)，以产生正交相位混频器输出信号(605、705)，以及
所述同相混频器输入信号和所述正交相位混频器输入信号依赖于所述混频器装置输入信号，并且所述混频器装置输出信号依赖于所述同相混频器输出信号和所述正交相位混频器输出信号；以及
一个或多个校正网络(207、412、414、614、712、804、814)，适于基于所述过采样率和所述相位偏差，通过对所述同相混频器输入信号、所述正交相位混频器输入信号、所述同相混频器输出信号、以及所述正交相位混频器输出信号中的至少一个进行调节，来对所述相位偏差进行补偿。
2.根据权利要求1所述的混频器装置，其中，所述序列发生器(406、516、526)包括移相器(513)，所述移相器适于通过将所述同相混频器转变序列移动多个位置而生成所述正交相位混频器转变序列，或者适于通过将所述正交相位混频器转变序列移动多个位置而生成所述同相混频器转变序列。
3.根据权利要求1所述的混频器装置，其中，所述序列发生器(406)适于生成所述正交相位混频器转变序列和所述同相混频器转变序列中的每一个，以优化所述混频器装置的谐波抑制属性。
4.根据权利要求1至3中任一项所述的混频器装置，其中，所述相位偏差(300)小于或等于所述混频器装置时钟速率的倒数的等价相位除以2。
5.根据权利要求1至3中任一项所述的混频器装置，其中，所述同相混频器适于将所述同相混频器输入信号与所述同相混频器转变序列相乘，以产生所述同相混频器输出信号，并且所述正交相位混频器适于将所述正交相位混频器输入信号与所述正交相位混频器转变序列相乘，以产生所述正交相位混频器输出信号。
6.根据权利要求1至3中任一项所述的混频器装置，其中，所述序列发生器(516、526)适于通过基于所述过采样率寻址存储器(512、522)来生成所述同相混频器转变序列和正交相位混频器转变序列中的至少一个。
7.根据权利要求1至3中任一项所述的混频器装置，其中，所述同相混频器和正交相位混频器通过各自的可变电导电路来实现，每个可变电导电路具有各自的混频器转变序列作为控制输入信号。
8.根据权利要求1至3中任一项所述的混频器装置，其中，所述一个或多个校正网络(207、412、414、614、712、804、814)适于通过缩放操作(620、621、720、721、806、807、816、817)和添加操作(622、722、805、815)来执行所述调节，其中所述缩放操作基于所述相位偏差。
9.根据权利要求8所述的混频器装置，其中，所述一个或多个校正网络(207、412、414、614、712、804、814)还适于通过对所述同相混频器输入信号、所述正交相位混频器输入信号、所述同相混频器输出信号、以及所述正交相位混频器输出信号中的至少一个进行调节来对幅度偏差进行补偿。
10.根据权利要求9所述的装置，其中，所述缩放操作还基于所述幅度偏差。
11.根据权利要求1至3中任一项所述的混频器装置，其中：
所述混频器装置适于对所述混频器装置输入信号(601)进行下变频，以产生所述混频器装置输出信号，所述混频器装置输出信号具有同相分量(606)和正交相位分量(607)，
所述混频器装置输入信号(601)用作所述同相混频器输入信号(602)并且用作所述正交相位混频器输入信号(603)，以及
所述一个或多个校正网络(614)适于调节所述同相混频器输出信号(604)和所述正交相位混频器输出信号(605)中的至少一个，并且输出所述混频器装置输出信号的同相分量(606)和正交相位分量(607)。
12.根据权利要求1至3中任一项所述的混频器装置，其中：
所述混频器装置输入信号具有同相分量(801)和正交相位分量(811)，并且包括两个载波聚合分量(142、143)，
所述混频器装置适于对所述混频器装置输入信号(801、811)进行下变频，以产生所述混频器装置输出信号，所述混频器装置输出信号具有每个载波聚合分量的同相分量(822、826)和正交相位分量(824、828)，
所述至少一个混频器对包括：使用所述混频器装置输入信号的同相分量(801)来作为同相混频器输入信号并且作为正交相位混频器输入信号的第一混频器对(802、803)，以及使用所述混频器装置输入信号的正交相位分量(811)来作为同相混频器输入信号并且作为正交相位混频器输入信号的第二混频器对(812、813)，
所述一个或多个校正网络(804、814)适于：针对每个混频器对，对所述同相混频器输出信号和所述正交相位混频器输出信号中的至少一个进行调节，并且输出相应的同相校正网络输出信号(808、818)和正交相位校正网络输出信号(809、819)，
所述混频器装置还包括载波聚合分离网络(850)，所述载波聚合分离网络(850)适于基于所述第一和第二混频器对的同相校正网络输出信号和正交相位校正网络输出信号来产生所述混频器装置输出信号。
13.根据权利要求1至3中任一项所述的混频器装置，其中：
所述混频器装置输入信号具有同相分量和正交相位分量，并且包括两个载波聚合分量，
所述混频器装置适于对所述混频器装置输入信号进行下变频，以产生所述混频器装置输出信号，所述混频器装置输出信号具有每个载波聚合分量的同相分量和正交相位分量，
所述至少一个混频器对包括：使用所述混频器装置输入信号的同相分量来作为同相混频器输入信号并且作为正交相位混频器输入信号的第一混频器对，以及使用所述混频器装置输入信号的正交相位分量来作为同相混频器输入信号并且作为正交相位混频器输入信号的第二混频器对，
所述一个或多个校正网络适于：基于所述第一和第二混频器对的同相混频器输出信号和正交相位混频器输出信号来产生所述混频器装置输出信号，其中，产生所述混频器装置输出信号包括补偿所述相位偏差、补偿在所述混频器装置输入信号中出现的同相/正交相位不平衡、以及提供载波聚合分离。
14.根据权利要求1至3中任一项所述的混频器装置，其中：
所述混频器装置适于对所述混频器装置输入信号进行上变频，以产生所述混频器装置输出信号(709)，所述混频器装置输入信号具有同相分量(701)和正交相位分量(703)，
所述一个或多个校正网络(712)适于调节所述混频器装置输入信号的同相分量(702)和正交相位分量(703)中的至少一个，并且输出同相混频器输入信号(706)和正交相位混频器输入信号(707)，以及
所述混频器装置输出信号(709)包括同相混频器输出信号(704)和正交相位混频器输出信号(705)。
15.一种无线通信接收机，包括根据权利要求1至13中任一项所述的混频器装置。
16.一种无线通信发射机，包括根据权利要求1至10和14中任一项所述的混频器装置。
17.一种无线通信调制解调器，包括根据权利要求1至14中任一项所述的混频器装置、根据权利要求15所述的接收机、以及根据权利要求16所述的发射机中的至少一个。
18.一种无线通信设备，包括根据权利要求1至14中任一项所述的混频器装置、根据权利要求15所述的接收机、根据权利要求16所述的发射机、以及根据权利要求17所述的调制解调器中的至少一个。
CN201380077293.7A 2013-06-10 2013-06-10 正交混频器装置 Expired - Fee Related CN105580268B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2013/061904 WO2014198287A1 (en) 2013-06-10 2013-06-10 Quadrature mixer arrangement

Publications (2)

Publication Number Publication Date
CN105580268A CN105580268A (zh) 2016-05-11
CN105580268B true CN105580268B (zh) 2018-11-20

Family

ID=48579081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380077293.7A Expired - Fee Related CN105580268B (zh) 2013-06-10 2013-06-10 正交混频器装置

Country Status (4)

Country Link
US (1) US9520834B2 (zh)
EP (1) EP3008819B1 (zh)
CN (1) CN105580268B (zh)
WO (1) WO2014198287A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111431483A (zh) * 2015-02-24 2020-07-17 华为技术有限公司 用于从输入信号产生输出信号的混频器和方法
CN106506088B (zh) * 2016-10-31 2018-02-09 中南大学 一种基于单边带调制的载波聚合和解聚合的方法与系统
CN110915151B (zh) * 2017-08-08 2022-10-04 日本电信电话株式会社 光发送机、光接收机和通信系统
CN108169715B (zh) * 2017-11-23 2021-12-10 北京遥感设备研究所 一种同相和正交通道相位不平衡度确定方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390360A (zh) * 2006-02-22 2009-03-18 Nxp股份有限公司 同相和正交路径失衡补偿
WO2009057051A2 (en) * 2007-10-29 2009-05-07 Nxp B.V. Passive harmonic-rejection mixer
GB2468206A (en) * 2009-02-25 2010-09-01 Innovision Res & Tech Plc Deriving mixing signals in phase quadrature even when the time delay between the mixing signals is not an integer multiple of a clock period
EP2434640A1 (en) * 2010-09-24 2012-03-28 Telefonaktiebolaget L M Ericsson (PUBL) Correction of imbalances in a complex intermediate frequency mixer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937341A (en) * 1996-09-13 1999-08-10 University Of Washington Simplified high frequency tuner and tuning method
US6330290B1 (en) * 1998-09-25 2001-12-11 Lucent Technologies, Inc. Digital I/Q imbalance compensation
US7142835B2 (en) * 2003-09-29 2006-11-28 Silicon Laboratories, Inc. Apparatus and method for digital image correction in a receiver
US7729682B2 (en) * 2005-09-28 2010-06-01 Sigmatel, Inc. Receiver and methods for use therewith
US20080181340A1 (en) 2007-01-31 2008-07-31 Silicon Laboratories, Inc. Spur Rejection Techniques for an RF Receiver
US7599676B2 (en) 2007-01-31 2009-10-06 Silicon Laboratories, Inc. Power consumption reduction techniques for an RF receiver implementing a mixing DAC architecture
WO2009115863A1 (en) * 2008-03-19 2009-09-24 Freescale Semiconductor, Inc. Dc compensation for vlif signals
EP2141819A1 (en) 2008-07-04 2010-01-06 Telefonaktiebolaget LM Ericsson (publ) Signal processing device and method
US8185080B2 (en) 2009-10-30 2012-05-22 Stmicroelectronics Design & Application Gmbh Harmonic rejection mixer
EP2333949B1 (en) 2009-12-11 2016-06-29 Telefonaktiebolaget LM Ericsson (publ) Mixer arrangement
US8838057B2 (en) * 2011-04-04 2014-09-16 Maxlinear, Inc. Harmonic rejection mixer architecture with reduced sensitivity to gain and phase mismatches

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390360A (zh) * 2006-02-22 2009-03-18 Nxp股份有限公司 同相和正交路径失衡补偿
WO2009057051A2 (en) * 2007-10-29 2009-05-07 Nxp B.V. Passive harmonic-rejection mixer
GB2468206A (en) * 2009-02-25 2010-09-01 Innovision Res & Tech Plc Deriving mixing signals in phase quadrature even when the time delay between the mixing signals is not an integer multiple of a clock period
EP2434640A1 (en) * 2010-09-24 2012-03-28 Telefonaktiebolaget L M Ericsson (PUBL) Correction of imbalances in a complex intermediate frequency mixer

Also Published As

Publication number Publication date
EP3008819A1 (en) 2016-04-20
US20160126893A1 (en) 2016-05-05
EP3008819B1 (en) 2018-10-03
WO2014198287A1 (en) 2014-12-18
US9520834B2 (en) 2016-12-13
CN105580268A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
EP3026819B1 (en) Calibration of quadrature imbalance via loopback phase shifts
CN105580268B (zh) 正交混频器装置
US9276798B2 (en) Non-recursive digital calibration for joint-elimination of transmitter and receiver I/Q imbalances with minimized add-on hardware
CN106208968B (zh) 信号混频方法以及混频器
JP5821846B2 (ja) 周波数変換器およびそれを用いた受信機
EP1949532B1 (en) Switching circuit, and a modulator, demodulator or mixer including such a circuit
JP5790650B2 (ja) 周波数変換器およびそれを用いた受信機
Yu et al. A nonrecursive digital calibration technique for joint elimination of transmitter and receiver I/Q imbalances with minimized add-on hardware
US20060252396A1 (en) Phase generator using polyphase architecture
EP1425845A2 (en) Harmonic mixer
US10734967B2 (en) Capacitor compensated dual of polyphase filter
US9450538B2 (en) Harmonic rejection mixer arrangement
Kearney et al. Complex rf mixers, zero-if architecture, and advanced algorithms: The black magic in next-generation sdr transceivers
Gueorguiev et al. A 5.2 GHz CMOS I/Q modulator with integrated phase shifter for beamforming
US8639206B1 (en) Method and apparatus for quadrature mixer circuits
US7860464B2 (en) Method and system for a programmable local oscillator generator based on quadrature mixing using a phase shifter
US10382070B2 (en) Communication apparatus and method
JP5971102B2 (ja) クロック位相調整回路および受信回路
Ibrahim A reconfigurable vector signal generator with two phase controlled Σ-Δ-synthesizers [Sigma-Delta-synthesizers]
Ruiz et al. Reconfigurable Radio Testbed
Ibrahim A Reconfigurable Vector Signal Generator with Two Phase Controlled ΣΔ-Synthesizers
Stevens et al. Numerically controlled 8-channel IQ-transmitter with programmable synchronous carrier settings
WO2015053672A1 (en) Signal generator and associated phase shift apparatus and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181120

CF01 Termination of patent right due to non-payment of annual fee