CN105574232B - 鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法 - Google Patents

鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法 Download PDF

Info

Publication number
CN105574232B
CN105574232B CN201510846309.7A CN201510846309A CN105574232B CN 105574232 B CN105574232 B CN 105574232B CN 201510846309 A CN201510846309 A CN 201510846309A CN 105574232 B CN105574232 B CN 105574232B
Authority
CN
China
Prior art keywords
fin
circuit
edge roughness
fet
fer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510846309.7A
Other languages
English (en)
Other versions
CN105574232A (zh
Inventor
黄如
蒋晓波
王润声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201510846309.7A priority Critical patent/CN105574232B/zh
Publication of CN105574232A publication Critical patent/CN105574232A/zh
Application granted granted Critical
Publication of CN105574232B publication Critical patent/CN105574232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法，属于微电子器件领域。该电路仿真方法基于可预测性集约模型，首先从鳍线条的电镜照片中提取出粗糙的鳍边缘，计算它的自相关函数，然后利用计算公式得到鳍边缘粗糙度影响下的鳍宽的分布，嵌入到电路仿真软件的仿真网表中进行电路仿真，即可得到鳍边缘粗糙度所造成的电路性能参数。采用本发明可以很准确地得到的器件特性涨落影响，且所有参数都可以用TCAD蒙特卡洛仿真得到的结果进行基准调整。与传统方法相比，可以预测器件的亚阈斜率SS的涨落,以及亚阈斜率SS涨落和阈值电压Vth的相关性。

Description

鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法
技术领域
本发明属于微电子器件领域，涉及到鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法。
背景技术
随着半导体器件尺度的逐渐缩小，器件中随机涨落的影响正在变得越来越不容忽视。器件的随机涨落是由于器件制备过程中，不可避免的工艺不确定性造成的，会导致器件电学特性，比如阈值电压的涨落，进一步地，会不可避免地造成电路性能参数的涨落。电路性能参数的涨落会最终导致芯片制备时的良率损失。因此，电路设计者需要在电路设计时就提前考虑到器件中随机涨落对电路特性的影响，这就需要有相应的可供电路仿真使用的随机涨落的集约模型。
另一方面，鳍型场效应晶体管(FinFET)正在逐步取代传统的平面结构器件，成为半导体工业中的主力军。在鳍型场效应晶体管中，随机涨落源主要有金属功函数涨落、鳍边缘粗糙度(FER)、栅边缘粗糙度(GER)。鳍边缘粗糙度可以从器件的电镜照片中提取。鳍边缘粗糙度一般采用基于自相关函数理论的方法来进行表征，主要有两个表征参数：均方差ΔFER和自相关长度ΛFER。均方差ΔFER表征鳍边缘粗糙度的幅度，而自相关长度ΛFER表征鳍边缘粗糙度的在空间上的变化周期。这两个表征参数的值是由工艺过程决定的。
目前，对于鳍边缘粗糙度和栅边缘粗糙度都没有可预测性的集约模型供电路模拟使用。传统的电路模拟方法，是将随机涨落对器件的影响，简化为所造成的器件阈值电压的涨落，直接加入到电路仿真当中。然而，这一方法具有很多局限性。首先，这一方法完全不具有预测性，即无法考虑到器件设计参数或者工艺变化所导致的涨落的变化。其次，这一方法将涨落对器件的影响完全看作是对阈值电压的影响，忽略了对器件其它参数，比如亚阈值斜率等的影响，会导致对电路涨落的错误估计。因此，提出一种准确的同时具有可预测性的针对鳍型场效应晶体管的鳍边缘粗糙度的电路仿真方法是非常有必要的。
发明内容
本发明的目的在于提供一种基于可预测性集约模型的针对鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法。
本发明提供的鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法，包括如下步骤：
1)从鳍线条的电镜照片中提取出粗糙的鳍边缘，计算它的自相关函数；
2)利用公式f(δWFin,min)≈(1-α)·f1(δWFin,min)+α·f2(δWFin,min)，得到鳍边缘粗糙度影响下的鳍宽的分布值；
3)将f(δWFin,min)嵌入到电路仿真软件的仿真网表，或先利用f(δWFin,min)计算得到δWFin,min的均值和方差，再将其嵌入到电路仿真软件的仿真网表中，用电路仿真软件进行电路仿真，即可得到鳍边缘粗糙度所造成的电路性能。
其中，从鳍线条的电镜照片中提取出粗糙的鳍边缘，计算它的自相关函数，用适当的函数形式，比如高斯函数拟合，得到鳍边缘粗糙度的两个表征参数：均方根ΔFER和相关长度ΛFER。
从物理机制上看，鳍边缘粗糙度的影响在于改变了沟道区域的最小鳍宽WFin,min，改变量δWFin,min的分布可以通过下列公式计算：
f1＝pdf(δWFin)
f(δWFin,min)≈(1-α)·f1(δWFin,min)+α·f2(δWFin,min)
其中，pdf(δWFin)和cdf(δWFin)为鳍宽偏量δWFin的概率密度分布和累计概率密度分布，可以通过测量得到。而为滑动平均因子，参数m通过拟合得到。
可以发现，f1和f2分别为Lg远远小于ΛFER和远远大于ΛFER时的两个特例。
根据上述计算公式，得到鳍边缘粗糙度影响下的鳍宽的分布，将上述鳍宽分布值嵌入到SPICE的仿真网表中，或者利用上述鳍宽的分布值，得到鳍宽的均值和方差，将均值和方差嵌入到SPICE的仿真网表中，用SPICE电路仿真软件进行电路仿真，即可得到鳍边缘粗糙度所造成的器件特性涨落影响，进而得到电路性能参数的涨落影响。
采用本发明可以很准确地得到的器件特性涨落影响，且所有参数都可以用TCAD蒙特卡洛仿真得到的结果进行基准调整。与传统方法相比，可以预测器件的亚阈斜率SS的涨落，以及亚阈斜率SS和阈值电压Vth的相关性。
附图说明
图1本发明实施例电路仿真方法的流程示意图。
图2本发明鳍场效应晶体管示意图，其中(a)鳍场效应晶体管的侧视示意图；(b)具有理想栅和粗糙鳍边缘的鳍型场效应晶体管的顶视示意图；
图3本发明鳍边缘粗糙度影响下的鳍宽的分布示意图，其中(a)Lg远远小于ΛFER时的鳍边缘粗糙度示意图；(b)Lg远远大于ΛFER时的鳍边缘粗糙度示意图；
图4本发明实施例鳍边缘粗糙度的提取和表征流程示意图，其中(a)为鳍边缘粗糙度的电镜照片；(b)为从电镜照片中提取得到的结果；(c)为鳍边缘粗糙度的自相关函数，用高斯函数拟合，从而得到表征参数均方差ΔFER和自相关长度ΛFER的示意图；
图5本发明SPICE的仿真软件中的静态随机存储器SRAM的电路示意图；
图6本发明实施例中SPICE的电路仿真得到的SRAM的蝶形图；
图7本发明实施例中根据SRAM蝶形图提取得到的SRAM的电路性能参数——静态噪声容限SNM的分布图。
具体实施方法
下面将通过实例并结合附图，详细描述本发明提供的鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法。
本实例考虑基于SOI衬底的双栅型鳍型场效应晶体管中鳍边缘粗糙度对于静态随机存储器(SRAM)电路的性能参数——静态噪声容限(SNM)的影响，整体流程如图1所示。双栅型鳍型场效应晶体管的基本结构和参数定义如图2所示。其中，Lg远远小于ΛFER和Lg远远大于ΛFER这两个极端情形情况下的鳍边缘粗糙度示意图如图3所示。
具体步骤：
1)如图4所示，根据栅的电镜照片，提取出粗糙的栅边缘，计算它的自相关函数，并用高斯函数进行拟合，得到拟合参数ΔFER＝2/3nm，ΛFER＝30nm。
2)更准确地，方法一将f(δWFin,min)嵌入到SPICE的仿真网表中进行计算。但在本实例中，为了简便起见，方法二可以先利用f(δWFin,min)计算得到δWFin,min的均值和方差，再将其嵌入到SPICE的仿真网表中进行计算。本实例采用的鳍型场效应晶体管的Lg为20nm，WFin为10nm，因此，计算得到
δWFin,min的均值和方差如下：
均值：μ(δWFin,min)＝-0.27nm
标准差：σ(δWFin,min)＝0.62nm
3)将最小鳍宽WFin,min作为WFin，故得到
均值：μ(WFin)＝9.73nm
标准差：σ(WFin)＝0.62nm
4)静态随机存储器SRAM的电路示意图如图5所示。将SPICE的仿真网表中的鳍宽WFin，变为均值为9.73nm，标准差为0.62nm的高斯分布的随机变量，选择电路仿真软件HSPICE中的蒙特卡洛模式进行电路仿真。
5)根据电路仿真得到的蝶形曲线(如图6所示)，提取得到SRAM的静态噪声容限(SNM)的分布如图7所示。
上面给出了本发明实施例的说明以用于理解本发明。应理解，本发明不限于这里描述的特定实施例，而是如现在对本领域技术人员来说明显地，能够进行各种修改、调整和替代而不偏离本发明的范围。因此，下面的权利要求意图涵盖落在本发明的实质精神和范围内的这样的修改和变化。

Claims (4)

1.一种鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法，包括如下步骤：
1)从鳍线条的电镜照片中提取出粗糙的鳍边缘，计算它的自相关函数；
2)利用公式f(δWFin，min)≈(1-α)·f1(δWFin，min)+α·f2(δWFin，min)，得到鳍边缘粗糙度影响下的鳍宽的分布值；其中f(δWFin，min)为鳍宽的分布值；WFin，min为最小鳍宽；
f1＝pdf(δWFin)
其中，pdf(δWFin)和cdf(δWFin)为鳍宽偏量δWFin的概率密度分布和累计概率密度分布，通过测量得到；而为滑动平均因子，参数m通过拟合得到；Lg为鳍宽；ΔFER为鳍边缘粗糙度的均方根；ΛFER为鳍边缘粗糙度的相关长度；
3)将f(δWFin，min)嵌入到电路仿真软件的仿真网表，或先利用f(δWFin，min)计算得到δWFin，min的均值和方差，再将其嵌入到电路仿真软件的仿真网表中，用电路仿真软件进行电路仿真，即可得到鳍边缘粗糙度所造成的电路性能。
2.如权利要求1所述的鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法，其特征在于，步骤1)中采用高斯函数拟合，得到鳍边缘粗糙度的两个表征参数：均方根ΔFER和相关长度ΛFER。
3.如权利要求1所述的鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法，其特征在于，步骤3)采用HSPICE电路仿真软件。
4.如权利要求3所述的鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法，其特征在于，采用HSPICE电路仿真软件中的蒙特卡洛模式进行电路仿真。
CN201510846309.7A 2015-11-26 2015-11-26 鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法 Active CN105574232B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510846309.7A CN105574232B (zh) 2015-11-26 2015-11-26 鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510846309.7A CN105574232B (zh) 2015-11-26 2015-11-26 鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法

Publications (2)

Publication Number Publication Date
CN105574232A CN105574232A (zh) 2016-05-11
CN105574232B true CN105574232B (zh) 2018-10-19

Family

ID=55884362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510846309.7A Active CN105574232B (zh) 2015-11-26 2015-11-26 鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法

Country Status (1)

Country Link
CN (1) CN105574232B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550532B (zh) * 2018-03-21 2020-10-02 上海集成电路研发中心有限公司 一种测量半导体鳍部粗糙度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103186691A (zh) * 2012-09-17 2013-07-03 上海华力微电子有限公司 一种独立双栅FinFET解析沟道电势分布模型
US8689166B2 (en) * 2012-04-25 2014-04-01 International Business Machines Corporation Modeling the total parasitic resistances of the source/drain regions of a multi-fin multi-gate field effect transistor
CN104050306A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于FinFET标准单元中多晶硅单元边缘结构的布局验证方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799848B1 (en) * 2013-01-15 2014-08-05 International Business Machines Corporation Methods for modeling of FinFET width quantization
US8987800B2 (en) * 2013-03-14 2015-03-24 International Business Machines Corporation Semiconductor structures with deep trench capacitor and methods of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8689166B2 (en) * 2012-04-25 2014-04-01 International Business Machines Corporation Modeling the total parasitic resistances of the source/drain regions of a multi-fin multi-gate field effect transistor
CN103186691A (zh) * 2012-09-17 2013-07-03 上海华力微电子有限公司 一种独立双栅FinFET解析沟道电势分布模型
CN104050306A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于FinFET标准单元中多晶硅单元边缘结构的布局验证方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《三栅FinFET电学特性仿真分析与研究》;张燕;《中国优秀硕士学位论文全文数据库 信息科技辑》;20131215(第S2期);I135-239 *

Also Published As

Publication number Publication date
CN105574232A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN102968538B (zh) Mos晶体管psp失配模型的建模方法
CN103226627B (zh) 一种芯片表面形貌仿真的方法及装置
CN102142057A (zh) 应用于mosfet电学仿真的bsim4应力模型
Jiang et al. Investigations on line-edge roughness (LER) and line-width roughness (LWR) in nanoscale CMOS technology: Part I–modeling and simulation method
US20110153055A1 (en) Wide-range quick tunable transistor model
Sarangi et al. Lightsim: A leakage aware ultrafast temperature simulator
CN105512365B (zh) 鳍型场效应晶体管中栅边缘粗糙度效应的电路仿真方法
CN105574232B (zh) 鳍型场效应晶体管中鳍边缘粗糙度效应的电路仿真方法
Ishida et al. Comparison of performance on watershed-scale precipitation between WRF and MM5
CN101739470B (zh) Mos晶体管多尺寸器件的工艺偏差模型的建立方法
CN106407629A (zh) 基于蒙特卡洛算法的GaN HEMT噪声模型建立方法
US20080286887A1 (en) Method for adjusting a transistor model for increased circuit simulation accuracy
CN115688489B (zh) 沟槽蚀刻工艺的仿真方法及装置、存储介质、终端
Sootkaneung et al. Thermal effect on performance, power, and BTI aging in FinFET-based designs
CN106446476B (zh) 一种通用版图临近效应表征模型及其提取方法
CN105652175B (zh) 一种不同涨落源对器件电学特性影响幅度的提取方法
CN108416179A (zh) 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法
CN104657558B (zh) 提取lod效应模型的方法
CN102915394B (zh) 一种应用于mosfet电学仿真的psp应力的建模方法
KR101643759B1 (ko) 비정질 반도체 박막 트랜지스터(ｔｆｔ)의 전기적 특성을 산출하는 방법 및 장치
Lü et al. Correlation and model for RF performance (fT) variability due to random dopant fluctuation in nanoscale MOSFETs
Asenov et al. An advanced statistical compact model strategy for SRAM simulation at reduced V DD
Tan et al. Compact modeling of mechanical STI y-stress effect
Lin et al. A Built-in Spice Time-domain Variation Model of the BTI-induced Random Trap Fluctuation (RTF) in 14 nm FinFETs
Lü et al. Modeling of current mismatch induced by random dopant fluctuation in nano-MOSFETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant