CN105574219A - 非标准单元库逻辑单元自动布局布线的方法 - Google Patents
非标准单元库逻辑单元自动布局布线的方法 Download PDFInfo
- Publication number
- CN105574219A CN105574219A CN201410531352.XA CN201410531352A CN105574219A CN 105574219 A CN105574219 A CN 105574219A CN 201410531352 A CN201410531352 A CN 201410531352A CN 105574219 A CN105574219 A CN 105574219A
- Authority
- CN
- China
- Prior art keywords
- routing
- cargo unit
- file
- standardized cargo
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种非标准单元库逻辑单元自动布局布线的方法,包括步骤:按照黑匣子方式产生非标准逻辑单元的LEF文件,LEF文件包括了非标准逻辑单元的端口、屏蔽层及边界层的信息。根据LEF文件的非标准逻辑单元名称并按照硬核实例化的方式作成非标准逻辑单元的网表文件。自动布局布线时导入非标准逻辑单元的LEF文件和网表文件实现非标准单元库逻辑单元的自动布局布线。本发明能实现非标准单元库逻辑单元自动布局布线、能降低人力成本以及芯片的面积。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种非标准单元库逻辑单元自动布局布线的方法。
背景技术
目前,公司数字电路的版图设计主要有如下两种方法:
第一种为手动版图设计,如图1所示为现有手动版图设计流程图;包括步骤:首先由线路工程师搭建电路图;之后,进行手动版图设计;进行版图物理检查,检查成功后设计结束。手动布局的缺点主要有:1)设计周期长;2)面积较大。
第二种为自动版图设计,如图2所示是现有自动版图设计流程图;包括步骤:首先由线路工程师搭建电路图;之后准备支持自动布局布线的数据库,以及利用该数据库自动生成自动布线网表;利用所形成的网表完成自动布局布线,布局布线完成后由版图物理检查工具进行自动检查,检查成功后自动版图设计结束。现有自动版图设计的缺点是,支持自动布局布线的数据库采用标准逻辑单元的数据库,而对于非标准逻辑单元的数据库则无法实现自动布局布线,即现有技术中无法采用非标准逻辑单元的数据库来自动形成自动布局布线所需的文件如网表文件,也就无法实现非标准单元库逻辑单元自动布局布线。
标准逻辑单元的设计是需要符合大量的设计规则,如单元等高、端口需要放置在指定位置等。非标准单元逻辑转换成标准逻辑单元需要花费大量的人力成本并且还增加芯片的面积,所以如何在不花费大量的人力成本以及增加芯片的面积的条件下实现非标准单元库逻辑单元自动布局布线是本申请所研究的课题。
发明内容
本发明所要解决的技术问题是提供一种非标准单元库逻辑单元自动布局布线的方法,能实现非标准单元库逻辑单元自动布局布线、能降低人力成本以及芯片的面积。
为解决上述技术问题,本发明提供的非标准单元库逻辑单元自动布局布线的方法包括如下步骤:
步骤一、按照黑匣子方式产生非标准逻辑单元的版图提取格式(LEF)文件,该LEF文件包括了所述非标准逻辑单元的端口、屏蔽层及边界层的信息。
步骤二、根据所述非标准逻辑单元的LEF文件的非标准逻辑单元名称并按照硬核(HardIPCore)实例化的方式作成非标准逻辑单元的网表(NETLIST)文件。
步骤三、自动布局布线时导入非标准逻辑单元的LEF文件和网表文件实现非标准单元库逻辑单元的自动布局布线。
进一步的改进是,步骤一包括如下分步骤:
步骤11、在所述非标准逻辑单元的GDSII格式文件中添加电源端口、地端口、输入端口、输出端口、屏蔽层及边界层信息。
步骤12、借助LEF提取工具从所述非标准逻辑单元的GDSII格式文件中抽取所述非标准逻辑单元的电源端口、地端口、输入端口、输出端口、屏蔽层及边界层信息并转换成所述非标准逻辑单元的LEF文件。
步骤13、抽取的所述非标准逻辑单元的LEF文件中层次定义,所述非标准逻辑单元的LEF文件中层次定义和自动布局布线工具技术文件中关于层次的定义一致。
进一步的改进是,步骤二包括如下分步骤:
步骤21、采用所述非标准逻辑单元的LEF文件的非标准逻辑单元名称定义实例化名,所述实例化名不重复且一个所述实例化名对应一个非标准逻辑单元实例,同一个所述非标准逻辑单元名称能定义一个以上的所述实例化名。
步骤22、列出各所述非标准逻辑单元实例的电源端口、地端口、输入端口和输出端口。
步骤23、建立各所述非标准逻辑单元实例的电源端口、地端口和输入端口的连接关系,输出端口的连接关系根据实际需要建立或不建立,保证必须有且仅有一个输出端口连接到输入端口。
进一步的改进是,步骤三自动布局布线时同时导入标准逻辑单元和所述非标准逻辑单元的LEF文件和网表文件实现所述标准逻辑单元和所述非标准单元库逻辑单元集成在一起的自动布局布线。
进一步的改进是,所述自动布局布线工具技术文件包含有单元放置规则、层次定义和绕线规则信息的技术文件。
进一步的改进是,所述网表文件为verilog语言格式的网表文件。
本发明通过黑匣子方式产生非标准逻辑单元的LEF文件,根据产生的LEF文件并按照硬核实例化的方式作成非标准逻辑单元的网表文件,克服了现有技术中无法采用非标准逻辑单元的数据库来自动形成自动布局布线所需的文件如网表文件的缺陷,通过在自动布局布线时导入非标准逻辑单元的LEF文件和网表文件能实现非标准单元库逻辑单元的自动布局布线。相对于现有自动布局布线方法,本发明是直接采用非标准逻辑单元的数据库来形成网表文件,不需要先将非标准单元逻辑转换成标准逻辑单元,能降低人力成本以及芯片的面积。而相对于现有手动版图设计方法,本发明能实现非标准单元库逻辑单元的自动布局布线,能提高设计效率,缩短设计周期、减少芯片面积。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有手动版图设计流程图;
图2是现有自动版图设计流程图;
图3是本发明实施例非标准单元库逻辑单元自动布局布线的方法的流程图;
图4是本发明实施例方法的LEF文件说明图;
图5是本发明实施例方法的硬核实例化的方式说明图。
具体实施方式
如图3所示,是本发明实施例非标准单元库逻辑单元自动布局布线的方法的流程图。本发明实施例非标准单元库逻辑单元自动布局布线的方法包括如下步骤:
步骤一、按照黑匣子方式产生非标准逻辑单元的版图提取格式(LEF)文件,该LEF文件包括了所述非标准逻辑单元的端口、屏蔽层及边界层的信息。所述黑匣子方式即为将所述非标准逻辑单元本身作为一个黑匣子,仅包括所述非标准逻辑单元的端口、屏蔽层及边界层的信息,不考虑黑匣子内部的信息。
较佳为,步骤一包括如下分步骤:
步骤11、在所述非标准逻辑单元的GDSII格式文件中添加电源端口、地端口、输入端口、输出端口、屏蔽层及边界层信息。其中所述GDSII格式文件为设计工具、计算机和掩膜制造商之间进行半导体物理制板数据传输的一种符合工业标准的格式文件。本发明实施例方法能够直接采用所述非标准逻辑单元的GDSII格式文件,而现有自动布局布线方法中只能采用标准逻辑单元的GDSII格式文件。
步骤12、借助LEF提取工具从所述非标准逻辑单元的GDSII格式文件中抽取所述非标准逻辑单元的电源端口、地端口、输入端口、输出端口、屏蔽层及边界层信息并转换成所述非标准逻辑单元的LEF文件。
步骤13、抽取的所述非标准逻辑单元的LEF文件中层次定义,所述非标准逻辑单元的LEF文件中层次定义和自动布局布线工具技术文件中关于层次的定义一致。所述自动布局布线工具技术文件包含有单元放置规则、层次定义和绕线规则信息的技术文件。如图4所述,是本发明实施例方法的LEF文件说明图;左边为自动布局布线工具技术文件,右边为非标准逻辑单元的版图提取格式即LEF文件,可以看出,LEF文件中的PINA的层次为M1,和自动布局布线工具技术文件层次为M1的定义是相同的,PINA的层次和自动布局布线工具技术文件层次用椭圆圈标出;同理,LEF文件中的PINC的层次也为M1。
步骤二、根据所述非标准逻辑单元的LEF文件的非标准逻辑单元名称并按照硬核实例化的方式作成非标准逻辑单元的网表文件。所述网表文件为verilog语言格式的网表文件,verilog语言为IEEE工业标准verilog硬件描述语言。
步骤二包括如下分步骤:
步骤21、采用所述非标准逻辑单元的LEF文件的非标准逻辑单元名称定义实例化名,所述实例化名不重复且一个所述实例化名对应一个非标准逻辑单元实例,同一个所述非标准逻辑单元名称能定义一个以上的所述实例化名。
如图5所示,是本发明实施例方法的硬核实例化的方式说明图,其中Nonstandard_module1和Nonstandard_module2都为LEF文件的非标准逻辑单元名称即图5中的逻辑单元名,U1、U2和U3都是实例化名,Nonstandard_module1定义了实例化名U1,Nonstandard_module2定义了实例化名U2和U3。
步骤22、列出各所述非标准逻辑单元实例的电源端口、地端口、输入端口和输出端口。
如图5所示,各实例化名U1、U2和U3都包括了多个端口,如U1包括了A、B、C和OD四个端口,U2包括了A、B和OC三个端口,U3也包括了A、B和OC三个端口,各端口具体由Nonstandard_module1或Nonstandard_module2中的PIN定义,如图4所示的PINA,PINC。
步骤23、建立各所述非标准逻辑单元实例的电源端口、地端口和输入端口的连接关系,输出端口的连接关系根据实际需要建立或不建立,保证必须有且仅有一个输出端口连接到输入端口。
如图5所示,共定义有A,B,C,D四根连线,连线名放置在各端口后的括号内。
步骤三、自动布局布线时导入非标准逻辑单元的LEF文件和网表文件实现非标准单元库逻辑单元的自动布局布线。
进一步,自动布局布线时同时导入标准逻辑单元和所述非标准逻辑单元的LEF文件和网表文件实现所述标准逻辑单元和所述非标准单元库逻辑单元集成在一起的自动布局布线。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (6)
1.一种非标准单元库逻辑单元自动布局布线的方法,其特征在于,包括如下步骤:
步骤一、按照黑匣子方式产生非标准逻辑单元的版图提取格式文件,该版图提取格式文件包括了所述非标准逻辑单元的端口、屏蔽层及边界层的信息;
步骤二、根据所述非标准逻辑单元的版图提取格式文件的非标准逻辑单元名称并按照硬核实例化的方式作成非标准逻辑单元的网表文件;
步骤三、自动布局布线时导入非标准逻辑单元的版图提取格式文件和网表文件实现非标准单元库逻辑单元的自动布局布线。
2.如权利要求1所述的非标准单元库逻辑单元自动布局布线的方法,其特征在于:步骤一包括如下分步骤:
步骤11、在所述非标准逻辑单元的GDSII格式文件中添加电源端口、地端口、输入端口、输出端口、屏蔽层及边界层信息;
步骤12、借助版图提取格式提取工具从所述非标准逻辑单元的GDSII格式文件中抽取所述非标准逻辑单元的电源端口、地端口、输入端口、输出端口、屏蔽层及边界层信息并转换成所述非标准逻辑单元的版图提取格式文件;
步骤13、抽取的所述非标准逻辑单元的版图提取格式文件中层次定义,所述非标准逻辑单元的版图提取格式文件中层次定义和自动布局布线工具技术文件中关于层次的定义一致。
3.如权利要求1所述的非标准单元库逻辑单元自动布局布线的方法,其特征在于:步骤二包括如下分步骤:
步骤21、采用所述非标准逻辑单元的版图提取格式文件的非标准逻辑单元名称定义实例化名,所述实例化名不重复且一个所述实例化名对应一个非标准逻辑单元实例,同一个所述非标准逻辑单元名称能定义一个以上的所述实例化名;
步骤22、列出各所述非标准逻辑单元实例的电源端口、地端口、输入端口和输出端口;
步骤23、建立各所述非标准逻辑单元实例的电源端口、地端口和输入端口的连接关系,输出端口的连接关系根据实际需要建立或不建立,保证必须有且仅有一个输出端口连接到输入端口。
4.如权利要求1所述的非标准单元库逻辑单元自动布局布线的方法,其特征在于:步骤三自动布局布线时同时导入标准逻辑单元和所述非标准逻辑单元的版图提取格式文件和网表文件实现所述标准逻辑单元和所述非标准单元库逻辑单元集成在一起的自动布局布线。
5.如权利要求2所述的非标准单元库逻辑单元自动布局布线的方法,其特征在于:所述自动布局布线工具技术文件包含有单元放置规则、层次定义和绕线规则信息的技术文件。
6.如权利要求1所述的非标准单元库逻辑单元自动布局布线的方法,其特征在于:所述网表文件为verilog语言格式的网表文件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410531352.XA CN105574219B (zh) | 2014-10-10 | 2014-10-10 | 非标准单元库逻辑单元自动布局布线的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410531352.XA CN105574219B (zh) | 2014-10-10 | 2014-10-10 | 非标准单元库逻辑单元自动布局布线的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105574219A true CN105574219A (zh) | 2016-05-11 |
CN105574219B CN105574219B (zh) | 2018-08-21 |
Family
ID=55884350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410531352.XA Active CN105574219B (zh) | 2014-10-10 | 2014-10-10 | 非标准单元库逻辑单元自动布局布线的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105574219B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108509725A (zh) * | 2018-04-02 | 2018-09-07 | 中国科学院电子学研究所 | 可定制逻辑器件版图和网表的自动生成方法 |
CN109299503A (zh) * | 2018-08-14 | 2019-02-01 | 珠海市微半导体有限公司 | 一种基于布线阻塞的lef文件的生成方法 |
CN111475994A (zh) * | 2020-03-30 | 2020-07-31 | 安徽省东科半导体有限公司 | 芯片设计中填补环的自动布局方法 |
CN112630632A (zh) * | 2020-12-28 | 2021-04-09 | 中国科学院空天信息创新研究院 | 基于信号自动拉取的在线逻辑分析仪的实施方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101149765A (zh) * | 2007-11-09 | 2008-03-26 | 北京航空航天大学 | 高可靠性数字集成电路设计方法 |
CN102768692A (zh) * | 2011-05-06 | 2012-11-07 | 中国科学院微电子研究所 | 应用于fpga测试的导航布局布线方法 |
CN102831273A (zh) * | 2012-08-30 | 2012-12-19 | 锐迪科科技有限公司 | 包含双边沿触发器的数字集成电路设计方法 |
CN103365976A (zh) * | 2013-06-28 | 2013-10-23 | 哈尔滨工业大学 | 使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法及测试方法 |
US8826215B1 (en) * | 2013-05-24 | 2014-09-02 | International Business Machines Corporation | Routing centric design closure |
-
2014
- 2014-10-10 CN CN201410531352.XA patent/CN105574219B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101149765A (zh) * | 2007-11-09 | 2008-03-26 | 北京航空航天大学 | 高可靠性数字集成电路设计方法 |
CN102768692A (zh) * | 2011-05-06 | 2012-11-07 | 中国科学院微电子研究所 | 应用于fpga测试的导航布局布线方法 |
CN102831273A (zh) * | 2012-08-30 | 2012-12-19 | 锐迪科科技有限公司 | 包含双边沿触发器的数字集成电路设计方法 |
US8826215B1 (en) * | 2013-05-24 | 2014-09-02 | International Business Machines Corporation | Routing centric design closure |
CN103365976A (zh) * | 2013-06-28 | 2013-10-23 | 哈尔滨工业大学 | 使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法及测试方法 |
Non-Patent Citations (1)
Title |
---|
陈赟: "大规模集成电路自动布局布线设计方法的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108509725A (zh) * | 2018-04-02 | 2018-09-07 | 中国科学院电子学研究所 | 可定制逻辑器件版图和网表的自动生成方法 |
CN108509725B (zh) * | 2018-04-02 | 2021-06-29 | 中国科学院电子学研究所 | 可定制逻辑器件版图和网表的自动生成方法 |
CN109299503A (zh) * | 2018-08-14 | 2019-02-01 | 珠海市微半导体有限公司 | 一种基于布线阻塞的lef文件的生成方法 |
CN109299503B (zh) * | 2018-08-14 | 2023-02-17 | 珠海一微半导体股份有限公司 | 一种基于布线阻塞的lef文件的生成方法 |
CN111475994A (zh) * | 2020-03-30 | 2020-07-31 | 安徽省东科半导体有限公司 | 芯片设计中填补环的自动布局方法 |
CN112630632A (zh) * | 2020-12-28 | 2021-04-09 | 中国科学院空天信息创新研究院 | 基于信号自动拉取的在线逻辑分析仪的实施方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105574219B (zh) | 2018-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109684755B (zh) | 一种数模混合芯片异步电路全定制方法及系统 | |
CN102622463B (zh) | 基于图模一致性的设计图自动检查校验的方法 | |
CN105574219A (zh) | 非标准单元库逻辑单元自动布局布线的方法 | |
CN102789512B (zh) | multi-FPGA系统的EDA工具设计方法和装置 | |
CN104714842B (zh) | 一种调整时钟路径延迟来修复时序违反的方法 | |
CN102831273B (zh) | 包含双边沿触发器的数字集成电路设计方法 | |
CN105373668A (zh) | 芯片版图设计方法 | |
CN102801213A (zh) | 一种变电站scd配置文件的集成方法和装置 | |
CN105701294B (zh) | 实现芯片复杂工程修改的方法及系统 | |
CN103049431B (zh) | 基于模型对象化语义的icd检验方法 | |
CN103914307A (zh) | 一种基于可复用库的交互界面快速实现方法 | |
CN102609583A (zh) | 芯片寄存器信息管理方法 | |
US7299446B2 (en) | Enabling efficient design reuse in platform ASICs | |
CN104461901A (zh) | 一种自动生成测试用例的方法及系统 | |
CN109214023A (zh) | 一种工艺设计工具包的测试方法及装置 | |
CN104077727A (zh) | 变电站电气设备台账智能录入方法与系统 | |
CN103927402A (zh) | 一种控制逻辑图模块化设计管理系统实现方法 | |
CN105574246B (zh) | 版图的ip模块合成方法 | |
CN103559028A (zh) | Otn系列芯片软件工具包架构的实现方法及装置 | |
US6240543B1 (en) | Integration of manufacturing test of multiple system on a chip without substantial simulation | |
CN106980518B (zh) | 工艺设计文件批量检查的方法 | |
CN103441895A (zh) | 一种自动化密码机测试系统及其工作方法 | |
CN108062424A (zh) | 基于Verilog模型提取IP硬核设计文件的方法 | |
CN104573229A (zh) | 三维设计数据自动导入工艺系统的接口模块及工作方法 | |
CN104615837A (zh) | 一种fpga的物理实现方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |