CN105527560B - 芯片差异性的监测方法及监测电路 - Google Patents

芯片差异性的监测方法及监测电路 Download PDF

Info

Publication number
CN105527560B
CN105527560B CN201610014920.8A CN201610014920A CN105527560B CN 105527560 B CN105527560 B CN 105527560B CN 201610014920 A CN201610014920 A CN 201610014920A CN 105527560 B CN105527560 B CN 105527560B
Authority
CN
China
Prior art keywords
dvfs
lvt
hvt
rvt
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610014920.8A
Other languages
English (en)
Other versions
CN105527560A (zh
Inventor
廖裕民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201610014920.8A priority Critical patent/CN105527560B/zh
Publication of CN105527560A publication Critical patent/CN105527560A/zh
Application granted granted Critical
Publication of CN105527560B publication Critical patent/CN105527560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种芯片差异性的监测方法，根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；所述三个振荡环产生的振荡时钟分别在固定时长内对振荡时钟进行计数，得到计数值；根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整。本发明可以检测出芯片在不同批次和不同环境下的最佳性能，使每一个芯片都可以充分发挥自己的最大性能并能节省能耗。

Description

芯片差异性的监测方法及监测电路
技术领域
本发明涉及一种芯片差异性的监测方法及监测电路。
背景技术
由于芯片制造和工作过程中的差异性,造成相同设计的芯片在不同生产批次和不同的工作环境下的性能都不一样,通常原因被总结为PVT(制程、电压、温度)造成的差异。而目前没有很好的办法去探测这种由于生产批次和不同的工作环境造成的芯片性能差异,所以只能将最悲观的情况(也就是所有批次中最差批次的性能,以及所有环境中最差环境下的性能)设置为芯片可以运行的最高频率,这样其实使得大部分的芯片都无法工作于自己的最佳状态。
发明内容
本发明要解决的技术问题，在于提供一种芯片差异性的监测方法及监测电路，可以检测出芯片在不同批次和不同环境下的最佳性能，使每一个芯片都可以充分发挥自己的最大性能并能节省能耗。
本发明的芯片差异性的监测方法是这样实现的：一种芯片差异性的监测方法，包括如下步骤：
根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；
所述三个振荡环产生的振荡时钟分别在固定时长内对振荡时钟进行计数，得到计数值；
根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整。
进一步的，所述根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
得到LVT、RVT、HVT三个振荡环的计数值后,在预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值作为芯片最后调整的电压值，将最高频率的最低值作为芯片最后调整的最高频率。
进一步的，所述DVFS映射表格产生方法如下：
所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；
然后再基于过去相同工艺下的振荡环进行大量实验,可以得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中可以不断的叠代优化,可以不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。
本发明的芯片差异性的监测电路是这样实现的：一种芯片差异性的监测电路，其特征在于：包括起振连接单元、LVT库反相器链、RVT库反相器链、HVT库反相器链、三个计数单元、DVFS判断单元、DVFS映射表格存储单元、电源管理电路以及时钟管理电路；
所述起振连接单元将LVT库反相器链、RVT库反相器链、HVT库反相器链分别连成环路，得到三个振荡环；所述三个振荡环分别通过一所述计数单元连接所述DVFS判断单元，所述DVFS判断单元分别连接DVFS映射表格存储单元、电源管理电路和时钟管理电路；
所述三个振荡环发生振荡产生时钟，并送往对应的计数单元；
所述三个计数单元分别在固定时长内对振荡时钟进行计数,并将计数值送往DVFS判断单元；
所述DVFS判断单元根据计数值和DVFS映射表格存储单元中的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系,并将判断结果送往所述电源管理单元和所述时钟管理单元；
所述电源管理单元根据DVFS判断结果对当前电压进行调整；
所述时钟管理单元根据DVFS判断结果对当前最高时钟频率进行调整，以保证芯片可以运行在自身最高的频率。
进一步的，所述DVFS判断单元根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
所述DVFS判断单元得到LVT、RVT、HVT三个振荡环的计数值后,在DVFS映射表格存储单元预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值供所述电源管理单元作为芯片最后调整的电压值，将最高频率的最低值供所述时钟管理单元作为芯片最后调整的最高频率。
进一步的，所述DVFS映射表格产生方法如下：
所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用计数单元在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；
然后再基于过去相同工艺下的振荡环进行大量实验，得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中不断的叠代优化，不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。
进一步的，所述起振连接单元还连接一开关控制单元，当该关控制单元的开关控制信号为打开有效时，将所述三个振荡环连通。
本发明具有如下优点：
(1)监控每个芯片的最佳性能,使每一个芯片都可以充分发挥自己的最大性能；
(2)同时由于是奇数个反相器串成链,所以起振连接单元处会产生信号的周期性翻转的信号,可以用于低功耗状态下的电路工作时钟,这时候可以关闭芯片的晶体振荡器电路和PLL电路,可以使芯片进一步节省能耗。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明方法执行流程图。
具体实施方式
本发明的芯片差异性的监测方法包括如下步骤：
根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；其中，所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；奇数个反相器可以保证信号经过反相器链之后会以反信号传回来,比如起振连接单元起始值为1,经过奇数个反相器延迟后变为0传回来,然后又以0继续去经过奇数个反相器，再以1返回来,信号返回来的时间是奇数个反相器链的延迟时间之和，由此产生周期性信号振荡。
所述三个振荡环产生的振荡时钟分别在固定时长(通常为1ms)内对振荡时钟进行计数，得到计数值；
根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整。
其中，所述根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是：得到LVT、RVT、HVT三个振荡环的计数值后,在预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值作为芯片最后调整的电压值，将最高频率的最低值作为芯片最后调整的最高频率。
所述DVFS映射表格产生方法如下：
根据LVT、RVT、HVT三个标准库单元中反相器单元的timing参数和反相器链上的反相器个数进行评估，因为标准库单元的库文件中的timing参数包括不同温度、不同工艺偏差、不同电压下的反相器延迟时间，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；
由于芯片由于批次或者其他制造过程中的偏差造成芯片的工艺偏差，以及运行过程中的芯片温度和运行电压的不同,反相器的延迟值都不同,而且LVT、RVT、HVT三种即标准库单元的延迟值也会不同，所以根据标准库单元的库文件中的LVT、RVT、HVT在不同温度、不同工艺偏差、不同电压下的反相器延迟时间的不同,排列组合算出所有温度点、工艺偏差度、电压值下面的反相器延迟值,然后再将每个反相器延迟时间乘以反相器个数就是反相器振荡环的振荡周期时间，用固定时间的计数单元的计数时间除以振荡环的振荡周期得到期望的计数值，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值。
然后再基于过去相同工艺下的振荡环进行大量实验,可以得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中可以不断的叠代优化,可以不断逼近真实的映射关系，再通过映射表格形式记录并存储下来，即得到DVFS映射表格。
所述DVFS映射表中记录项举例:
LVT单元,工艺偏差5％,温度20度,电压1.1V情况下,反相器延迟0.001纳秒,期望计数值1000,实验最高频率为800MHz,电压1.3V；
LVT单元,工艺偏差10％,温度60度,电压1.0V情况下,反相器延迟0.002纳秒,期望计数值500,实验最高频率为600MHz,电压1.25V。
本发明的芯片差异性的监测方法在具体实现时，可通过本发明的芯片差异性的监测电路来实现。
如图1所法，本发明的芯片差异性的监测电路100包括起振连接单元101、LVT库反相器链102、RVT库反相器链103、HVT库反相器链104、三个计数单元105、DVFS判断单元106、DVFS映射表格存储单元107、电源管理电路108和时钟管理电路109；所述起振连接单元还连接一开关控制单元(未图示)，当该关控制单元的开关控制信号为打开有效时，将所述三个振荡环连通。
所述起振连接单元101根据开关控制信号将LVT库反相器链102、RVT库反相器链103、HVT库反相器链103分别连成环路，得到三个振荡环，当开关控制信号为打开有效时起振连接单元101将线路进行连通；所述三个振荡环分别通过一所述计数单元105连接所述DVFS判断单元106，所述DVFS判断单元106分别连接DVFS映射表格存储单元107、电源管理电路108和时钟管理电路109；
所述三个振荡环发生振荡产生时钟，并送往对应的计数单元105；
所述三个计数单元105分别在固定时长内对振荡时钟进行计数,并将计数值送往DVFS判断单元106；
所述DVFS判断单元106根据计数值和DVFS映射表格存储单元107中的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系,并将判断结果送往所述电源管理单元108和所述时钟管理单元109；
所述电源管理单元108根据DVFS判断结果对当前电压进行调整；
所述时钟管理单元109根据DVFS判断结果对当前最高时钟频率进行调整，以保证芯片可以运行在自身最高的频率。
其中，所述DVFS判断单元根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
所述DVFS判断单元得到LVT、RVT、HVT三个振荡环的计数值后,在DVFS映射表格存储单元预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值供所述电源管理单元作为芯片最后调整的电压值，将最高频率的最低值供所述时钟管理单元作为芯片最后调整的最高频率。
所述DVFS映射表格产生方法中，在固定时间段的计数时间则用计数单元105实现。
本发明具有如下优点：
(1)监控每个芯片的最佳性能,使每一个芯片都可以充分发挥自己的最大性能；
(2)同时由于是奇数个反相器串成链,所以起振连接单元处会产生信号的周期性翻转的信号,可以用于低功耗状态下的电路工作时钟,这时候可以关闭芯片的晶体振荡器电路和PLL电路,可以使芯片进一步节省能耗。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (6)

1.一种芯片差异性的监测方法，其特征在于：包括如下步骤：
根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；
所述三个振荡环产生的振荡时钟分别在固定时长内对振荡时钟进行计数，得到计数值；
根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整；
所述根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
得到LVT、RVT、HVT三个振荡环的计数值后,在预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值作为芯片最后调整的电压值，将最高频率的最低值作为芯片最后调整的最高频率。
2.根据权利要求1所述的芯片差异性的监测方法，其特征在于：所述DVFS映射表格产生方法如下：
所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；
然后再基于过去相同工艺下的振荡环进行大量实验,可以得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中可以不断的叠代优化,可以不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。
3.一种芯片差异性的监测电路，其特征在于：包括起振连接单元、LVT库反相器链、RVT库反相器链、HVT库反相器链、三个计数单元、DVFS判断单元、DVFS映射表格存储单元、电源管理电路以及时钟管理电路；
所述起振连接单元将LVT库反相器链、RVT库反相器链、HVT库反相器链分别连成环路，得到三个振荡环；所述三个振荡环分别通过一所述计数单元连接所述DVFS判断单元，所述DVFS判断单元分别连接DVFS映射表格存储单元、电源管理电路和时钟管理电路；
所述三个振荡环发生振荡产生时钟，并送往对应的计数单元；
所述三个计数单元分别在固定时长内对振荡时钟进行计数,并将计数值送往DVFS判断单元；
所述DVFS判断单元根据计数值和DVFS映射表格存储单元中的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系,并将判断结果送往所述电源管理单元和所述时钟管理单元；
所述电源管理单元根据DVFS判断结果对当前电压进行调整；
所述时钟管理单元根据DVFS判断结果对当前最高时钟频率进行调整，以保证芯片可以运行在自身最高的频率。
4.根据权利要求3所述的芯片差异性的监测电路，其特征在于：所述DVFS判断单元根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:
所述DVFS判断单元得到LVT、RVT、HVT三个振荡环的计数值后,在DVFS映射表格存储单元预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项,在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值供所述电源管理单元作为芯片最后调整的电压值，将最高频率的最低值供所述时钟管理单元作为芯片最后调整的最高频率。
5.根据权利要求3所述的芯片差异性的监测电路，其特征在于：所述DVFS映射表格产生方法如下：
所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成,且每个链上的反相器个数为奇数个；根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用计数单元在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；
然后再基于过去相同工艺下的振荡环进行大量实验，得到每个振荡环的计数值所对应的最高频率和电压；这个对应关系在不断的芯片生产和测试过程中不断的叠代优化，不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。
6.根据权利要求3所述的芯片差异性的监测电路，其特征在于：所述起振连接单元还连接一开关控制单元，当该关控制单元的开关控制信号为打开有效时，将所述三个振荡环连通。
CN201610014920.8A 2016-01-11 2016-01-11 芯片差异性的监测方法及监测电路 Active CN105527560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610014920.8A CN105527560B (zh) 2016-01-11 2016-01-11 芯片差异性的监测方法及监测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610014920.8A CN105527560B (zh) 2016-01-11 2016-01-11 芯片差异性的监测方法及监测电路

Publications (2)

Publication Number Publication Date
CN105527560A CN105527560A (zh) 2016-04-27
CN105527560B true CN105527560B (zh) 2018-05-25

Family

ID=55769901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610014920.8A Active CN105527560B (zh) 2016-01-11 2016-01-11 芯片差异性的监测方法及监测电路

Country Status (1)

Country Link
CN (1) CN105527560B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111289873B (zh) * 2019-05-10 2022-10-25 展讯通信（上海）有限公司 芯片测试方法、芯片参数设置方法及芯片
CN110376503B (zh) * 2019-06-27 2021-07-27 福州数据技术研究院有限公司 一种ai加速芯片性能测试方法及其装置
CN114414999A (zh) * 2022-02-28 2022-04-29 北京智芯微电子科技有限公司 一种芯片工艺角检测电路、方法和芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841307A (en) * 1995-06-13 1998-11-24 Fujitsu Limited Delay device and delay time measurement device using a ring oscillator
US6668346B1 (en) * 2000-11-10 2003-12-23 Sun Microsystems, Inc. Digital process monitor
CN101334440A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 提高标准单元库性能的测量装置
CN102759702A (zh) * 2012-06-29 2012-10-31 福州瑞芯微电子有限公司 用于检测芯片内工作电路的电压与频率关系的电路及方法
CN102759699A (zh) * 2011-04-26 2012-10-31 瑞昱半导体股份有限公司 元件特性测量电路与方法
CN102931655A (zh) * 2011-08-12 2013-02-13 珠海全志科技股份有限公司 一种动态调节电压和频率的电路控制系统和方法
CN105159374A (zh) * 2015-08-31 2015-12-16 东南大学 面向超宽电压的在线监测单元及监测窗口自适应调节系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8549363B2 (en) * 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components
JP2011159873A (ja) * 2010-02-02 2011-08-18 Renesas Electronics Corp 半導体集積回路及びそれを備えた電圧制御装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841307A (en) * 1995-06-13 1998-11-24 Fujitsu Limited Delay device and delay time measurement device using a ring oscillator
US6668346B1 (en) * 2000-11-10 2003-12-23 Sun Microsystems, Inc. Digital process monitor
CN101334440A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 提高标准单元库性能的测量装置
CN102759699A (zh) * 2011-04-26 2012-10-31 瑞昱半导体股份有限公司 元件特性测量电路与方法
CN102931655A (zh) * 2011-08-12 2013-02-13 珠海全志科技股份有限公司 一种动态调节电压和频率的电路控制系统和方法
CN102759702A (zh) * 2012-06-29 2012-10-31 福州瑞芯微电子有限公司 用于检测芯片内工作电路的电压与频率关系的电路及方法
CN105159374A (zh) * 2015-08-31 2015-12-16 东南大学 面向超宽电压的在线监测单元及监测窗口自适应调节系统

Also Published As

Publication number Publication date
CN105527560A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
CN105680852B (zh) 一种芯片内部时钟产生和差异性检测方法及电路
CN105527560B (zh) 芯片差异性的监测方法及监测电路
CN100492534C (zh) 半导体存储装置的内部电压产生器
CN101355350B (zh) 具有低本征延迟的相移电路
US10884035B2 (en) Semiconductor device, semiconductor system, and control method of semiconductor device
TW201205233A (en) Failsafe oscillator monitor and alarm
CN106374881A (zh) 一种快启动低功耗时钟振荡器
CN102739197B (zh) 一种rc环形振荡器及其电压调节方法
CN103825554A (zh) 晶体振荡器以及产生振荡信号的方法
US10963222B2 (en) True random number generator with stable node voltage
US7710208B2 (en) Multi-speed ring oscillator
CN109873397A (zh) 一种芯片静电防护的方法、装置及系统
CN102089972A (zh) 半导体集成电路
CN101471642A (zh) 一种基于电荷恢复的单相功率时钟触发器
CN206585545U (zh) 一种高稳定度低功耗片上osc电路
CN103823494B (zh) 与温度相关的定时器电路
US20110060935A1 (en) Generating A Random Number In An Existing System On Chip
CN103368500A (zh) 用于生成时钟信号的振荡器电路
Tsai et al. An ultra-low-power true single-phase clocking flip-flop with improved hold time variation using logic structure reduction scheme
CN103825555B (zh) 一种振荡电路
CN103731102B (zh) 一种振荡电路
Jayaram et al. A 10-MHz CMOS-based Ring Oscillator with Low Power consumption For On-chip IC Applications
CN108964656A (zh) 线性插值电路在时钟数据恢复电路中的低功耗应用
CN110198162A (zh) 包括时钟发生电路的半导体器件
WO2014012005A1 (en) Adiabatic logic family

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.