CN105518787A - 基于磁阻式随机存取存储器的编程电压的物理不可克隆函数 - Google Patents

基于磁阻式随机存取存储器的编程电压的物理不可克隆函数 Download PDF

Info

Publication number
CN105518787A
CN105518787A CN201480049003.2A CN201480049003A CN105518787A CN 105518787 A CN105518787 A CN 105518787A CN 201480049003 A CN201480049003 A CN 201480049003A CN 105518787 A CN105518787 A CN 105518787A
Authority
CN
China
Prior art keywords
mram cell
voltage
array
logic state
programming signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480049003.2A
Other languages
English (en)
Inventor
朱晓春
史蒂文·M·米伦多夫
郭旭
戴维·M·雅各布森
李康浩
升·H·康
马修·迈克尔·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105518787A publication Critical patent/CN105518787A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一个特征涉及一种实施物理不可克隆函数的方法。所述方法包含将磁阻式随机存取存储器MRAM单元的阵列初始化到第一逻辑状态，其中所述MRAM单元中的每一者具有大于第一电压且小于第二电压的随机转变电压。所述转变电压表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平。所述方法进一步包含将编程信号电压施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，其中所述编程信号电压大于所述第一电压且小于所述第二电压。

Description

基于磁阻式随机存取存储器的编程电压的物理不可克隆函数
优先权要求
本专利申请案主张2013年9月9日提交的发明名称为“基于磁阻式随机存取存储器的编程电压的物理不可克隆函数(PHYSICALLYUNCLONABLEFUNCTIONBASEDONPROGRAMMINGVOLTAGEOFMAGNETORESISTIVERANDOM-ACCESSMEMORY)”的第61/875,566号美国临时专利申请案以及2013年11月5日提交的发明名称为“基于磁阻式随机存取存储器的编程电压的物理不可克隆函数(PHYSICALLYUNCLONABLEFUNCTIONBASEDONPROGRAMMINGVOLTAGEOFMAGNETORESISTIVERANDOM-ACCESSMEMORY)”的第14/072,537号美国非临时专利申请案的优先权，这些申请案的全部揭示内容特此以引用的方式明确并入本文中。
技术领域
各个特征涉及物理不可克隆函数(PUF)，且具体来说涉及基于磁阻式随机存取存储器(MRAM)单元的阵列的编程电压的PUF。
背景技术
片上PUF是采用集成电路(IC)内部的制造工艺变化的芯片唯一的询问-响应机构。当向PUF施加物理刺激(即，询问)时，PUF由于刺激与采用PUF的装置的物理微观结构的复杂交互而以不可预测的但可重复的方式产生响应。此准确微观结构取决于在采用PUF的装置的制造期间引入的不可预测的物理因素。PUF的“不可克隆性”意指采用PUF的每个装置具有将询问映射到响应的唯一的且不可预测的方式，即使一个装置以与另一表面相同装置相同的过程制造。因此，以与另一装置的PUF相同的询问-响应行为构造PUF几乎是不可行的，因为对制造工艺的准确控制是不可行的。
MRAM是与常规RAM不同的非易失性随机存取存储器，其替代地将数据作为电子自旋而不是电荷存储在磁性存储元件内。图1说明形成现有技术中存在的MRAM电路单元的一部分的磁性存储元件100的简化示意图。参考图1，磁性存储元件100包含通过非常薄的绝缘层106分隔开的第一铁磁层102及第二铁磁层104。磁性层102、104各自保持具有特定方向极性的磁场。也称为“钉扎参考层”的第二磁性层104可为具有固定的磁极性(如通过实线箭头所展示)的永磁体。也称为“自由层”的第一磁性层102的磁极性不固定且可通过外部磁场(图中未展示)改变。举例来说，如通过虚线箭头所指示，第一磁性层102的磁极性可与第二磁性层104的磁极性平行或反平行定向。薄绝缘层106由将两个磁性层102、104分隔开的非常薄的绝缘材料制成。薄绝缘层106也称为“隧穿层”，因为所述绝缘层106太薄，使得尽管隧穿层106是绝缘体，电子也可流过(即，遂穿过)其在两个磁性层102、104之间的厚度。
如果第一磁性层102的极性经定向，使得其平行于第二磁性层104，那么层102、104之间的电阻相对较低(即，低电阻状态)。此状态可视为表示数据位“0”状态(逻辑状态“0”)。相比之下，如果第一磁性层102的极性经定向，使得其反平行于第二磁性层104，那么层102、104之间的电阻相对较高(即，高电阻状态)。此状态可视为表示数据位“1”状态(逻辑状态“1”)。
图2说明现有技术中存在的MRAM电路单元200。耦合到磁性存储元件100的晶体管202控制电流流过存储元件100。如果晶体管202接通，那么电流如通过向下虚线箭头所指示流过磁性存储元件100。取决于磁性存储元件100的电阻状态(即，逻辑状态)，电流将相对较高或相对较低。因此，可通过接通晶体管202及测量穿过读取线204的电流而从MRAM电路单元200读取数据。相对较高的电流意指磁性存储元件的电阻状态低且因此存储“0”位。相对较低的电流意指磁性存储元件的电阻状态高且因此存储“1”位。
参考图1及2，可通过改变第一磁性层102的极性而将数据写入单元200(即，可改变逻辑状态)。编程信号206(例如，写入线信号)将致使第一磁性层102的极性改变方向的电压/电流供应到磁性存储元件100，并且由此所存储的数据位从“0”改变到“1”或从“1”改变到“0”。编程信号206的电压(本文中还称为“编程信号电压VPS”)必须超过磁性存储元件100的转变电压VT，以便发生数据位转变。
需要实施基于MRAM单元的PUF的方法及设备。此类基于MRAM的PUF可提供用于唯一地识别例如集成电路等电子装置的安全装置，及/或提供用于密码安全算法的安全加密密钥。
发明内容
一个特征提供实施物理不可克隆函数(PUF)的方法。所述方法包括将磁阻式随机存取存储器(MRAM)单元的阵列初始化到第一逻辑状态，其中所述MRAM单元中的每一者具有大于第一电压V1且小于第二电压V2的随机转变电压VT，所述转变电压VT表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平；及将编程信号电压VPS施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，其中所述编程信号电压VPS大于所述第一电压V1且小于所述第二电压V2。根据一个方面，所述方法进一步包括向MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态；及从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。根据另一方面，编程信号电压VPS约等于第三电压V3，所述第三电压对应于致使约一半MRAM单元将逻辑状态从第一逻辑状态改变到第二逻辑状态的电压电平。
根据一个方面，在施加编程信号电压VPS之后，将阵列中的MRAM单元的逻辑状态存储在安全存储器中。根据另一方面，在施加编程信号电压VPS之后，阵列中的MRAM单元的逻辑状态充当唯一地识别电子装置的加密密钥。根据又另一方面，第二电压V2小于阵列中的MRAM单元中的任一者的击穿电压，其中所述击穿电压是MRAM单元的隧穿绝缘体层击穿时所处的电压。
根据一个方面，询问包含MRAM单元地址信息，并且响应包含对应于所述MRAM单元地址信息的MRAM单元的数据位信息。根据另一方面，在施加编程信号电压VPS之后，阵列中的MRAM单元的逻辑状态由密码安全算法利用。根据又另一方面，第一电压V1小于MRAM单元阵列中的每个MRAM单元的转变电压VT，并且第二电压V2大于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT。
另一特征提供用于实施物理不可克隆函数(PUF)的设备。所述设备包括磁阻式随机存取存储器(MRAM)单元的阵列，其各自具有大于第一电压V1且小于第二电压V2的随机转变电压VT，其中所述转变电压VT表示致使所述MRAM单元从第一逻辑状态转变到第二逻辑状态的电压电平；及处理电路，其以通信方式耦合到所述阵列，其中所述处理电路经配置以将MRAM单元的所述阵列初始化到所述第一逻辑状态，并且将编程信号电压VPS施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，所述编程信号电压VPS大于所述第一电压V1且小于所述第二电压V2。根据一个方面，所述处理电路进一步经配置以向MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态并且从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。
另一特征提供用于实施物理不可克隆函数(PUF)的设备，其中所述设备包括用于将磁阻式随机存取存储器(MRAM)单元的阵列初始化到第一逻辑状态的装置，所述MRAM单元中的每一者具有大于电压V1且小于电压V2的随机转变电压VT，所述转变电压VT表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平；及用于将编程信号电压VPS施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态的装置，所述编程信号电压VPS大于所述第一电压V1且小于所述第二电压V2。根据一个方面，所述设备进一步包括用于向MRAM单元阵列发送询问的装置，所述询问读取所述阵列中的选定MRAM单元的逻辑状态；及用于从所述MRAM单元阵列中获得对所述询问的响应的装置，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。
另一特征提供具有存储于其上的指令的用于实施物理不可克隆函数(PUF)的计算机可读存储媒体，所述指令在由至少一个处理器执行时致使所述处理器将磁阻式随机存取存储器(MRAM)单元的阵列初始化到第一逻辑状态，所述MRAM单元中的每一者具有大于第一电压V1且小于第二电压V2的随机转变电压VT，所述转变电压VT表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平；及将编程信号电压VPS施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，所述编程信号电压VPS大于所述第一电压V1且小于所述第二电压V2。根据一个方面，所述指令进一步致使所述处理器向MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态并且从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。
附图说明
图1说明形成现有技术中存在的MRAM电路单元的一部分的磁性存储元件的简化示意图。
图2说明现有技术中存在的MRAM电路单元。
图3说明具有等于特定电压值的转变电压VT的MRAM电路的概率分布的曲线图。
图4说明已初始化到第一逻辑状态“0”的MRAM单元的阵列。
图5说明在已施加编程信号电压VPS之后的MRAM单元的阵列。
图6说明使用基于MRAM的PUF的示范性询问-响应系统。
图7说明已初始化到第一逻辑状态“1”的MRAM单元的阵列。
图8说明在已施加编程信号电压VPS之后的MRAM单元的阵列。
图9说明用于实施基于MRAM的PUF的方法的流程图。
图10说明用于包含基于MRAM的PUF的电子装置的硬件实施方案的示范性示意框图。
图11说明包含基于MRAM的PUF的电子装置的处理电路的示意框图。
具体实施方式
在以下描述中，给出具体细节以提供对本发明的各种方面的彻底理解。然而，所属领域的技术人员应理解，可以在不具有这些具体细节的情况下实践所述方面。举例来说，可以框图展示电路以便避免以不必要的细节混淆所述方面。在其它情况下，可不详细展示众所周知的电路、结构及技术以免混淆本发明的方面。
本文中使用词“示范性”意指“充当实例、例子或说明”。本文中描述为“示范性”的任何实施方案或方面未必应解释为比本发明的其它方面优选或有利。同样，术语“方面”不要求本发明的所有方面包含所论述的特征、优点或操作模式。
概述
本文中描述实施基于MRAM电路单元阵列的PUF的方法及设备。具体来说，MRAM阵列中的个别MRAM电路单元的唯一且随机转变电压用作实施及执行PUF的基础。由基于MRAM的PUF产生的响应可用于唯一地识别具有基于MRAM的PUF的电子装置(例如，集成电路)。或者，由PUF产生的响应可用作密码安全算法的安全加密密钥。
示范性基于MRAM的PUF及用于实施所述基于MRAM的PUF的方法
如上所述，为了编程特定MRAM单元(即，改变位值)，施加到特定MRAM单元的编程信号电压必须超过所述单元的转变电压VT。特别地，即使MRAM单元的阵列已制造成相同，所述阵列中的每个MRAM单元的转变电压VT也将不完全相同。在MRAM电路单元的制造工艺期间的随机变化(例如，变化的半导体装置尺寸、掺杂浓度、不规则性等)致使单元的转变电压VT甚至仅略微地改变。举例来说，MRAM电路单元的阵列可包含具有可低至0.302伏特的转变电压VT的一个MRAM电路单元，而相同阵列中的另一MRAM电路单元可具有高至0.509伏特的转变电压VT。阵列内的剩余多个单元将具有处于此范围内的转变电压VT。此外，任何一个特定MRAM电路单元的特定转变电压VT实际上不可预测并且由于这些随机制造变化实质上是随机的。如本文所描述，MRAM电路单元的阵列的随机转变电压VT可用作用于实施PUF的基础。
图3说明根据本发明的一个方面的具有等于特定电压值的转变电压VT的MRAM电路单元的概率分布的曲线图300。电压电平标记V1(在本文中还称为“第一电压”)表示小于阵列内的所有MRAM单元的转变电压VT的电压电平。因此，很大可能性(例如，大于99.99％)是阵列中的所有MRAM单元将可能具有大于V1的转变电压VT，并且因此将等于或小于电压V1的编程信号电压施加到阵列的MRAM单元将导致MRAM单元不会转变逻辑状态。相比之下，电压电平标记V2(在本文中还称为“第二电压”)表示大于阵列内的所有MRAM单元的转变电压VT的电压电平。因此，很大可能性(例如，大于99.99％)是将等于或大于电压电平V2的编程信号电压施加到阵列内的任何MRAM单元将可能致使MRAM单元转变其逻辑状态(例如，从“1”转变到“0”或从“0”转变到“1”)。电压电平标记V3(下文称为“第三电压”)表示其中阵列内的约一半MRAM单元具有等于或小于电压电平V3的转变电压VT的电压电平。根据一个实例，电压V2小于阵列中的MRAM单元中的任一者的击穿电压，所述击穿电压是MRAM单元的隧穿绝缘体层击穿时所处的电压。
作为一个实例，曲线图300展示表示MRAM单元阵列内的第一MRAM单元的转变电压的转变电压VT1。在这种情况下，转变电压VT1小于电压V3，但大于阵列的最小转变电压V1。因此，施加等于或大于电压VT1的编程信号电压VPS将致使第一MRAM单元转变其逻辑状态。
作为另一实例，曲线图300展示表示MRAM单元阵列内的第二MRAM单元的转变电压的转变电压VT2。在这种情况下，转变电压VT2大于电压V3，但小于阵列的最大转变电压V2。因此，施加等于或大于电压VT2的编程信号电压VPS将致使第二MRAM单元转变其逻辑状态。
可观察到，将具有电压VT1的编程信号施加到第二MRAM单元不会致使第二MRAM单元转变逻辑状态，因为电压VT1小于第二MRAM单元的所需转变电压VT2。相比之下，将具有电压VT2的编程信号施加到第一MRAM单元将致使第一MRAM单元转变逻辑状态，因为电压VT2大于其所需编程电压VT1。
特别地，将小于V2的编程信号电压VPS施加到阵列内的MRAM单元并不确保所述特定MRAM单元会改变状态，因为理论上所述MRAM单元可具有超过所施加的编程信号电压的转变电压VT。因此，将大于V1但小于V2的编程信号电压VPS施加到阵列中的所有MRAM单元将随机地致使一些MRAM单元转变逻辑状态及致使其它MRAM单元不转变逻辑状态。
图4及5说明根据本发明的一个方面的MRAM单元402的阵列400。具体来说，图4说明其中阵列400已进行初始化，使得阵列400中的所有MRAM单元402都被置于第一逻辑状态(例如，“0”逻辑状态)的情况。图5说明在编程信号电压VPS已施加到阵列400中的所有MRAM单元之后的相同阵列400，其中电压VPS大于V1电压值，但小于图3中所展示的V2电压值。举例来说，所施加的VPS可等于V3电压值。
因此，阵列400中的部分单元402而不是所有单元402将逻辑状态从“0”转变到“1”。由于个别MRAM单元402的特定转变电压VT值实质上是随机的，因此不可预测哪些特定MRAM单元402将改变逻辑状态。阵列的MRAM单元402的所得逻辑状态值表示对用于所施加的编程信号电压VPS的特定MRAM单元阵列唯一的随机结果。举例来说，即使将相同编程信号电压VPS施加到被制造成与图4中所描绘的阵列400相同的另一MRAM单元阵列，另一MRAM单元阵列的所得逻辑状态值也将不同，因为阵列中的每个MRAM单元具有阵列之间不同的随机且唯一的转变电压VT。因此，当具有单元地址位置X的MRAM电路单元在特定编程信号电压VPS处转变逻辑状态时，在另一相同(即，制造成相同的)MRAM单元阵列上具有相同单元地址位置的另一MRAM电路单元可具有不同转变电压VT且由此不在相同编程信号电压VPS处转变逻辑状态。
图6说明根据一个方面的使用基于MRAM的PUF的示范性询问-响应系统。可在基于MRAM的PUF处接收到包含MRAM单元地址信息的询问。也就是说，询问可指定将读取哪些MRAM单元地址位置。在所说明的实例中，询问602指定将读取的MRAM阵列400的所述地址位置{(2,3),(3,1),(1,1),(1,2)}。MRAM阵列400已供应有将一些小区的逻辑状态从初始化的第一逻辑状态(例如，“0”)转变到第二逻辑状态(例如，“1”)的编程信号电压VPS(其中V1<VPS<V2)。响应于604询问，读取/检索MRAM单元地址位置的逻辑状态。从MRAM单元402读取的所得逻辑状态是对所发布的询问602的响应604。所得逻辑状态是唯一的，因为给定相同询问(即，相同MRAM单元地址位置读取请求)，其它MRAM单元阵列即使尝试制造成相同的也将由于不可控制的制造变化而在其逻辑状态响应方面不同。
作为一个实例，响应604可用作唯一地识别容纳MRAM单元阵列400的电子装置及/或集成电路的加密密钥。作为另一实例，响应604可用作密码安全算法中的随机唯一密钥，例如，公共-私有密钥加密算法中的私有密钥。
图7及8说明根据本发明的一个方面的MRAM单元702的阵列700。具体来说，图7说明其中阵列700已进行初始化，使得阵列700中的所有MRAM单元702都被置于第一逻辑状态(例如，“1”逻辑状态)的情况。图8说明在编程信号电压VPS已施加到阵列700中的所有MRAM单元之后的相同阵列700，其中电压VPS大于V1电压值，但小于图3中所展示的V2电压值。举例来说，所施加的VPS可等于V3电压值。
因此，阵列700中的部分单元702而不是所有单元702将逻辑状态从“1”转变到“0”。由于个别MRAM单元702的特定转变电压VT值实质上是随机的，因此不可预测哪些特定MRAM单元702将改变逻辑状态。阵列的MRAM单元702的所得逻辑状态值表示对用于所施加的编程信号电压VPS的特定MRAM单元阵列唯一的随机结果。
图9说明根据一个方面的用于实施基于MRAM的PUF的方法的流程图900。首先，将MRAM单元的阵列初始化到第一逻辑状态，其中MRAM单元中的每一者具有大于第一电压V1且小于第二电压V2的随机转变电压VT902。转变电压VT表示致使MRAM单元从第一逻辑状态转变到第二逻辑状态的电压电平。接下来，将编程信号电压VPS施加到阵列中的MRAM单元中的每一者以致使阵列中的MRAM单元的至少一部分随机地将状态从第一逻辑状态改变到第二逻辑状态，并且其中编程信号电压VPS大于第一电压V1且小于第二电压V2904。随后，将询问发送到MRAM单元阵列，所述询问读取阵列中的选定MRAM单元的逻辑状态906。接下来，从MRAM单元阵列中获得对所述询问的响应，所述响应包含阵列中的选定MRAM单元的逻辑状态908。
示范性电子装置
图10说明用于可包含本文中描述的基于MRAM的PUF的电子装置1000的硬件实施方案的示范性示意框图。电子装置1000可为移动电话、智能电话、平板计算机、便携式计算机及/或具有电路的任何其它电子装置。电子装置1000可包含通信接口1010、用户接口1012及处理系统1014。处理系统1014可包含处理电路(例如，处理器)1004、存储器电路(例如，存储器)1005、计算机可读存储媒体1006、总线接口1008及总线1002。处理系统1014及/或处理电路1004可经配置以执行上文所描述的步骤、功能及/或过程中的任一者且还执行图9中所描绘的那些步骤。
处理电路1004可为经调适以处理用于电子装置1000的数据的一或多个处理器(例如，第一处理器，等)。举例来说，处理电路1004可为充当用于执行图9及本文中所描述的包含图3至8的其它图中所描述的步骤中的任一者的装置的专用处理器，例如，专用集成电路(ASIC)。
处理电路1004的实例包含微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑装置(PLD)、状态机、门控逻辑、离散硬件电路及经配置以执行贯穿本发明描述的各种功能的其它合适的硬件。处理电路1004也负责管理总线1002及执行存储于计算机可读存储媒体1006及/或存储器1005上的软件。所述软件在由处理电路1004执行时致使处理系统1014执行上文相对于图9及包含图3至8的其它图所描述的各个功能、步骤及/或过程。计算机可读存储媒体1006还可用于存储由处理电路1004在执行软件时操控的数据。
存储器电路1005可为非易失性存储器，例如(但不限于)闪存存储器、磁性或光学硬盘驱动器等。存储器电路1005可包含本文中描述的为使用的PUF的MRAM阵列。举例来说，存储器电路1005的一部分可为图4至8中所描绘的的基于MRAM的PUF中的任一者。
软件应被广义上解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、程序、函数等，而不管其是被称作软件、固件、中间件、微码、硬件描述语言还是其它。软件可驻留在计算机可读存储媒体1006上。计算机可读存储媒体1006可为非暂时性计算机可读存储媒体。非暂时性计算机可读存储媒体包含(作为实例)磁性存储装置(例如，硬盘、软盘、磁条)、光盘(例如，压缩光盘(CD)或数字多功能光盘(DVD))、智能卡、闪存存储器装置(例如，卡、棒或密钥盘(keydrive))、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、可装卸式磁盘，及用于存储可通过计算机存取及读取的软件及/或指令的任何其它合适媒体。计算机可读存储媒体1006可驻留在处理系统1014中，驻留在处理系统1014的外部，或跨越包含处理系统1014的多个实体分布。计算机可读存储媒体1006可体现于计算机程序产品中。
在此实例中，可通过总线架构来实施处理系统1014，所述总线架构一般通过总线1002来表示。总线1002可取决于处理系统1014的特定应用及总设计约束而包含任何数目个互连总线及桥接器。总线1002将包含一或多个处理器(一般通过处理器1004表示)、存储器1005及计算机可读媒体(一般通过计算机可读存储媒体1006表示)的各种电路链接在一起。总线1002还可将所属技术中众所周知的且因此将不再进一步描述的例如定时源、外围装置、电压调节器及功率管理电路等各种其它电路链接在一起。总线接口1008在总线1002与通信接口1010(如果存在)之间提供一接口。通信接口1010提供用于通过发射媒体与其它设备通信的装置。取决于设备的本质，用户接口1012(例如，小键盘、显示器、扬声器、麦克风、触摸屏显示器等)还可提供用于电子装置1000。
图11说明根据本发明的一个方面的处理电路1004的示意框图。处理电路1004可包含初始化电路1102、编程信号电压VPS产生电路1104、询问产生及发射电路1106及响应接收电路1108。根据一个实例，电路1102、1104、1106、1108可例如通过总线架构或通过直接电线耦合而以通信方式彼此耦合。
根据至少一个实例，初始化电路1102可为硬的有线ASIC，其能够将MRAM单元的阵列初始化到第一逻辑状态。因此，初始化电路1102表示用于将MRAM单元的阵列初始化到第一逻辑状态的至少一个装置。
根据一个实例，编程信号电压VPS产生电路1104可为硬的有线ASIC，其能够产生编程信号电压VPS及/或将编程信号电压VPS施加到阵列中的MRAM单元中的每一者以致使阵列中的MRAM单元的至少一部分随机地将状态从第一逻辑状态改变到第二逻辑状态。因此，编程信号电压VPS产生电路1104表示用于将编程信号电压VPS施加到阵列中的MRAM单元中的每一者以致使阵列中的MRAM单元的至少一部分随机地将状态从第一逻辑状态改变到第二逻辑状态的至少一个装置。
根据一个实例，询问产生及发射电路1106可为硬的有线ASIC，其能够产生询问及向MRAM单元阵列发送询问，所述询问读取阵列中的选定MRAM单元的逻辑状态。因此，询问产生及发射电路1106表示用于产生询问及向MRAM单元阵列发送询问的装置的至少一个实例，所述询问读取阵列中的选定MRAM单元的逻辑状态。
根据一个实例，响应接收电路1108可为硬的有线ASIC，其能够从MRAM单元阵列中获得对询问的响应，所述响应包含阵列中的选定MRAM单元的逻辑状态。因此，响应接收电路1108表示用于从MRAM单元阵列中获得对询问的响应的装置的至少一个实例，所述响应包含阵列中的选定MRAM单元的逻辑状态。
图3、4、5、6、7、8、9、10及/或11中所说明的组件、步骤、特征及/或功能中的一或多者可经重新布置及/或组合为单个组件、步骤、特征或功能，或实施于若干组件、步骤或功能中。在不脱离本发明的情况下，还可添加额外的元件、组件、步骤及/或功能。图4、5、6、7、8、10及/或11中所说明的设备、装置及/或组件可经配置以执行图3及/或9中所描述的方法、特征或步骤中的一或多者。本文中所描述的算法也可有效地实施于软件中及/或嵌入于硬件中。
此外，在本发明的一个方面中，图10及11中所说明的处理电路1004可为专用处理器(例如，专用集成电路(例如，ASIC))，其具体来说经设计及/或硬连线以执行图9中所描述的算法、方法及/或步骤。因此，此专用处理器(例如，ASIC)可为用于执行图9中所描述的算法、方法及/或步骤的装置的一个实例。计算机可读存储媒体1006还可存储处理器1004可读指令，所述指令在由专用处理器(例如，ASIC)执行时致使所述专用处理器执行图9中所描述的算法、方法及/或步骤。
并且，应注意，可将本发明的各方面描述为过程，所述过程被描绘为流程图、流图、结构图或框图。尽管流程图可将操作描述为连续过程，但许多操作可并行或同时执行。另外，可重新布置操作的顺序。过程在其操作完成时终止。过程可对应于方法、函数、程序、子例程、子程序等。当过程对应于函数时，其终止对应于函数返回到调用函数或主函数。
此外，存储媒体可表示用于存储数据的一或多个装置，包含只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、快闪存储器装置及/或其它机器可读媒体；及用于存储信息的处理器可读媒体及/或计算机可读媒体。术语“机器可读媒体”、“计算机可读媒体”及/或“处理器可读媒体”可包含但不限于非暂时性媒体(例如，便携式或固定存储装置)、光学存储装置及能够存储或含有指令及/或数据的各种其它媒体。因此，本文中描述的各种方法可完全或部分地由可存储在“机器可读媒体”、“计算机可读媒体”及/或“处理器可读媒体”中且由一或多个处理器、机器及/或装置执行的指令及/或数据来实施。
此外，本发明的各方面可由硬件、软件、固件、中间件、微码或其任何组合实施。当以软件、固件、中间件或微码实施时，用于执行必要任务的程序代码或代码段可存储在例如存储媒体或其它存储装置的机器可读媒体中。处理器可执行必要任务。代码段可表示步骤、函数、子程序、程序、例程、子例程、模块、软件包、类，或指令、数据结构或程序语句的任意组合。代码段可通过传递及/或接收信息、数据、自变量、参数或存储器内容而耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可经由包含存储器共享、消息传递、令牌传递、网络传输等任何合适的手段传递、转发或发射。
结合本文中揭示的实例描述的各种说明性逻辑块、模块、电路、元件及/或组件可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中描述的功能的任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算组件的组合，例如DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的结合，或任何其它此类配置。
结合本文中揭示的实例而描述的方法或算法可以处理单元、编程指令或其它方向的形式直接体现在硬件、可由处理器执行的软件模块或两者的组合中，且可含于单个装置中或跨越多个装置而分布。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸式磁盘、CD-ROM，或所属领域中已知的任何其它形式的存储媒体中。存储媒体可耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代方案中，存储媒体可集成到处理器。
所属领域的技术人员将进一步了解，结合本文所揭示的方面描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为清晰地说明硬件与软件的此可互换性，以上已大体就其功能性来描述了各种说明性组件、块、模块、电路及步骤。此类功能性是实施为硬件还是软件取决于具体应用及施加于整个系统的设计约束。
本文所描述的本发明的各种特征可在不脱离本发明的情况下实施于不同系统中。应注意，本发明的前述方面仅为实例，且不应解释为限制本发明。本发明的各方面的描述既定是说明性的，且不限制权利要求书的范围。因此，本发明的教示可容易应用于其它类型的设备，且所属领域的技术人员将明白许多替代方案、修改及变化。

Claims (29)

1.一种实施物理不可克隆函数PUF的方法，所述方法包括：
将磁阻式随机存取存储器MRAM单元的阵列初始化到第一逻辑状态，所述MRAM单元中的每一者具有大于第一电压V1且小于第二电压V2的随机转变电压VT，所述转变电压VT表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平；及
将编程信号电压VPS施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，所述编程信号电压VPS大于所述第一电压V1且小于所述第二电压V2。
2.根据权利要求1所述的方法，其进一步包括：
向所述MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态；及
从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。
3.根据权利要求1所述的方法，其中所述编程信号电压VPS约等于第三电压V3，所述第三电压对应于致使约一半所述MRAM单元将逻辑状态从所述第一逻辑状态改变到所述第二逻辑状态的电压电平。
4.根据权利要求1所述的方法，其中在施加所述编程信号电压VPS之后，将所述阵列中的所述MRAM单元的所述逻辑状态存储在安全存储器中。
5.根据权利要求1所述的方法，其中在施加所述编程信号电压VPS之后，所述阵列中的所述MRAM单元的所述逻辑状态充当唯一地识别电子装置的加密密钥。
6.根据权利要求1所述的方法，其中所述第二电压V2小于所述阵列中的所述MRAM单元中的任一者的击穿电压，所述击穿电压是所述MRAM单元的隧穿绝缘体层击穿时所处的电压。
7.根据权利要求1所述的方法，其中所述询问包含MRAM单元地址信息，并且所述响应包含对应于所述MRAM单元地址信息的MRAM单元的数据位信息。
8.根据权利要求1所述的方法，其中在施加所述编程信号电压VPS之后，所述阵列中的所述MRAM单元的所述逻辑状态由密码安全算法利用。
9.根据权利要求1所述的方法，其中所述第一电压V1小于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT，并且所述第二电压V2大于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT。
10.一种用于实施物理不可克隆函数PUF的设备，所述设备包括：
磁阻式随机存取存储器MRAM单元的阵列，其各自具有大于第一电压V1且小于第二电压V2的随机转变电压VT，所述转变电压VT表示致使所述MRAM单元从第一逻辑状态转变到第二逻辑状态的电压电平；及
处理电路，其以通信方式耦合到所述阵列，所述处理电路经配置以
将MRAM单元的所述阵列初始化到所述第一逻辑状态，及
将编程信号电压VPS施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，所述编程信号电压VPS大于所述第一电压V1且小于所述第二电压V2。
11.根据权利要求10所述的设备，其中所述处理电路进一步经配置以：
向所述MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态；及
从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。
12.根据权利要求10所述的设备，其中所述编程信号电压VPS约等于第三电压V3，所述第三电压对应于致使约一半所述MRAM单元将逻辑状态从所述第一逻辑状态改变到所述第二逻辑状态的电压电平。
13.根据权利要求10所述的设备，其中在施加所述编程信号电压VPS之后，将所述阵列中的所述MRAM单元的所述逻辑状态存储在安全存储器中。
14.根据权利要求10所述的设备，其中在施加所述编程信号电压VPS之后，所述阵列中的所述MRAM单元的所述逻辑状态充当唯一地识别电子装置的加密密钥。
15.根据权利要求10所述的设备，其中所述第二电压V2小于所述阵列中的所述MRAM单元中的任一者的击穿电压，所述击穿电压是所述MRAM单元的隧穿绝缘体层击穿时所处的电压。
16.根据权利要求10所述的设备，其中所述询问包含MRAM单元地址信息，并且所述响应包含对应于所述MRAM单元地址信息的MRAM单元的数据位信息。
17.根据权利要求10所述的设备，其中在施加所述编程信号电压VPS之后，所述阵列中的所述MRAM单元的所述逻辑状态由密码安全算法利用。
18.根据权利要求10所述的设备，其中所述第一电压V1小于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT，并且所述第二电压V2大于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT。
19.一种用于实施物理不可克隆函数PUF的设备，所述设备包括：
用于将磁阻式随机存取存储器MRAM单元的阵列初始化到第一逻辑状态的装置，所述MRAM单元中的每一者具有大于电压V1且小于电压V2的随机转变电压VT，所述转变电压VT表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平；及
用于将编程信号电压VPS施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态的装置，所述编程信号电压VPS大于所述第一电压V1且小于所述第二电压V2。
20.根据权利要求19所述的设备，其进一步包括：
用于向所述MRAM单元阵列发送询问的装置，所述询问读取所述阵列中的选定MRAM单元的逻辑状态；及
用于从所述MRAM单元阵列中获得对所述询问的响应的装置，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。
21.根据权利要求19所述的设备，其中所述编程信号电压VPS约等于第三电压电平V3，所述第三电压电平对应于致使约一半所述MRAM单元将逻辑状态从所述第一逻辑状态改变到所述第二逻辑状态的电压电平。
22.根据权利要求19所述的设备，其中在施加所述编程信号电压VPS之后，所述阵列中的所述MRAM单元的所述逻辑状态充当唯一地识别电子装置的加密密钥。
23.根据权利要求19所述的设备，其中所述第一电压V1小于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT，并且所述第二电压V2大于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT。
24.根据权利要求19所述的设备，其中所述询问包含MRAM单元地址信息，并且所述响应包含对应于所述MRAM单元地址信息的MRAM单元的数据位信息。
25.一种上面存储有用于实施物理不可克隆函数PUF的指令的计算机可读存储媒体，所述指令在由至少一个处理器执行时致使所述处理器：
将磁阻式随机存取存储器MRAM单元的阵列初始化到第一逻辑状态，所述MRAM单元中的每一者具有大于第一电压V1且小于第二电压V2的随机转变电压VT，所述转变电压VT表示致使所述MRAM单元从所述第一逻辑状态转变到第二逻辑状态的电压电平；及
将编程信号电压VPS施加到所述阵列中的所述MRAM单元中的每一者以致使所述阵列中的所述MRAM单元的至少一部分随机地将状态从所述第一逻辑状态改变到所述第二逻辑状态，所述编程信号电压VPS大于所述第一电压V1且小于所述第二电压V2。
26.根据权利要求25所述的计算机可读存储媒体，其中所述指令进一步致使所述处理器：
向所述MRAM单元阵列发送询问，所述询问读取所述阵列中的选定MRAM单元的逻辑状态；及
从所述MRAM单元阵列中获得对所述询问的响应，所述响应包含所述阵列中的所述选定MRAM单元的所述逻辑状态。
27.根据权利要求25所述的计算机可读存储媒体，其中在施加所述编程信号电压VPS之后，所述阵列中的所述MRAM单元的所述逻辑状态充当唯一地识别电子装置的加密密钥。
28.根据权利要求25所述的计算机可读存储媒体，其中所述第一电压V1小于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT，并且所述第二电压V2大于所述MRAM单元阵列中的每个MRAM单元的所述转变电压VT。
29.根据权利要求25所述的计算机可读存储媒体，其中所述询问包含MRAM单元地址信息，并且所述响应包含对应于所述MRAM单元地址信息的MRAM单元的数据位信息。
CN201480049003.2A 2013-09-09 2014-09-04 基于磁阻式随机存取存储器的编程电压的物理不可克隆函数 Pending CN105518787A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361875566P 2013-09-09 2013-09-09
US61/875,566 2013-09-09
US14/072,537 US9343135B2 (en) 2013-09-09 2013-11-05 Physically unclonable function based on programming voltage of magnetoresistive random-access memory
US14/072,537 2013-11-05
PCT/US2014/054073 WO2015035033A1 (en) 2013-09-09 2014-09-04 Physically unclonable function based on programming voltage of magnetoresistive random-access memory

Publications (1)

Publication Number Publication Date
CN105518787A true CN105518787A (zh) 2016-04-20

Family

ID=52625447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480049003.2A Pending CN105518787A (zh) 2013-09-09 2014-09-04 基于磁阻式随机存取存储器的编程电压的物理不可克隆函数

Country Status (4)

Country Link
US (1) US9343135B2 (zh)
EP (1) EP3017451A1 (zh)
CN (1) CN105518787A (zh)
WO (1) WO2015035033A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689243A (zh) * 2016-08-04 2018-02-13 旺宏电子股份有限公司 电子装置、产品及制造集成电路方法及产生数据集的方法
CN107919375A (zh) * 2016-10-06 2018-04-17 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
CN109427408A (zh) * 2017-08-25 2019-03-05 美商新思科技有限公司 用于物理不可克隆功能安全的otp存储器单元
CN109472168A (zh) * 2017-09-08 2019-03-15 中电海康集团有限公司 基于一次性可编程mram的物理不可克隆函数生成方法及装置
US10680809B2 (en) 2016-08-04 2020-06-09 Macronix International Co., Ltd. Physical unclonable function for security key
US10855477B2 (en) 2016-08-04 2020-12-01 Macronix International Co., Ltd. Non-volatile memory with physical unclonable function and random number generator
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
CN113767436A (zh) * 2019-05-03 2021-12-07 美光科技公司 用于在存储器阵列内执行矩阵变换的方法和设备
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489758B1 (ko) * 2013-08-26 2015-02-04 한국전자통신연구원 플래시 메모리의 동작 제어 방법 및 장치
KR102207217B1 (ko) * 2014-04-30 2021-01-25 삼성전자주식회사 플래시 메모리 장치, 플래시 메모리 시스템 및 이의 동작 방법
US9646178B2 (en) * 2014-10-15 2017-05-09 Empire Technology Development Llc Secure data storage based on physically unclonable functions
US9985791B2 (en) 2015-08-13 2018-05-29 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Physically unclonable function generating systems and related methods
US9971566B2 (en) 2015-08-13 2018-05-15 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Random number generating systems and related methods
EP3377977A4 (en) * 2015-11-16 2019-08-21 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University UNCLASSABLE MULTI-STATE FUNCTIONS AND SYSTEMS RELATING THERETO
US10032521B2 (en) * 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
JP6495853B2 (ja) 2016-03-16 2019-04-03 株式会社東芝 データ生成装置、電子デバイスおよび認証システム
WO2017207288A1 (en) * 2016-06-01 2017-12-07 Intrinsic Id B.V. Cryptographic device and memory based puf
GB2543125B (en) * 2016-07-27 2017-10-18 Quantum Base Ltd Generating a unique response to a challenge
US9542576B1 (en) * 2016-08-03 2017-01-10 Lexmark International, Inc. Magnetic helical physical unclonable function measured above flight
US11362845B2 (en) * 2016-11-30 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Secure communication between server device and clients utilizing strong physical unclonable functions
EP3407335B1 (en) * 2017-05-22 2023-07-26 Macronix International Co., Ltd. Non-volatile memory based physically unclonable function with random number generator
US10431278B2 (en) * 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
US10311930B1 (en) 2018-04-05 2019-06-04 Qualcomm Incorporated One-time programming (OTP) magneto-resistive random access memory (MRAM) bit cells in a physically unclonable function (PUF) memory in breakdown to a memory state from a previous read operation to provide PUF operations
US11349639B2 (en) * 2018-12-28 2022-05-31 ePIC Blockchain Technologies Inc. Circuit and method for overcoming memory bottleneck of ASIC-resistant cryptographic algorithms
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US11205015B2 (en) 2019-02-28 2021-12-21 International Business Machines Corporation Magnetic tunnel junction (MTJ) for multi-key encryption
BR112021016927A2 (pt) * 2019-03-22 2021-11-03 Lexmark Int Inc Função física magnética não clonável com múltiplas coercividades magnéticas
US11501023B2 (en) 2020-04-30 2022-11-15 International Business Machines Corporation Secure chip identification using resistive processing unit as a physically unclonable function
US11937435B2 (en) * 2021-10-28 2024-03-19 International Business Machines Corporation High density two-tier MRAM structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114122A2 (en) * 2003-06-26 2004-12-29 Koninklijke Philips Electronics N.V. Secure number generator and content distribution network employing the same
WO2009024913A2 (en) * 2007-08-22 2009-02-26 Intrinsic Id Bv Identification of devices using physically unclonable functions
US20120106235A1 (en) * 2010-11-03 2012-05-03 International Business Machines Corporation Implementing physically unclonable function (puf) utilizing edram memory cell capacitance variation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7979658B2 (en) * 2008-03-25 2011-07-12 Spansion Llc Secure management of memory regions in a memory
US8723557B2 (en) 2010-06-07 2014-05-13 Grandis, Inc. Multi-supply symmetric driver circuit and timing method
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
KR101852115B1 (ko) 2010-10-04 2018-04-25 인트린직 아이디 비브이 개선된 시동 작동을 갖는 물리적 복제 불가 기능부
US20130141137A1 (en) 2011-06-01 2013-06-06 ISC8 Inc. Stacked Physically Uncloneable Function Sense and Respond Module
US20130147511A1 (en) * 2011-12-07 2013-06-13 Patrick Koeberl Offline Device Authentication and Anti-Counterfeiting Using Physically Unclonable Functions
US9093128B2 (en) * 2012-11-05 2015-07-28 Infineon Technologies Ag Electronic device with a plurality of memory cells and with physically unclonable function

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114122A2 (en) * 2003-06-26 2004-12-29 Koninklijke Philips Electronics N.V. Secure number generator and content distribution network employing the same
WO2004114122A3 (en) * 2003-06-26 2006-04-06 Koninkl Philips Electronics Nv Secure number generator and content distribution network employing the same
WO2009024913A2 (en) * 2007-08-22 2009-02-26 Intrinsic Id Bv Identification of devices using physically unclonable functions
US20120106235A1 (en) * 2010-11-03 2012-05-03 International Business Machines Corporation Implementing physically unclonable function (puf) utilizing edram memory cell capacitance variation

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10855477B2 (en) 2016-08-04 2020-12-01 Macronix International Co., Ltd. Non-volatile memory with physical unclonable function and random number generator
CN107689238A (zh) * 2016-08-04 2018-02-13 旺宏电子股份有限公司 电子装置、产品及制造集成电路方法及产生数据集的方法
US11601269B2 (en) 2016-08-04 2023-03-07 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
CN107689243A (zh) * 2016-08-04 2018-02-13 旺宏电子股份有限公司 电子装置、产品及制造集成电路方法及产生数据集的方法
US11895236B2 (en) 2016-08-04 2024-02-06 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US10680809B2 (en) 2016-08-04 2020-06-09 Macronix International Co., Ltd. Physical unclonable function for security key
US10715340B2 (en) 2016-08-04 2020-07-14 Macronix International Co., Ltd. Non-volatile memory with security key storage
US10749695B2 (en) 2016-08-04 2020-08-18 Macronix International Co., Ltd. Physical unclonable function for non-volatile memory
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US10090033B2 (en) 2016-10-06 2018-10-02 Industrial Technology Research Institute PUF circuit and magnetoresistive device and control method thereof
CN107919375B (zh) * 2016-10-06 2020-08-21 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
CN107919375A (zh) * 2016-10-06 2018-04-17 财团法人工业技术研究院 可变电阻装置、物理性不可复制功能电路与控制方法
CN109427408A (zh) * 2017-08-25 2019-03-05 美商新思科技有限公司 用于物理不可克隆功能安全的otp存储器单元
CN109427408B (zh) * 2017-08-25 2022-11-04 美商新思科技有限公司 用于物理不可克隆功能安全的otp存储器单元
CN109472168A (zh) * 2017-09-08 2019-03-15 中电海康集团有限公司 基于一次性可编程mram的物理不可克隆函数生成方法及装置
CN113767436A (zh) * 2019-05-03 2021-12-07 美光科技公司 用于在存储器阵列内执行矩阵变换的方法和设备
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories
US11763867B2 (en) 2020-11-02 2023-09-19 Macronix International Co., Ltd. PUF applications in memories

Also Published As

Publication number Publication date
US9343135B2 (en) 2016-05-17
EP3017451A1 (en) 2016-05-11
WO2015035033A1 (en) 2015-03-12
US20150070979A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
CN105518787A (zh) 基于磁阻式随机存取存储器的编程电压的物理不可克隆函数
CN105493191A (zh) 基于金属-绝缘体-金属装置的击穿电压的物理不可克隆功能
EP3044793B1 (en) Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
CN105632543B (zh) 具有防篡改性的非易失性存储装置及集成电路卡
JP6587188B2 (ja) 乱数処理装置、集積回路カード、および乱数処理方法
CN105493190A (zh) 基于磁阻式随机存取存储器的随机逻辑状态的物理不可仿制功能
CN106257590B (zh) 具有防篡改性的非易失性存储装置以及集成电路卡
EP3465663B1 (en) Cryptographic device and memory based puf
US9529570B2 (en) Random number generation using pulsed programming parameters
US9230630B2 (en) Physically unclonable function based on the initial logical state of magnetoresistive random-access memory
JP2016105344A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
EP3114690A1 (en) Physically unclonable function circuit using resistive memory device
CN105493437A (zh) 用于质数产生及存储的方法及设备
TW202223702A (zh) 基於多個組件之啟動時間綁定之端點驗證
CN102224508A (zh) 在存储器装置中存储数据的方法及处理该数据的处理装置
CN110298181A (zh) 数据加密存储方法、数据解密方法以及加密存储器芯片
US20220375527A1 (en) Non-volatile memory programming circuit and a method of programming non-volatile memory devices
JPH11232176A (ja) 半導体装置、論理書き換え防止方法、論理書き換え方法、符号処理方法、及び記憶媒体
CN104517650A (zh) 使用唯一标识元件的安全存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160420