CN105514089A - 半导体测试结构 - Google Patents
半导体测试结构 Download PDFInfo
- Publication number
- CN105514089A CN105514089A CN201410549402.7A CN201410549402A CN105514089A CN 105514089 A CN105514089 A CN 105514089A CN 201410549402 A CN201410549402 A CN 201410549402A CN 105514089 A CN105514089 A CN 105514089A
- Authority
- CN
- China
- Prior art keywords
- layer
- welding pad
- detection welding
- sub
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Abstract
本发明提供一种半导体测试结构，所述半导体测试结构包括：保护环、测试焊垫和待检测结构。本发明中通过去除容易产生应力的保护环中与测试焊垫中的顶层金属层位于同一介质层的顶层金属线层，减小待检测结构的宽度和测试焊垫中的顶层金属层的宽度，以及将一个测试焊垫分割成两个具有预设间距的子测试焊垫，并将待检测结构设置于所述两个子测试焊垫之间，可以有效地减少所述半导体结构中的应力，有效地避免由于应力过大而在所述半导体结构中产生对所述保护环和待检测结构造成破坏的裂纹和剥离等物理缺陷。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体测试结构。
背景技术
在半导体工艺中，当有待检测结构需要进行封装测试等测试时，在所需要的半导体测试结构中，会将所述待检测结构与测试焊垫相连接来完成对其相应的性能测试，所述待检测结构及所述测试焊垫周围均填充有作为介质层的低介电常数的材料。
随着半导体工艺及集成电路产业的发展，芯片的特征尺寸不断减小，单个晶圆所包含的芯片单元越来越多。因此，采用切片处理将所述晶圆切割成可被封装的微电子器件芯片，成为集成电路生产过程中至关重要的环节。而晶圆切割时需要在水的环境下进行，水会通过待检测结构侧面的低K材料形成的介质层向所述待检测结构各处扩散，由于所述测试焊垫下有用以导电的金属通孔，如果水汽扩散到所述待检测结构连接到的金属通孔，并沿着所述金属通孔进入所述待检测结构，就可能会对所述待检测结构的性能产生影响。因此，为了防止切片封装或其他操作中有水汽进入，会在所述待检测结构的外围制作一个保护环。所述保护环为包含多层金属线层和连接相邻两层金属线层的金属通孔的层叠结构。在所述测试结构的每层金属层中均添加有所述金属线层，并在相邻两层金属线层之间添加金属通孔，这样水汽通过介质层扩散到所述待检测结构的过程中就会遇到与介质层材质不同的金属线层或金属通孔的阻挡，降低水汽的扩散能力，从而使水汽难于进入待检测结构中。
现有的一种半导体测试结构如图1a至1b所示，其中，图1a为所述半导体测试结构的俯视示意图，图1b为图1a中沿AA’方向的截面示意图。由图1a可知，所述半导体测试结构中包括保护环10、位于所述保护环10内的至少两个测试焊垫11和与两相邻所述测试焊垫11相连接的待检测结构12；所述待检测结构12的宽度d1与所述测试焊垫11的宽度d2近乎相同。由图1b所示，所述保护环10为层叠结构，包括自底层金属线层101依次至次顶层金属线层102、顶层金属线层103的至少三层金属线层和连接所述相邻两层金属线层的第一连接通孔层104；所述测试焊垫11同样为层叠结构，包括自底层金属层111依次至次顶层金属层112、顶层金属层113的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层114；所述底层金属线层101与所述底层金属层111位于同一平面内，所述次顶层金属线层102与所述次顶层金属层112位于同一平面内；所述顶层金属线层103与所述顶层金属层113位于同一平面内，即所述各层金属线层与相应的金属层均位于同一平面内，位于同一介质层(未示出)中。同时，由图1b可知，所述测试焊垫11中的顶层金属层113与其他各层金属层的宽度相同。
现有的另一种半导体测试结构如图1c所示，图1c为所述半导体测试结构的俯视示意图。由图1c可知，所述半导体测试结构中包括保护环10、位于所述保护环10内的多个测试焊垫11和位于所述测试焊垫11一侧的待检测结构12，所述待检测结构12分别与位于其两端一侧的两个测试焊垫11相连接。可以参考图1b，此处所述半导体测试结构中，所述保护环10为层叠结构，包括自底层金属线层101依次至次顶层金属线层102、顶层金属线层103的至少三层金属线层和连接所述相邻两层金属线层的第一连接通孔层104；所述测试焊垫11同样为层叠结构，包括自底层金属层111依次至次顶层金属层112、顶层金属层113的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层114；所述底层金属线层101与所述底层金属层111位于同一平面内，所述次顶层金属线层102与所述次顶层金属层112位于同一平面内；所述顶层金属线层103与所述顶层金属层113位于同一平面内，即所述各层金属线层与相应的金属层均位于同一平面内，位于同一介质层(未示出)中。同时，所述测试焊垫11中的顶层金属层113与其他各层金属层的宽度相同。
上述两种半导体测试结构均位于晶圆的切割道内，但随着半导体工艺的发展，晶圆内的切割道的宽度越来越小，当半导体工艺达到65nm节点以下时，上述两种半导体测试结构就会由于自身存在较大的应力而导致其内部容易出现裂纹和剥离等物理缺陷，如果所述裂纹和剥离延伸至所述保护环10，就极易对所述保护环10造成破坏，进而使得所述保护环10失去对所述待检测结构12的保护功能；同样，如果所述裂纹和剥离延伸至所述待检测结构12中，亦会对所述待检测结构12造成损害。经分析，所述应力主要来自于所述保护环10中与所述测试焊垫11中的顶层金属层113位于同一介质层中的顶层金属线层103和所述保护环10的内部，在所述保护环10的内部。在第一种半导体测试结构中，由于待检测结构12的宽度比较宽，与所述测试焊垫11的宽度相当，会在所述半导体测试结构中产生较大的应力；同时，根据测试的需要，所述测试焊垫11中的顶层金属层113的厚度远大于其他层金属层的厚度，所述顶层金属层113会产生较大的应力。在第二种半导体测试结构中，由于待检测结构12位于所述测试焊垫11的一侧，又由于根据设计规则，所述待检测结构12的宽度不能小于2μm，所述测试焊垫11、待检测结构12和保护环10等分布在一个比较密集的区域内，同样会在该区域内产生比较大的应力；同样，该半导体测试结构中的所述测试焊垫11中的顶层金属层113的厚度远大于其他层金属层的厚度，所述顶层金属层113也会产生较大的应力。
鉴于此，有必要设计一种新的半导体测试结构以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体测试结构，用于解决现有半导体测试结构中存在的由于半导体测试结构中存在较大的应力，容易在所述半导体测试结构中形成对保护环和待检测结构造成破坏的裂纹和剥离等物理缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体测试结构，所述半导体测试结构包括：保护环，所述保护环为层叠结构，包括自底层金属线层依次至顶层金属线层的至少两层金属线层和连接所述相邻两层金属线层的第一连接通孔层；至少两个测试焊垫，所述测试焊垫位于所述保护环内；所述测试焊垫为层叠结构，包括自底层金属层依次至次顶层金属层、顶层金属层的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层；待检测结构，所述待检测结构位于任意两相邻所述测试焊垫之间，且与所述两相邻测试焊垫相连接；所述底层金属线层与所述底层金属层位于同一平面内，所述顶层金属线层与所述次顶层金属层位于同一平面内。
优选地，所述待检测结构位于所述两相邻测试焊垫之间的中部，且所述待检测结构的宽度小于所述测试焊垫的宽度。
优选地，所述待检测结构的宽度小于或等于30μm。
优选地，所述待检测结构的宽度等于30μm。
优选地，所述测试焊垫中的顶层金属层的宽度小于所述测试焊垫中的其他金属层的宽度。
优选地，所述测试焊垫中的顶层金属层的宽度小于或等于30μm。
优选地，所述测试焊垫中的顶层金属层的宽度等于30μm。
本发明还提供一种半导体测试结构，所述半导体测试结构包括：保护环，所述保护环为层叠结构，包括自底层金属线层依次至顶层金属线层的至少两层金属线层和连接所述相邻两层金属线层的第一连接通孔层；多个测试焊垫，所述测试焊垫均包括第一子测试焊垫和第二子测试焊垫，所述第一子测试焊垫和所述第二子测试焊垫均位于所述保护环内，且所述第一子测试焊垫和所述第二子测试焊垫之间具有预设间距；所述第一子测试焊垫和所述第二子测试焊垫均为层叠结构，均包括自底层金属层依次至次顶层金属层、顶层金属层的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层；待检测结构，所述待检测结构位于所述第一子测试焊垫和所述第二子测试焊垫之间，所述待检测结构的一端与一测试焊垫中的任一子测试焊垫相连接，另一端与另一测试焊垫中的任一子测试焊垫相连接。
优选地，所述底层金属线层、所述第一子测试焊垫中的底层金属层和所述第二子测试焊垫中的底层金属层位于同一平面内，所述顶层金属线层、所述第一子测试焊垫中的次顶层金属层和所述第二子测试焊垫中的次顶层金属层位于同一平面内。
优选地，所述待检测结构的宽度大于2μm，且小于所述第一子测试焊垫与所述第二子测试焊垫之间的预设间距。
优选地，所述第一子测试焊垫中的顶层金属层的宽度小于所述第一子测试焊垫中的其他金属层的宽度，所述第二子测试焊垫中的顶层金属层的宽度均小于所述第二子测试焊垫中的其他金属层的宽度。
优选地，所述第一子测试焊垫中的顶层金属层的宽度与所述第二子测试焊垫中的顶层金属层的宽度均小于或等于30μm。
优选地，所述第一子测试焊垫中的顶层金属层的宽度与所述第二子测试焊垫中的顶层金属层的宽度均等于30μm。
如上所述，本发明的半导体测试结构，具有以下有益效果：本发明中通过去除容易产生应力的保护环中与测试焊垫中的顶层金属层位于同一介质层的顶层金属线层，减小待检测结构的宽度和测试焊垫中的顶层金属层的宽度，以及将一个测试焊垫分割成两个具有预设间距的子测试焊垫，并将待检测结构设置于所述两个子测试焊垫之间，可以有效地减少所述半导体结构中的应力，有效地避免由于应力过大而在所述半导体结构中产生对所述保护环和待检测结构造成破坏的裂纹和剥离等物理缺陷。
附图说明
图1a显示为现有技术中一种半导体测试结构的俯视示意图。
图1b显示为图1a沿AA’方向的截面示意图。
图1c显示为现有技术中另一种半导体测试结构的俯视示意图
图2显示为本发明实施例一中提供的半导体测试结构的俯视示意图。
图3显示为图2沿BB’方向的截面示意图。
图4显示为本发明实施例二中提供的半导体测试结构的俯视示意图。
图5显示为图4沿CC’方向的截面示意图。
元件标号说明
10保护环
101底层金属线层
102次顶层金属线层
103顶层金属线层
104第一连接通孔层
11测试焊垫
111底层金属层
112次顶层金属层
113顶层金属层
114第二连接通孔层
12待检测结构
20保护环
201底层金属线层
202顶层金属线层
203第一连接通孔层
21测试焊垫
211底层金属层
212次顶层金属层
213顶层金属层
214第二连接通孔层
22待检测结构
21a第一子测试焊垫
21b第二子测试焊垫
d1待检测结构的宽度
d2测试焊垫的宽度
d3顶层金属层的宽度
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图5，需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2所示，本发明提供一种半导体测试结构，所述半导体测试结构包括：保护环20、位于所述保护环20内的至少两个测试焊垫21和位于任一两相邻所述测试焊垫21之间的待检测结构22，所述待检测结构22与所述两相邻测试焊垫21相连接。
具体的，所述待检测结构22位于所述两相邻测试焊垫21之间的中部，且所述待检测结构22的宽度d1小于所述测试焊垫的宽度d2。优选地，所述待检测结构22的宽度d1小于或等于30μm。更为优选地，本实施例中，所述待检测结构22的宽度d1等于30μm。由于当所述待检测结构22为金属结构的时候，所述待检测结构22的尺寸比较大时，会在所述半导体测试结构中产生比较大的应力，当半导体工艺进入65nm以下以后，所述应力会在所述半导体测试结构中会产生比较明显的裂纹和剥离等物理缺陷，如果所述裂纹和剥离延伸至所述保护环20，就极易对所述保护环20造成破坏，进而使得所述保护环20失去对所述待检测结构22的保护功能。此处将所述待检测结构22的宽度d1由现有技术中与所述测试焊垫21的宽度d2相当减小至30μm，可以有效地减小所述测试结构22产生的应力对所述半导体测试结构的影响，有效地避免裂纹和剥离等物理缺陷的产生。
具体的，所述测试焊垫21中的顶层金属层213的宽度d3小于所述测试焊垫21中的其他金属层的宽度，即小于所述测试焊垫21的宽度d2。优选地，所述测试焊垫21中的顶层金属层213的宽度d3小于或等于30μm。更为优选地，本实施例中，所述测试焊垫21中的顶层金属层213的宽度d3等于30μm。由于测试焊垫21中的顶层金属层213的厚度远远大于其他金属层的厚度，因此，所述顶层金属层213会在所述半导体测试结构中产生比较大的应力。本实施例中，将所述顶层金属层213的宽度d3减小至30μm，可以有效地减小所述待检测结构22产生的应力对所述半导体测试结构的影响，有效地避免裂纹和剥离等物理缺陷的产生。
需要说明的是，由于所述半导体测试结构中的所述测试焊垫21和所述待检测结构22等金属结构产生的应力一般均在所述半导体测试结构的宽度方向，因此本实施例中在减小所述待检测结构22和所述测试焊垫21中的所述顶层金属层213的尺寸时，只是减小所述待检测结构22和所述测试焊垫21中的所述顶层金属层213的宽度就可以。
请参与图3，图3为图2沿BB’方向的截面示意图。由图3可知，所述保护环20和所述测试焊垫21均为层叠结构，所述保护环20包括自底层金属线层201依次至顶层金属线层202的至少两层金属线层和连接所述相邻两层金属线层的第一连接通孔层203；所述测试焊垫21包括自底层金属层211依次至次顶层金属层212、顶层金属层213的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层214；所述底层金属线层201与所述底层金属层211位于同一平面内，所述顶层金属线层202与所述次顶层金属层212位于同一平面内。
具体的，在所述半导体测试结构中，每层金属层和金属线层之间均由介质层隔离开，所述半导体测试结构中包括多层介质层。所述底层金属线层201与所述底层金属层211位于同一平面内，所述顶层金属线层202与所述次顶层金属层212位于同一平面内，即为所述底层金属线层201与所述底层金属层211位于同一介质层内，所述顶层金属线层202与所述次顶层金属层212位于同一介质层内。本实施例中，去除原先现有技术中所述保护环中的与所述测试焊垫21中的顶层金属层213位于同一介质层的顶层金属线层，使得原先的次顶层金属线层成为本实施例中的顶层金属线层202。由于现有技术中与所述测试焊垫21中的顶层金属层213位于同一介质层中的金属线层为产生应力的主要原因，本实施例中将该层金属线层予以去除，可以大大减小所述保护环20产生的应力对所述半导体测试结构的影响，有效地避免裂纹和剥离等物理缺陷的产生。
实施例二
如图4所示，本发明还提供一种半导体测试结构，所述半导体测试结构包括：保护环20、位于所述保护环20内的多个测试焊垫21，所述测试焊垫21均包括第一子测试焊垫21a和第二子测试焊垫21b，所述第一子测试焊垫21a和所述第二子测试焊垫21b之间具有预设间距，以及位于所述第一子测试焊垫21a和所述第二子测试焊垫21b之间的待检测结构22，所述待检测结构22的一端与一测试焊垫中的任一子测试焊垫相连接，另一端与另一测试焊垫中的任一子测试焊垫相连接。
具体的，所述待检测结构22的宽度d1小于所述第一子测试焊垫21a与所述第二子测试焊垫21b之间的预设间距。又由于根据设计规则，所述待检测22的宽度d1还必须大于2μm。
具体的，为了避免所述半导体测试结构短路，所述待检测结构22只能与所述多个测试焊垫21中的两个相连接。在所述待检测结构22的一端与一测试焊垫中的任一子测试焊垫相连接，另一端与另一测试焊垫中的任一子测试焊垫相连接的同时，为了避免所述待检测结构22与其他的测试焊垫21相接触，应尽量使得所述待检测结构22位于所述第一子测试焊垫21a和所述第二子测试焊垫21b之间的中部。
将所述测试焊垫21设计为包括所述第一子测试焊垫21a和所述第二子测试焊垫21b的结构，可以减小一个测试焊垫的尺寸，并且两个子测试焊垫之间设有预设间距的间隙，有利于应力的释放，减小所述半导体测试结构中的应力。同时，将所述待检测结构22设置于所述第一子测试焊垫21a和所述第二子测试焊垫21b之间的中部，可以有效地减小所述测试焊垫21和所述待检测结构22所产生的应力。
具体的，可以结合实施例一种的图2，所述测试焊垫21中的顶层金属层213的宽度d3还可以小于所述测试焊垫21中的其他金属层的宽度，即小于所述测试焊垫21的宽度d2。优选地，所述测试焊垫21中的顶层金属层213的宽度d3小于或等于30μm。更为优选地，本实施例中，所述测试焊垫21中的顶层金属层213的宽度d3等于30μm。由于测试焊垫21中的顶层金属层213的厚度远远大于其他金属层的厚度，因此，所述顶层金属层213会在所述半导体测试结构中产生比较大的应力。本实施例中，将所述顶层金属层213的宽度d3减小至30μm，可以有效地减小所述待检测结构22产生的应力对所述半导体测试结构的影响，有效地避免裂纹和剥离等物理缺陷的产生。
请参阅图5，图,5为图4沿CC’方向的截面示意图。由图5可知，所述保护环20、所述第一子测试焊垫21a和第二子测试焊垫21b均为层叠结构，所述保护环20包括自底层金属线层201依次至顶层金属线层202的至少两层金属线层和连接所述相邻两层金属线层的第一连接通孔层203；所述第一子测试焊垫21a和所述第二子测试焊垫21b均包括自底层金属层211依次至次顶层金属层212、顶层金属层213的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层214；所述底层金属线层201、所述第一子测试焊垫21a中的底层金属层211和所述第二子测试焊垫21b中的底层金属层211均位于同一平面内，所述顶层金属线层202、所述第一子测试焊垫21a中的次顶层金属层212和所述第二子测试焊垫21b中的次顶层金属层212均位于同一平面内。
具体的，在所述半导体测试结构中，每层金属层和金属线层之间均由介质层隔离开，所述半导体测试结构中包括多层介质层。所述底层金属线层201、所述第一子测试焊垫21a中的底层金属层211和所述第二子测试焊垫21b中的底层金属层211均位于同一平面内，所述顶层金属线层202、所述第一子测试焊垫21a中的次顶层金属层212和所述第二子测试焊垫21b中的次顶层金属层212均位于同一平面内，即为所述底层金属线层201、所述第一子测试焊垫21a中的底层金属层211和所述第二子测试焊垫21b中的底层金属层211均位于同一介质层内，所述顶层金属线层202、所述第一子测试焊垫21a中的次顶层金属层212和所述第二子测试焊垫21b中的次顶层金属层212均位于同一介质层内。本实施例中，去除原先现有技术中所述保护环中的与所述测试焊垫21中的顶层金属层213位于同一介质层的顶层金属线层，使得原先的次顶层金属线层成为本实施例中的顶层金属线层202。由于现有技术中与所述测试焊垫21中的顶层金属层213位于同一介质层中的金属线层为产生应力的主要原因，本实施例中将该层金属线层予以去除，可以大大减小所述保护环20产生的应力对所述半导体测试结构的影响，有效地避免裂纹和剥离等物理缺陷的产生。
综上所述，本发明的半导体测试结构，通过去除容易产生应力的保护环中与测试焊垫中的顶层金属层位于同一介质层的顶层金属线层，减小待检测结构的宽度和测试焊垫中的顶层金属层的宽度，以及将一个测试焊垫分割成两个具有预设间距的子测试焊垫，并将待检测结构设置于所述两个子测试焊垫之间，可以有效地减少所述半导体结构中的应力，有效地避免由于应力过大而在所述半导体结构中产生对所述保护环和待检测结构造成破坏的裂纹和剥离等物理缺陷。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种半导体测试结构，其特征在于，所述半导体测试结构包括：
保护环，所述保护环为层叠结构，包括自底层金属线层依次至顶层金属线层的至少两层金属线层和连接所述相邻两层金属线层的第一连接通孔层；
至少两个测试焊垫，所述测试焊垫位于所述保护环内；所述测试焊垫为层叠结构，包括自底层金属层依次至次顶层金属层、顶层金属层的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层；
待检测结构，所述待检测结构位于任意两相邻所述测试焊垫之间，且与所述两相邻测试焊垫相连接；
所述底层金属线层与所述底层金属层位于同一平面内，所述顶层金属线层与所述次顶层金属层位于同一平面内。
2.根据权利要求1所述的半导体测试结构，其特征在于：所述待检测结构位于所述两相邻测试焊垫之间的中部，且所述待检测结构的宽度小于所述测试焊垫的宽度。
3.根据权利要求2所述的半导体测试结构，其特征在于：所述待检测结构的宽度小于或等于30μm。
4.根据权利要求3所述的半导体测试结构，其特征在于：所述待检测结构的宽度等于30μm。
5.根据权利要求1至4中任一项所述的半导体测试结构，其特征在于：所述测试焊垫中的顶层金属层的宽度小于所述测试焊垫中的其他金属层的宽度。
6.根据权利要求5所述的半导体测试结构，其特征在于：所述测试焊垫中的顶层金属层的宽度小于或等于30μm。
7.根据权利要求6所述的半导体测试结构，其特征在于：所述测试焊垫中的顶层金属层的宽度等于30μm。
8.一种半导体测试结构，其特征在于，所述半导体测试结构包括：
保护环，所述保护环为层叠结构，包括自底层金属线层依次至顶层金属线层的至少两层金属线层和连接所述相邻两层金属线层的第一连接通孔层；
多个测试焊垫，所述测试焊垫均包括第一子测试焊垫和第二子测试焊垫，所述第一子测试焊垫和所述第二子测试焊垫均位于所述保护环内，且所述第一子测试焊垫和所述第二子测试焊垫之间具有预设间距；所述第一子测试焊垫和所述第二子测试焊垫均为层叠结构，均包括自底层金属层依次至次顶层金属层、顶层金属层的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层；
待检测结构，所述待检测结构位于所述第一子测试焊垫和所述第二子测试焊垫之间，所述待检测结构的一端与一测试焊垫中的任一子测试焊垫相连接，另一端与另一测试焊垫中的任一子测试焊垫相连接。
9.根据权利要求8所述的半导体测试结构，其特征在于：所述底层金属线层、所述第一子测试焊垫中的底层金属层和所述第二子测试焊垫中的底层金属层位于同一平面内，所述顶层金属线层、所述第一子测试焊垫中的次顶层金属层和所述第二子测试焊垫中的次顶层金属层位于同一平面内。
10.根据权利要求9所述的半导体测试结构，其特征在于：所述待检测结构的宽度大于2μm，且小于所述第一子测试焊垫与所述第二子测试焊垫之间的预设间距。
11.根据权利要求10所述的半导体测试结构，其特征在于：所述第一子测试焊垫中的顶层金属层的宽度小于所述第一子测试焊垫中的其他金属层的宽度，所述第二子测试焊垫中的顶层金属层的宽度均小于所述第二子测试焊垫中的其他金属层的宽度。
12.根据权利要求11所述的半导体测试结构，其特征在于：所述第一子测试焊垫中的顶层金属层的宽度与所述第二子测试焊垫中的顶层金属层的宽度均小于或等于30μm。
13.根据权利要求12所述的半导体测试结构，其特征在于：所述第一子测试焊垫中的顶层金属层的宽度与所述第二子测试焊垫中的顶层金属层的宽度均等于30μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410549402.7A CN105514089B (zh) | 2014-10-16 | 2014-10-16 | 半导体测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410549402.7A CN105514089B (zh) | 2014-10-16 | 2014-10-16 | 半导体测试结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105514089A true CN105514089A (zh) | 2016-04-20 |
| CN105514089B CN105514089B (zh) | 2019-01-11 |
Family
ID=55721951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410549402.7A Active CN105514089B (zh) | 2014-10-16 | 2014-10-16 | 半导体测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105514089B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108766957A (zh) * | 2018-06-20 | 2018-11-06 | 上海华虹宏力半导体制造有限公司 | 半导体测试结构及半导体结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070081640A (ko) * | 2006-02-13 | 2007-08-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN101093824A (zh) * | 2006-06-20 | 2007-12-26 | 台湾积体电路制造股份有限公司 | 内连线结构与晶片 |
| CN101246859A (zh) * | 2007-02-13 | 2008-08-20 | 台湾积体电路制造股份有限公司 | 半导体结构与半导体芯片 |
| US20090200549A1 (en) * | 2007-05-29 | 2009-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device |
| US20110284843A1 (en) * | 2007-05-10 | 2011-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe Pad On A Corner Stress Relief Region In A Semiconductor Chip |
| US20120326146A1 (en) * | 2011-06-23 | 2012-12-27 | Broadcom Corporation | Sacrificial Wafer Probe Pads Through Seal Ring for Electrical Connection to Circuit Inside an Integrated Circuit |
| CN103579033A (zh) * | 2012-07-26 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种用于晶圆可接受度测试的焊垫 |
| US20140151698A1 (en) * | 2012-11-30 | 2014-06-05 | Taiwan Semiconductor Manufactuing Company, Ltd. | Test Structures for Post-Passivation Interconnect |
-
2014
- 2014-10-16 CN CN201410549402.7A patent/CN105514089B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070081640A (ko) * | 2006-02-13 | 2007-08-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN101093824A (zh) * | 2006-06-20 | 2007-12-26 | 台湾积体电路制造股份有限公司 | 内连线结构与晶片 |
| CN101246859A (zh) * | 2007-02-13 | 2008-08-20 | 台湾积体电路制造股份有限公司 | 半导体结构与半导体芯片 |
| US20110284843A1 (en) * | 2007-05-10 | 2011-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe Pad On A Corner Stress Relief Region In A Semiconductor Chip |
| US20090200549A1 (en) * | 2007-05-29 | 2009-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device |
| US20120326146A1 (en) * | 2011-06-23 | 2012-12-27 | Broadcom Corporation | Sacrificial Wafer Probe Pads Through Seal Ring for Electrical Connection to Circuit Inside an Integrated Circuit |
| CN103579033A (zh) * | 2012-07-26 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种用于晶圆可接受度测试的焊垫 |
| US20140151698A1 (en) * | 2012-11-30 | 2014-06-05 | Taiwan Semiconductor Manufactuing Company, Ltd. | Test Structures for Post-Passivation Interconnect |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108766957A (zh) * | 2018-06-20 | 2018-11-06 | 上海华虹宏力半导体制造有限公司 | 半导体测试结构及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105514089B (zh) | 2019-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201709372A (zh) | 具有晶片邊緣確保結構的半導體晶片 | |
| CN107516655B (zh) | 划片槽测试结构及测试方法 | |
| US8933448B2 (en) | Wafers and chips comprising test structures | |
| KR101780145B1 (ko) | 시스템 온 칩 상의 컴포넌트 파티션 방법 및 이의 디바이스 | |
| US20150008431A1 (en) | Method and layout for detecting die cracks | |
| JP5976055B2 (ja) | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 | |
| CN103346142A (zh) | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 | |
| CN105206600B (zh) | 半导体测试结构 | |
| CN105514089A (zh) | 半导体测试结构 | |
| CN105550432A (zh) | 三维集成电路芯片及其电源网络布局方法 | |
| US11450633B2 (en) | Package structure of semiconductor device with improved bonding between the substrates | |
| US9087805B2 (en) | Semiconductor test and monitoring structure to detect boundaries of safe effective modulus | |
| JP2011003675A (ja) | 半導体装置の製造方法、半導体チップ及び半導体ウェハ | |
| US20060125059A1 (en) | Semiconductor wafer with protection structure against damage during a die separation process | |
| CN104425293A (zh) | 一种监测sram通孔开路的测试结构及其形成方法 | |
| JP2007012773A (ja) | 多層配線を有する半導体装置 | |
| JP2007096216A (ja) | 半導体集積回路装置 | |
| CN103972215B (zh) | 半导体装置 | |
| CN104716140A (zh) | 在存储器mux1布局中具有多层引脚的器件 | |
| TW201606958A (zh) | 積體電路封裝 | |
| US9536796B2 (en) | Multiple manufacturing line qualification | |
| US8957523B2 (en) | Dielectric posts in metal layers | |
| CN203895444U (zh) | 一种接触孔搭桥测试结构 | |
| US9514999B2 (en) | Systems and methods for semiconductor line scribe line centering | |
| TW201735742A (zh) | 印刷電路板以及元件製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |