CN105493061B - 用于多芯片封装上的异构存储器的统一存储器控制器 - Google Patents

用于多芯片封装上的异构存储器的统一存储器控制器 Download PDF

Info

Publication number
CN105493061B
CN105493061B CN201480048456.3A CN201480048456A CN105493061B CN 105493061 B CN105493061 B CN 105493061B CN 201480048456 A CN201480048456 A CN 201480048456A CN 105493061 B CN105493061 B CN 105493061B
Authority
CN
China
Prior art keywords
memory
host interface
unified
memory controller
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480048456.3A
Other languages
English (en)
Other versions
CN105493061A (zh
Inventor
H·幸
J·P·金
D·T·程
J·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105493061A publication Critical patent/CN105493061A/zh
Application granted granted Critical
Publication of CN105493061B publication Critical patent/CN105493061B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)

Abstract

提供了包括统一存储器控制器的增强多芯片封装(eMCP)。UMC被配置成管理不同类型的存储器，诸如eMCP上的NAND闪存存储器和DRAM。UMC提供了储存存储器管理、DRAM管理、用于储存存储器管理的DRAM可存取性，以及用于DRAM管理的储存存储器可存取性。UMC还促进了从DRAM到储存存储器的直接数据复制，并且反之亦然。该直接复制可以由UMC在没有与主机交互的情况下发起，或者可以由主机发起。

Description

用于多芯片封装上的异构存储器的统一存储器控制器
技术领域
本公开一般涉及集成储存设备。更具体地，本公开涉及控制集成储存设备上的多个存储器类型。
背景
低成本异构存储器装置包括可以被配置在嵌入式多芯片封装(eMCP)上的一个以上类型的存储器。异构存储器设备的目前的多芯片封装设计通常包括储存存储器(storagememory)部分，该储存存储器部分包括单个封装上的NAND闪存存储器部分和动态随机存取存储器(DRAM)部分。取决于境况，由于这些不同存储器类型的可相匹敌的益处和缺点，对于NAND闪存存储器或者DRAM存储器中任一者的存取可以是更具优势的。DRAM将数据的每一位存储在集成电路内一单独的电容器中。该结构上的简单允许DRAM用极高的密度来实现。NAND闪存存储器是非易失性的，并且提供了低功率使用、小尺寸和极高的性能。不像NAND闪存存储器，DRAM是当功率被移除时很快丢失其数据的易失性存储器。
异构存储器设备的目前的多芯片封装设计包括用于闪存存储器的主机接口以及用于DRAM的单独主机接口。闪存存储器依赖于单独的控制器并且通常不能够被其自身使用。闪存存储器控制器一般被耦合在闪存存储器主机接口和闪存存储器之间。与闪存存储器不同，目前的DRAM存储器不依赖于单独的控制器，所以DRAM可以被直接连接到多芯片封装上的DRAM主机接口。
具有闪存存储器和DRAM二者的多芯片封装提供对包括单独的DRAM和闪存存储器的设备的更低成本替代方案。
概述
根据本公开的一方面的装置包括至少一个第一存储器类型的第一存储器以及至少一个不同于第一存储器类型的第二存储器类型的第二存储器。该装置还包括耦合到该第一存储器和该第二存储器的统一存储器控制器(UMC)。该UMC包括第一存储器和主机之间的第一接口以及第二存储器和主机之间的第二接口。该UMC被配置成独立于该第一接口对第一存储器进行存取以控制并利用第二存储器。
根据本公开的另一方面的装置包括至少一个第一存储器类型的第一存储器以及至少一个不同于第一存储器类型的第二存储器类型的第二存储器。该装置还包括耦合到该第一存储器和该第二存储器的统一存储器控制器(UMC)。该UMC包括第一存储器和主机之间的第一接口以及第二存储器和主机之间的第二接口。该UMC被配置成利用第一存储器来辅助经由第二接口对第二存储器的主机存取。
根据本公开另一方面的存储器接口方法包括接收来自多芯片封装的第一主机接口上的主机的信息(诸如数据或对数据的请求)。该信息可以是对被存储在多芯片封装上的第一存储器类型的第一存储器中的数据的请求。该信息也可以是存储在多芯片封装上的第一存储器中的数据。该方法还包括独立于多芯片封装的第二主机接口对多芯片封装上的第二存储器类型的第二存储器进行存取以辅助第一存储器中的数据存储或取回。
根据本公开另一方面的存储器接口设备包括用于接收来自多芯片封装的第一主机接口上的主机的数据，以供存储在多芯片封装上的第一存储器类型的第一存储器中的装置。该设备还包括用于独立于多芯片封装的第二主机接口对多芯片封装上的第二存储器类型的第二存储器进行存取以辅助第一存储器中的数据存储的装置。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1是现有技术的增强多芯片封装(eMCP)的示图。
图2A是根据本公开的诸方面的包括统一存储器控制器(UMC)的增强多芯片封装(eMCP)的示图。
图2B是解说根据本公开的诸方面的包括统一存储器控制器(UMC)的增强多芯片封装(eMCP)中的数据路径的示图。
图3是解说根据本公开的诸方面的存储器接口方法的过程流程图。
图4是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。
图5是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。
详细描述
图1解说了包括异构存储器的嵌入式多芯片封装(eMCP)100。该异构存储器包括第一存储器类型的第一存储器102和不同于第一存储器类型的第二存储器类型的第二存储器104。在所解说的eMCP 100中，第一存储器102是NAND储存存储器，并且第二存储器104是动态随机存取存储器(DRAM)。eMCP 100包括第一主机接口106和第二主机接口108。eMCP 100上的存储器控制器110被耦合在第一主机接口106和第一存储器102之间。第二主机接口108被直接耦合到第二存储器104。第二存储器104不依赖于控制器电路并且不能够被存储器控制器110管理。
存储器控制器110包括经由存储器控制器总线117耦合到主机接口电路114的中央处理单元112、静态随机存取存储器(SRAM)116、纠错码电路(ECC)118和储存存储器接口电路120。主机接口电路114被耦合到第一主机接口106，并且储存存储器接口电路120被耦合到第一存储器102。
目前的eMCP(诸如图1中所示的eMCP 100)将诸如NAND闪存存储器的储存存储器和诸如DRAM存储器的第二存储器集成到单一封装中。然而，在目前的eMCP中，两个不同的存储器通常不互相交互。
在eMCP 100中，存储器控制器110执行数个功能以支持NAND储存存储器102。例如，存储器控制器110的一个重要功能是将在主机接口上接收到的逻辑地址转换成NAND储存存储器102中的对应物理地址。用于此转换的映射表通常很大并且消耗大量的存储。在eMCP100中，SRAM 116存储大映射表。然而，因为NAND储存存储器的大小增加，使用SRAM存储映射表正日益变得昂贵。例如，为了维持令人满意的性能，32千兆字节(GB)NAND储存存储器会使用约32兆字节(MB)的SRAM或者一些其他易失性存储器来存储映射表。
与NAND储存存储器102不同，DRAM(诸如目前eMCP 100中的第二存储器104)通常不依赖于由控制器电路进行的管理。在目前的eMCP(诸如图1所示的eMCP 100)中，DRAM存储器不能被管理。然而，人们普遍预期对DRAM电路的控制将会在未来是有益的。例如，因为改进的工艺允许DRAM单元的大小进一步缩小，未来的DRAM单元的质量被预期变得更差。由此，期望DRAM会最终依赖于由控制器电路执行的某种管理以保持可接受的性能。
本公开的诸方面提供了包括配置成管理不同类型的存储器(诸如eMCP上的NAND闪存存储器和DRAM)的统一存储器管理器(UMC)的eMCP。统一存储器控制器提供了储存存储器管理、DRAM管理、针对储存存储器管理的DRAM可存取性以及针对DRAM管理的储存存储器可存取性。统一存储器控制器也促进从DRAM到储存存储器的直接数据复制并且反之亦然。例如，该直接复制可以由统一存储器控制器在没有与主机的交互的情况下发起，或者可以由主机使用特殊命令或模式来发起。根据本公开的诸方面，eMCP包括用于储存存储器和DRAM存储器的单独主机接口。
图2A解说了根据本公开的诸方面的包括促进对不同存储器类型的控制的异构存储器的eMCP 200。例如，虽然图2A中所示的示图示出了在平面中配置的eMCP 200的每个组件，但应当理解，这些组件也可以通过用引线接合和/或穿硅通孔(TSV)的堆叠来安排。该异构存储器包括第一存储器类型的第一存储器202和不同于第一存储器类型的第二存储器类型的第二存储器204。在所解说的eMCP 200中，第一存储器202是NAND储存存储器，并且第二存储器204是动态随机存取存储器(DRAM)。eMCP 200包括第一主机接口206和第二主机接口208。eMCP 200上的统一存储器控制器(UMC)210被耦合在第一主机接口206和第一存储器202之间以及第二主机接口208和第二存储器204之间。
统一存储器控制器210包括经由统一存储器控制器总线217耦合到第一主机接口电路214、静态随机存取存储器(SRAM)216、以及纠错码电路(ECC)218的中央处理单元(CPU)212。第一存储器接口电路220被耦合到ECC电路218。第一主机接口206被耦合到第一主机接口电路214，并且第一存储器202被耦合到第一存储器接口电路220。统一存储器控制器210还包括耦合到第二主机接口208的第二主机接口电路222以及(经由仲裁器电路230)耦合到第二存储器204的第二存储器接口电路224。第二主机接口电路222包括命令数据缓冲器226，并且被耦合到统一存储器控制器210中的仲裁器电路230。
根据本公开的一方面，统一存储器控制器210还包括耦合到总线217和仲裁器230的DRAM管理器228。统一存储器控制器210延伸NAND控制器的功能以还由统一存储器提供对DRAM(例如，第二存储器204)的存取。
根据本公开的诸方面，eMCP 200的一个益处在于共享一个控制器以管理两个不同类型的存储器的能力。例如，参见图2B，根据本公开的诸方面的统一存储器控制器210包括允许沿路径238直接控制第二存储器204的DRAM管理器228。使用单个统一存储器控制器210允许共享控制器的各种资源，诸如，CPU 212、SRAM 216、内建自测(BIST)电路(未示出)等等。这与为两个不同存储器类型中的每一个实现单独的控制器相比降低了总控制器成本和大小。
例如，根据本公开诸方面的eMCP 200允许用传统方式沿第一主机接口206和第一存储器202之间经由统一存储器控制器总线217和CPU 121的路径232来对第一存储器202进行主机存取。例如，eMCP 200还允许以传统方式沿不包含与统一存储器控制器总线217或CPU 212的交互的路径234来对第二存储器204进行主机存取。
根据本公开诸方面的eMCP 200的另一益处在于统一存储器控制器210对第二存储器204(例如，沿着路径236)进行存取以辅助执行对第一存储器202的管理的能力。例如，因为SRAM 216(用来执行第一存储器202的控制功能)通常比DRAM小得多且更昂贵，所以通过统一存储器控制器210对DRAM的存取允许对第一存储器202的更高效控制。提供对DRAM的控制器存取与增加SRAM作为控制器的一部分相比节省成本。
类似地，本公开的诸方面允许eMCP 200上的非易失性存储器类型被用于存储信息以供对eMCP 200上的非易失性存储器类型的管理。例如，因为NAND存储器是非易失性的且DRAM存储器是易失性的，所以，例如，用以管理DRAM(第二存储器204)的信息可以经由路径236被存储在NAND存储器(第一存储器202)中。来自NAND存储器的数据可以随后被用来更有效地管理DRAM。
例如，eMCP 200可包括当对DRAM(第二存储器204)的两个存取被同时发起时可以执行仲裁功能的仲裁器230。例如，eMCP 200还可包括命令数据缓冲器226，该命令数据缓冲器226可以存储涉及当完成一DRAM存取时被仲裁器230延迟的另一DRAM存取的待决命令和/或数据
虽然本公开的诸方面参考包括一个以上主机接口(诸如，图2A中所示的第一主机接口206和第二主机接口208)的eMCP设计来描述，但是应当理解其他eMCP设计可包括单一主机接口。例如，根据本公开的一方面，图2A中所示的eMCP 200可具有单一主机接口。例如，该单一主机接口可以是与第一主机接口206相同的类型，或者可以是与第二主机接口208相同的类型。
虽然本公开的诸方面参考在其中异构存储器类型包括NAND闪存存储器和DRAM的eMCP设计描述，但是应当理解，根据本公开的诸方面，其他存储器类型可以在具有统一存储器控制器的eMCP上实现。例如，可以用根据本公开诸方面的统一存储器控制器实现的其他异构存储器类型包括磁性随机存取存储器(MRAM)和DRAM；MRAM和NAND存储器，或者PCRAM和NAND存储器等。
图3是解说根据本公开的一方面的存储器接口方法300的过程流图。在框302，存储器接口方法300包括接收来自嵌入式多芯片封装的第一主机接口上的主机的信息。该信息可以是用于存储在多芯片封装上的第一存储器类型的第一存储器中的数据。该信息也可以是对存储在多芯片封装上的第一存储器中的数据的请求。在框304，存储器接口方法300包括对多芯片封装上的第二存储器类型的第二存储器进行存取。该存取独立于多芯片封装的第二主机接口发生。该存取可以用以将数据存储在第一存储器中或者从第一存储器中取回数据。
根据本公开一方面的存储器接口设备包括用于接收来自多芯片封装的第一主机接口上的主机的数据的装置，以及用于对多芯片封装上的第二存储器类型的第二存储器进行存取的装置。例如，该用于接收来自主机的数据的装置可包括图2A中所示的耦合到eMCP200的第一主机接口206的第一主机接口电路214。例如，该用于独立于第二主机接口对第二存储器进行存取的装置可包括如图2A中所示的耦合到统一存储器控制器总线217的DRAM管理器228。
在另一配置中，前述装置可以是被配置成执行由前述装置所叙述的功能的任何模块或任何设备。尽管已阐述了特定装置，但是本领域技术人员将可领会，并非所有所公开的装置都是实践所公开的配置所必需的。此外，某些众所周知的装置未被描述，以便保持专注于本公开。
图4是示出其中可有利地采用本公开的一方面的示例性无线通信系统400的框图。出于解说目的，图4示出了三个远程单元420、430和450以及两个基站440。将认识到，无线通信系统可具有多得多的远程单元和基站。远程单元420、430和450包括包含所公开的eMCP的IC器件425A、425C和425B。将认识到，其他设备还可包括所公开的eMCP，诸如基站、交换设备、和网络装备。图4示出从基站440到远程单元420、430和450的前向链路信号480，以及从远程单元420、430和450到基站440的反向链路信号490。
在图4中，远程单元420被示为移动电话，远程单元430被示为便携式计算机，而远程单元450被示为无线本地环路系统中的固定位置远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图4解说了根据本公开的教导的远程单元，但本公开并不限于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的eMCP的许多设备中采用。
图5是解说用于半导体组件(诸如以上公开的eMCP)的电路、布局以及逻辑设计的设计工作站的框图。设计工作站500包括硬盘501，该硬盘501包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站500还包括促成对电路设计510或半导体组件512(诸如eMCP)的设计的显示器502。提供存储介质504以用于有形地存储电路设计510或半导体组件512。电路设计510或半导体组件512可以文件格式(诸如GDSII或GERBER)存储在存储介质504上。存储介质504可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站500包括用于从存储介质504接受输入或者将输出写到存储介质504的驱动装置503。
存储介质504上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质504上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路设计510或半导体组件512的设计。
对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指多种类型的长期、短期、易失性、非易失性、或者其他存储器，而并不限于特定类型的存储器或特定数目的存储器、或者记忆存储在其上的类型的介质。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或者能被用来存储指令或数据结构形式的合意程序代码且能被计算机存取的其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘、以及蓝光碟，其中盘常常磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，尽管SRAM和MRAM作为存储器类型来描述，但其他存储器类型也被构想到，诸如DRAM、PCRAM等。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (17)

1.一种装置，包括：
至少一个第一存储器类型的第一存储器；
至少一个不同于所述第一存储器类型的第二存储器类型的第二存储器；
第一主机接口；
第二主机接口；以及
通过第一存储器接口电路耦合到所述第一存储器并通过第二存储器接口电路耦合到所述第二存储器的统一存储器控制器(UMC)，所述统一存储器控制器包括：
耦合在所述第一主机接口和所述统一存储器控制器之间的第一主机接口电路，以及耦合在所述第二主机接口和所述统一存储器控制器之间的第二主机接口电路，
其中所述第一主机接口电路被配置成通过所述第一存储器接口电路经由统一存储器控制器总线和统一存储器控制器中央处理单元来将所述第一存储器耦合到所述第一主机接口，
其中所述第二主机接口电路被配置成通过所述第二存储器接口电路独立于所述统一存储器控制器总线和所述统一存储器控制器中央处理单元来将所述第二存储器耦合到所述第二主机接口，并且
其中所述统一存储器控制器中央处理单元被配置成在不通过所述第一主机接口的情况下通过所述第一存储器接口电路对所述第一存储器进行存取以经由所述第二存储器接口电路来控制并使用所述第二存储器。
2.如权利要求1所述的装置，其特征在于，所述统一存储器控制器被配置成独立地对所述第一存储器进行存取，用于在经由所述第二主机接口对所述第二存储器的主机存取期间执行对所述第二存储器的管理。
3.如权利要求1所述的装置，其特征在于，所述统一存储器控制器被配置成控制所述第一存储器和所述第二存储器。
4.如权利要求1所述的装置，其特征在于，进一步包括：
多芯片封装(MCP)，其中所述第一存储器被配置在所述多芯片封装的第一芯片上，并且所述第二存储器被配置在所述多芯片封装的第二芯片上。
5.如权利要求1所述的装置，其特征在于，所述第一存储器包括NAND存储器，并且所述第二存储器包括动态随机存取存储器(DRAM)。
6.如权利要求1所述的装置，其特征在于，所述装置被集成在移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或位置固定的数据单元中。
7.一种装置，包括：
至少一个第一存储器类型的第一存储器；
至少一个不同于所述第一存储器类型的第二存储器类型的第二存储器；
第一主机接口；
第二主机接口；以及
通过第一存储器接口电路耦合到所述第一存储器并通过第二存储器接口电路耦合到所述第二存储器的统一存储器控制器(UMC)，所述统一存储器控制器包括：
耦合在所述第一主机接口和所述统一存储器控制器之间的第一主机接口电路，以及耦合在所述第二主机接口和所述统一存储器控制器之间的第二主机接口电路，
其中所述第一主机接口电路被配置成通过所述第一存储器接口电路经由统一存储器控制器总线和统一存储器控制器中央处理单元来将所述第一存储器耦合到所述第一主机接口，
其中所述第二主机接口电路被配置成通过所述第二存储器接口电路独立于所述统一存储器控制器总线和所述统一存储器控制器中央处理单元来将所述第二存储器耦合到所述第二主机接口，并且
其中所述统一存储器控制器中央处理单元被配置成利用所述第一存储器来辅助经由所述第二主机接口对所述第二存储器的主机存取，所述辅助是所述统一存储器控制器中央处理单元在不通过所述第一主机接口的情况下经由所述第一存储器接口电路对所述第一存储器进行存取来进行的。
8.如权利要求7所述的装置，其特征在于，所述装置被集成在移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或位置固定的数据单元中。
9.一种存储器接口方法，包括：
接收来自多芯片封装的第一主机接口的主机的信息以供进行所述多芯片封装上的第一存储器类型的第一存储器中的操作，其中所述多芯片封装包括统一存储器控制器，所述统一存储器控制器包括耦合在所述第一主机接口和所述统一存储器控制器之间的第一主机接口电路，所述第一主机接口电路被配置成通过第一存储器接口电路经由统一存储器控制器总线和统一存储器控制器中央处理单元来将所述第一存储器耦合到所述第一主机接口；以及
独立于所述多芯片封装的第二主机接口对所述多芯片封装上的第二存储器类型的第二存储器进行存取，以辅助所述第一存储器中的操作，其中所述统一存储器控制器还包括耦合在所述第二主机接口和所述统一存储器控制器之间的第二主机接口电路，并且其中所述第二主机接口电路被配置成通过所述第二存储器接口电路独立于所述统一存储器控制器总线和所述统一存储器控制器中央处理单元来将所述第二存储器耦合到所述第二主机接口。
10.如权利要求9所述的方法，其特征在于，所述信息包括用于储存的数据，并且所述操作包括所述数据的储存。
11.如权利要求10所述的方法，其特征在于，进一步包括由所述多芯片封装上的单一控制器来管理所述多芯片封装上的所述第一存储器和所述第二存储器二者。
12.如权利要求10所述的方法，其特征在于，进一步包括对所述第一存储器进行存取，以供进行对所述第二存储器的管理。
13.如权利要求10所述的方法，其特征在于，进一步包括直接在所述第一存储器和所述第二存储之间复制数据。
14.如权利要求9所述的方法，其特征在于，所述信息包括对存储在所述第一存储器中的数据的请求，以及所述操作包括所述数据的取回。
15.如权利要求9所述的方法，其特征在于，进一步包括：将所述多芯片封装集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。
16.一种存储器接口设备，包括：
用于接收来自多芯片封装的第一主机接口上的主机的数据以供储存在所述多芯片封装上的第一存储器类型的第一存储器中的装置，其中所述多芯片封装包括统一存储器控制器，所述统一存储器控制器包括耦合在所述第一主机接口和所述统一存储器控制器之间的第一主机接口电路，所述第一主机接口电路被配置成通过第一存储器接口电路经由统一存储器控制器总线和统一存储器控制器中央处理单元来将所述第一存储器耦合到所述第一主机接口；以及
用于独立于所述多芯片封装的第二主机接口来对所述多芯片封装上的第二存储器类型的第二存储器进行存取以辅助所述第一存储器中的所述数据的储存的装置，其中所述统一存储器控制器还包括耦合在所述第二主机接口和所述统一存储器控制器之间的第二主机接口电路，并且其中所述第二主机接口电路被配置成通过所述第二存储器接口电路独立于所述统一存储器控制器总线和所述统一存储器控制器中央处理单元来将所述第二存储器耦合到所述第二主机接口。
17.如权利要求16所述的存储器接口设备，其特征在于，所述存储器接口设备被集成在移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或位置固定的数据单元中。
CN201480048456.3A 2013-09-03 2014-07-09 用于多芯片封装上的异构存储器的统一存储器控制器 Expired - Fee Related CN105493061B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/016,717 2013-09-03
US14/016,717 US10185515B2 (en) 2013-09-03 2013-09-03 Unified memory controller for heterogeneous memory on a multi-chip package
PCT/US2014/045983 WO2015034580A1 (en) 2013-09-03 2014-07-09 Unified memory controller for heterogeneous memory on a multi-chip package

Publications (2)

Publication Number Publication Date
CN105493061A CN105493061A (zh) 2016-04-13
CN105493061B true CN105493061B (zh) 2020-11-03

Family

ID=51293140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480048456.3A Expired - Fee Related CN105493061B (zh) 2013-09-03 2014-07-09 用于多芯片封装上的异构存储器的统一存储器控制器

Country Status (6)

Country Link
US (1) US10185515B2 (zh)
EP (1) EP3042295A1 (zh)
JP (1) JP2016532974A (zh)
KR (1) KR20160048911A (zh)
CN (1) CN105493061B (zh)
WO (1) WO2015034580A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408613B1 (ko) 2015-08-27 2022-06-15 삼성전자주식회사 메모리 모듈의 동작 방법, 및 메모리 모듈을 제어하는 프로세서의 동작 방법, 및 사용자 시스템
US10268541B2 (en) 2016-08-15 2019-04-23 Samsung Electronics Co., Ltd. DRAM assist error correction mechanism for DDR SDRAM interface
KR102482896B1 (ko) 2017-12-28 2022-12-30 삼성전자주식회사 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치
US20210233585A1 (en) * 2020-01-29 2021-07-29 Micron Technology, Inc. Multichip memory package with internal channel

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015905A1 (en) * 2000-01-26 2001-08-23 Samsung Electronics Co., Ltd. System having memory devices operable in a common interface
CN1391166A (zh) * 2001-06-11 2003-01-15 株式会社日立制作所 半导体存储装置
CN1885277A (zh) * 2005-06-24 2006-12-27 秦蒙达股份公司 Dram芯片设备以及包括该设备的多芯片封装
US20070147115A1 (en) * 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
CN101303885A (zh) * 2008-07-01 2008-11-12 普天信息技术研究院有限公司 多芯片封装存储模块
CN101473438A (zh) * 2006-06-07 2009-07-01 微软公司 具有单个接口的混合存储器设备
CN101611387A (zh) * 2007-01-10 2009-12-23 移动半导体公司 用于增强外部计算设备的性能的自适应存储系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4059002B2 (ja) 2001-06-13 2008-03-12 株式会社日立製作所 メモリ装置
KR101085406B1 (ko) 2004-02-16 2011-11-21 삼성전자주식회사 불 휘발성 메모리를 제어하기 위한 컨트롤러
US20080137399A1 (en) 2005-01-25 2008-06-12 Chien-Chiang Chan Single Chip Having Magnetoresistive Memory
US20090235003A1 (en) 2005-06-09 2009-09-17 Takaharu Tanaka Memory control device and memory control method
US8291295B2 (en) 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7519754B2 (en) 2005-12-28 2009-04-14 Silicon Storage Technology, Inc. Hard disk drive cache memory and playback device
US8700830B2 (en) * 2007-11-20 2014-04-15 Spansion Llc Memory buffering system that improves read/write performance and provides low latency for mobile systems
US7778101B2 (en) 2008-09-05 2010-08-17 Genesys Logic, Inc. Memory module and method of performing the same
JP2011070470A (ja) 2009-09-28 2011-04-07 Toshiba Corp 半導体記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015905A1 (en) * 2000-01-26 2001-08-23 Samsung Electronics Co., Ltd. System having memory devices operable in a common interface
CN1391166A (zh) * 2001-06-11 2003-01-15 株式会社日立制作所 半导体存储装置
CN1885277A (zh) * 2005-06-24 2006-12-27 秦蒙达股份公司 Dram芯片设备以及包括该设备的多芯片封装
US20070147115A1 (en) * 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
CN101473438A (zh) * 2006-06-07 2009-07-01 微软公司 具有单个接口的混合存储器设备
CN101611387A (zh) * 2007-01-10 2009-12-23 移动半导体公司 用于增强外部计算设备的性能的自适应存储系统
CN101303885A (zh) * 2008-07-01 2008-11-12 普天信息技术研究院有限公司 多芯片封装存储模块

Also Published As

Publication number Publication date
EP3042295A1 (en) 2016-07-13
JP2016532974A (ja) 2016-10-20
US10185515B2 (en) 2019-01-22
US20150067234A1 (en) 2015-03-05
KR20160048911A (ko) 2016-05-04
CN105493061A (zh) 2016-04-13
WO2015034580A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
US11687454B2 (en) Memory circuit and cache circuit configuration
CN107229417B (zh) 数据存储设备及其操作方法
US9269404B1 (en) Semiconductor package on package memory channels with arbitration for shared calibration resources
US10915264B2 (en) Apparatus, systems, and methods to reclaim storage associated with cached data
KR20180133524A (ko) 조합된 높은 밀도, 낮은 대역폭 및 낮은 밀도, 높은 대역폭 메모리들을 갖는 메모리 시스템
CN105493061B (zh) 用于多芯片封装上的异构存储器的统一存储器控制器
KR101799357B1 (ko) Dram 서브-어레이 레벨 리프레시
EP2883151B1 (en) Tunable multi-tiered stt-mram cache for multi-core processors
US20110298011A1 (en) Semiconductor Memory Device And System Having Stacked Semiconductor Layers
CN104681077B (zh) 一种mram-nand控制器及贴片式固态硬盘
US9570132B2 (en) Address-remapped memory chip, memory module and memory system including the same
US20130080693A1 (en) Hybrid memory device, computer system including the same, and method of reading and writing data in the hybrid memory device
US20160371012A1 (en) Data storage device and data processing system including same
US9384810B2 (en) Monolithic multi-channel adaptable STT-MRAM
US20160041761A1 (en) Independently controlling separate memory devices within a rank
US10528288B2 (en) Three-dimensional stacked memory access optimization
US8788748B2 (en) Implementing memory interface with configurable bandwidth
US20110320894A1 (en) Surrogate Circuit For Testing An Interface
US20240088084A1 (en) Tightly-coupled random access memory interface shim die
CN117171094A (zh) 用于多裸片封装中的裸片间信号的中继器方案

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201103

Termination date: 20210709

CF01 Termination of patent right due to non-payment of annual fee