CN105471418A - 级联晶体管电路 - Google Patents

级联晶体管电路 Download PDF

Info

Publication number
CN105471418A
CN105471418A CN201510613256.4A CN201510613256A CN105471418A CN 105471418 A CN105471418 A CN 105471418A CN 201510613256 A CN201510613256 A CN 201510613256A CN 105471418 A CN105471418 A CN 105471418A
Authority
CN
China
Prior art keywords
normal
switch
transistor circuit
depletion
cascade transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510613256.4A
Other languages
English (en)
Other versions
CN105471418B (zh
Inventor
拉尔夫·范奥腾
弗朗西斯科斯·A·C·M·舒夫斯
马塞厄斯·罗斯
亨德里克·约翰内斯·伯格维德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naizhiya Co Ltd
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105471418A publication Critical patent/CN105471418A/zh
Application granted granted Critical
Publication of CN105471418B publication Critical patent/CN105471418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

一种包括与常关断开关串联在漏极输出端子和源极输出端子之间的耗尽模式开关的级联晶体管电路。所述电路还包括：控制器，包括控制器输出端子，配置为向耗尽模式开关的常导通控制端子提供常导通控制信号，其中常导通控制信号独立于常关断控制信号；负电压源，配置为向耗尽模式开关的常导通控制端子提供负电压；以及反馈电容，在漏极输出端子和控制节点之间，所述控制节点在控制器输出端子和耗尽模式开关的常导通控制端子之间的电路路径中。

Description

级联晶体管电路
技术领域
本公开涉及一种级联晶体管电路，具体地，涉及一种包括串联的常导通开关和常关断开关的级联晶体管电路。
发明内容
根据第一方面，提供了一种级联晶体管电路，包括：
漏极输出端子；
源极输出端子；
耗尽模式开关，包括常导通控制端子和常导通传导通道；
常关断开关，包括常关断控制端子和常关断传导通道，其中常关断控制端子被配置为接收常关断控制信号，其中常关断传导通道与常导通传导通道串联在漏极输出端子和源极输出端子之间；
控制器，包括控制器输出端子，所述控制器输出端子被配置为向耗尽模式开关的常导通控制端子提供常导通控制信号，其中常导通控制信号独立于常关断控制信号；
负电压源，被配置为向耗尽模式开关的常导通控制端子提供负电压；
反馈电容，位于漏极输出端子和控制节点之间，所述控制节点位于控制器输出端子和耗尽模式开关的常导通控制端子之间的电路路径中。
有利地，这种级联晶体管电路可以呈现总体常关断开关的性能，还使得级联开关两端的电压的电压改变速率(dV/dt)在开关操作期间能够被充分控制。这种控制对于满足电磁兼容(EMC)要求是特别有利的。
耗尽模式开关可以包括FET，其中FET可以是GaN或SiCFET。
常导通控制信号可以是电流信号。反馈电容和/或电流信号可被配置为根据常导通控制信号的电流控制漏极输出端子处的电压改变速率(dV/dt)。
常导通控制信号可以是用于接通耗尽模式开关的第一固定电流信号。常导通控制信号可以是用于断开耗尽模式开关的第二固定电流信号。第一固定电流信号可以与第二固定电流信号极性相反。
反馈电容可以在常导通传导通道两端的预期电压范围上或对于预期输出电压，是基本恒定的。
反馈电容可以包括控制器输出端子和漏极输出端子之间的电容。反馈电容可以包括常导通控制端子和漏极输出端子之间的电容。
电容可以包括独立于耗尽模式开关的组件。电容可以是分立元件。附加地或备选地，电容可以包括耗尽模式开关的寄生电容。
负电压源可以包括连接在控制器输出端子和耗尽模式开关的常导通控制端子之间的自举电路(bootstrapcircuit)。自举电路可以包括自举电容器和自举整流器。自举电容器可以串联在控制器输出端子和耗尽模式开关的常导通控制端子之间。自举整流器可以串联在耗尽模式开关的常导通控制端子和源极输出端子之间。
级联晶体管电路还可以包括与自举电容器并联的电荷泵电容。电荷泵电容可被配置为当级联晶体管电路断开时在自举电容器两端保持负电压。
常关断控制信号可被配置为控制常关断开关，使得它在正常操作期间被接通。常关断开关可以是硅MOSFET。
级联晶体管电路还可以包括UVLO电路，被配置为提供常关断控制信号，使得常关断控制信号被布置为在启动之前和启动期间(可选地，在任何故障状态期间)断开常关断开关，并在级联晶体管电路内的一个或更多个电压满足一个或更多个相关阈值之后，接通常关断开关。
耗尽模式开关可以设置在第一管芯上。常关断开关可以设置在不同的第二管芯上。控制器和/或一个或更多个其它控制组块也可以设置在第二管芯上。
可以提供一种包括这里所公开的任意级联晶体管电路的功率转换器。
可以提供一种包括这里所公开的任意级联晶体管电路或功率转换器的集成电路。
附图说明
现将参考附图示例性的描述本发明的实施例，附图中：
图1示出了级联晶体管电路；
图2示出了另一级联晶体管电路；
图3示出了又一级联晶体管电路；
图4示出了图3的电路的仿真结果；
图5示出了图3的电路的多个仿真结果；以及
图6示出了级联晶体管电路的另一示例。
具体实施方式
这里所公开的一个或更多个示例涉及一种电子控制电路，用于使用漏极上的受控电压斜率来驱动级联功率半导体。新兴的基于SiC/CaN的功率开关可以具有耗尽模式(常导通的)性能。因此，由于这些开关在栅极未偏压的状态下是接通的并从而在相关应用中引起不希望的故障情况，所以这些开关不能用于大多数的功率转换器应用。实现固有安全功率开关的解决方案在于以级联配置将增强模式(常关断的)功率开关与这些耗尽模式(常导通的)功率开关相结合。如下所述，这里所公开的控制电路中的一个或更多个可以允许使用附加电容器来有源(actively)控制在级联开关配置两端的电压的斜率。
图1示出了包括串联的常导通功率开关102(MGaN)和常关断功率开关104(MSi)的级联晶体管电路100。尽管还可以使用碳化硅(SiC)器件，然而该示例中的常导通功率开关102为氮化镓(GaN)FET。该示例中的常关断功率开关104是硅MOSFET(金属氧化物半导体场效应晶体管)。使用这种设备可以良好地适应功率电子应用，这是由于相较于基于硅的开关，GaN和SiC功率半导体可以具有优越的器件特性。
基本GaN和单级SiC功率半导体器件(诸如，常导通功率开关102)是耗尽模式(常导通)开关/器件。在这种功率半导体的层堆叠中引入附加层以使得常关断器件能够导致器件性能受损。因此，将高压GaN/SiC开关(诸如，常导通功率开关102)与传统低压硅MOSFET(诸如，常关断功率开关104)级联是将硅和GaN/SiC功率器件的优点相结合的可用选项。GaN/SiC功率器件的示例优点包括较低的开关损耗，它们实际上可以小于用于处理相同功率量的等同硅器件。硅器件的示例优点在于它们是常关断的。
级联晶体管电路100的另一优点在于如下事实：可以使用标准栅极驱动器。这是由于级联晶体管电路100的DC特性主要由硅MOSFET(常关断功率开关104)来限定。因此，级联晶体管电路100可以用作硅MOSFET或IGBT(绝缘栅双极型晶体管)的直接替代物。
在图1的级联晶体管电路100中，通过栅极驱动信号106(VGM)仅有源控制常关断功率开关104。经由常关断功率开关104来间接控制常导通功率开关102，这是由于常关断功率开关104的漏-源电压等于常导通功率开关102的源-栅电压。
在许多应用中，由于电磁兼容(EMC)原因，需要在开关时对功率开关两端的电压斜率进行控制。级联晶体管电路100两端的电压是常导通功率开关102的漏极和常关断功率开关104的源极之间的电压。以下示例中的一个或更多个可以有利地支持控制在级联晶体管电路两端的电压的斜率。
图2示出了包括漏极输出端子206和源极输出端子208的级联晶体管电路200。级联晶体管电路200包括常导通开关202，在以下示例中，常导通开关202可以是SiC或GaNFET。常导通开关202具有常导通控制端子210和常导通传导通道。
级联晶体管电路200还包括常关断开关204，在以下示例中，常关断开关204是MOSFET。常关断开关204具有常关断控制端子212和常关断传导通道。常关断控制端子212配置为接收常关断控制信号。常关断开关204的常关断传导通道与常导通开关202的常导通传导通道串联在漏极输出端子206和源极输出端子208之间。可以将常导通开关202和常关断开关204共同认为是级联开关201。
图2的级联晶体管电路200还包括控制器，具有用于向常导通开关202的常导通控制端子210提供常导通控制信号的控制器输出端子216。常导通开关202的常导通控制信号独立于常关断开关204的常关断控制信号，如下所详述。这样可以是有利的，这是由于可以当永久性地接通常关断开关204并仅控制常导通开关202时，减小开关损耗和驱动损耗。
控制器214包括第一电流源226和第二电流源228。在该示例中，将它们示出为可以被设置为特定电平以便提供级联开关201的希望斜率(dV/dt)特性的可变电流源。斜率(转换速率)dV/dt＝Icontrol/Cfeedback，其中Cfeedback是漏极输出端子206和控制器输出端子216之间的电容，Icontrol是控制器输出端子216处的常导通控制信号的电流。因此，可以将Icontrol用于直接控制级联开关201的电压斜率(dV/dt)的希望性能。
如果级联开关201两端的电压的正斜率和负斜率二者都受到控制，则可以通过第一电流源226和第二电流源228提供双向功能。开启电流源之一以便接通常导通开关202(因此，接通级联开关201)，开启另一电流源以便关断常导通开关202(因此，关断级联开关201)。因此，第一电流源226可以提供常导通控制信号，作为用于接通常导通开关202的第一固定电流信号。因此，第二电流源228可以提供常导通控制信号，作为用于关断常导通开关202的第二固定电流信号。第一固定电流信号可以与第二固定电流信号极性相反。
在倾斜期间，可以存在线性电路操作，其中全部的控制电流流经反馈电容。较大/较小的斜率将提供通过反馈电容的较大/较小电流。Icontrol和Ifeedback之间的差值将把常导通开关202的常导通控制端子210处的电压调整为使得Icontrol＝Ifeedback的值。
在许多应用中，不必在使用期间调整第一电流源226和第二电流源228的电平。相反，在使用控制器214之前，可以将第一电流源226和第二电流源228的电平设置为特定电平。在理想组件的情况下，存在准静态状态，其中，Icontrol＝Ifeedback(即，通过反馈电容的电流)。然而，Icontrol不必是恒定电流；其目的可以是将输出处的频谱保持在一定限制内。
此外，图2还示出了自举电路218，其连接在控制器输出端子216和常导通开关202的常导通控制端子210之间。自举电路218包括自举电容器和自举二极管，如下文参考图3所详述。自举电路218可以使得单个驱动电路能够被用于驱动常导通开关202和常关断开关204二者。也就是说，可以将单个驱动电路用于向常关断开关204提供正驱动电压，还可以将其用于向常导通开关202提供负驱动电压。
级联晶体管电路200包括在漏极输出端子206和控制节点之间的反馈电容，该控制节点位于控制输出端子216和常导通开关202的常导通控制端子210之间的电路路径中。在该示例中，反馈电容器220串联在漏极输出端子206和控制器输出端子216之间。也就是说，控制节点是控制器输出端子216。反馈电容器220可以是独立于常导通开关202的分立元件。在一些示例中，控制节点可以是(附加地或备选地)常导通开关202的常导通控制端子210。此外，电容可以是常导通开关202的寄生/固有特性。
在图2的示例中，反馈电容以及常导通控制信号与常关断控制信号的独立性可以有利地支持通过以下操作形成控制器输出端子216和漏极输出端子206之间的电路路径：串联自举电容器和常导通开关202的寄生电容；(ii)与反馈电容器220进行并联。这种电路路径可以支持整个反馈电容根据接收到的常导通控制信号，充分地控制在漏极输出端子206的电压改变速率(dV/dt)，其中常导通控制信号是电流信号。反馈电容可以在电压范围内具有电流(提供为常导通控制信号的电流)和电压改变速率(dV/dt)之间的已知(在一些实施例中，基本恒定的)关系。也就是说，对于与输出电压相对应的电压电平，反馈电容可以是基本与电压无关的。因此，可以将常导通控制信号的电流电平设置为导致所希望的电压改变速率(dV/dt)的值。可以将该操作称作斜率控制，这是由于在接通和关断级联晶体管电路200时，可以控制级联开关201两端的电压的斜率/梯度。
在一些示例中，可以允许反馈电容对电压有一定的依赖性，尤其是在这种依赖性是已知的从而可被考虑的情况下。此外，电压依赖性不应过强，否则可能需要将常导通控制信号设置为无法实践的电平。如果电压变化速率的相应改变在应用所确定的界限内，则可以将反馈认为是基本独立于电压的。应认识到，应用可以具有特定的最小和最大允许dV/dt。如果我们认为由驱动器提供的电流是恒定的，则最小电容值与最大的dV/dt相对应，最大电容值与最小dV/dt相对应。
在一些示例中，将自举电容器和常导通开关202的寄生电容进行串联可能足以提供足够的总反馈电容。也就是说，可能不需要反馈电容器220，因此，其可被认为是可选的。
图2还示出了可以向常关断控制端子212提供常关断控制信号的驱动组块219。下文参考图6更具体地描述了驱动组块219。
图3示出了另一级联晶体管电路300。将该电路认为是自举斜率受控级联。使用300系的相应的附图标记来表示结合图2所述的特征，不必对所述特征再进行赘述。
在该示例中的常导通开关是GaN或SiCFET302，是耗尽模式FET/开关的示例。常关断开关是硅MOSFET304。GaN或SiCFET302的常导通传导通道在SiC或GaNFET的常导通漏极端子和常导通栅极端子之间延伸。常导通漏极端子与漏极输出端子306相连，常导通源极端子与MOSFET304的常关断传导通道相连。MOSFET304的常关断传导通道在常关断栅极端子和MOSFET304的常关断漏极端子之间延伸。常关断源极端子连接到源极输出端子308，常关断漏极端子连接到GaN或SiCFET302的常导通源极端子之间。GaN或SiCFET302的栅极端子是常导通控制端子的示例。MOSFET304的栅极端子是常关断控制端子的示例。
在图3中，自举电容器322被示出为串联在控制器输出端子316和常导通控制端子310之间。自举二极管324串联在常导通控制端子310和源极输出端子308之间。尽管自举二极管324可以是单独提供，然而在该示例中将自举二极管324与GaN或SiCFET302示出为集成电路。
有利地，自举二极管324可以实现为有源二极管以便减小损耗并使得在自举电容器322两端降低较高电压。应认识到，自举二极管324是自举整流器的示例，其中自举整流器可以是二极管、有源二极管、或执行整流的任意其它组件。
可以认为源极输出端子308处的电压是零。
在该示例中，控制器314是电流输出栅极驱动器。控制器314包括电流控制组块330、第一电流源326和第二电流源328。
在正常操作期间，通过驱动电压VDRV永久性地接通MOSFET304，驱动电压VDRV是提供给MOSFET304的栅极的常关断控制信号的示例。也就是说，常关断控制信号配置为控制常关断开关使得它在正常操作期间是闭合的。在级联开关301的接通状态下，控制器输出端子316(G)提供电压VDRV。因此，控制器314将自举电容器322充电到(VDRV-Vdiode)的电压电平，其中Vdiode表示自举二极管324两端降低的前向电压(forwardvoltage)。当初始地将级联开关301切换到关断的状态时，GaN或SiCFET302的栅极310(GH)处的电压较低，在一些实施例中大约为零。当关断级联开关301时，通过驱动器将控制器输出端子316(G)的节点电压从VDRV改变为0。因此，GaN或SiCFET302的栅极310(GH)处的电压改变为负电压-(VDRV-Vdiode)。这种负电压将关断GaN或SiCFET302，并因此还将关断级联开关301。
对于常规功率MOSFET，可以通过使用dVds/dt＝Igd/Cgd这一事实控制通过寄生栅-漏电容(Cgd)的电流(Igd)，来控制漏-源电压(Vds)的斜率，其中通过控制器314将Igd提供给GaN或SiCFET302的栅极310，作为常导通控制信号。对于图1的级联开关，该特性并非微不足道。因此，向图3的级联开关301施加类似的斜率控制技术将导致对低电压的MOSFET304的漏极进行斜率控制。然而，GaN或SiCFET302(高电压的常导通器件的示例)的斜率仍可以是不受控制的。因此，级联开关301两端的电压也可以是不受控制的。如上所述，在一些应用中，级联开关301两端的电压的斜率对于满足EMC要求而言是至关重要的。
在不具有连接在控制器输出端子316和漏极输出端子306(或GaN或SiCFET302的栅极310)之间的反馈电容器320(Cslope)的示例中，充分控制级联开关301的dV/dt的能力可以取决于GaN或SiCFET302在其栅极和漏极端子的寄生电容(Cgd)。在一些示例中，如果仅直接控制常关断开关，且通过常关断开关间接控制常导通开关，则在没有添加反馈电容器320和/或提供常导通控制信号和常关断控制信号使得它们彼此独立的情况下，可以将级联开关两端的电压斜率认为是不可控的。
将MOSFET304的栅极312示出为与控制器314断开连接，以便说明提供给MOSFET304的栅极312的常关断控制信号独立于提供给GaN或SiCFET302的栅极310的常导通控制信号。这意味着通过将自举电容器322和GaN或SiCFET302的Cgd串联，来形成从控制器输出端子316(可以被称作驱动输出)到GaN或SiCFET302的漏极的路径。
在一些示例中，总电容可以由Cgd确定。如果Cgd具有较高的电压依赖性，则无法仅通过控制向GaN或SiCFET302的栅极310提供的常导通控制信号的电流电平来实现充分的斜率控制。涵括反馈电容器320可以支持要达到的总反馈电容是充分恒定的，使得可以实现基于常导通控制信号的电流电平进行斜率控制。如果Cgd是足够恒定的，则可以不需要附加反馈电容器320。
然而，在一些示例中，可以将依赖于电压的Cgd认为是可接受的，尤其在得知电流(I)和电压改变速率(dV/dt)的近似关系的情况下。在完全集成的系统(也就是说，控制器314和级联开关301设置在一个封装内)中，可以设想驱动电流相对时间的一些内部形状。也就是说，在在完全集成的系统中进行切换期间，可以改变驱动电流。当只有Cgd用于斜率控制时，可能过强的电压依赖性是有害的。应认识到，尽管可接受一定的容限，但是可以通过在其它电路元件中的高精确度来有利地进行补偿。
相较于驱动图1的级联电路，使用图3的电路(具有总是接通的低电压MOSFET304，并包括反馈电容器320)可以实现若干优点。以下将对其进行描述。
图4示出了针对图3的电路的仿真结果。图4的上方曲线是级联开关两端的电压Vds402。中间曲线示出了两根线：第一根线404表示第一电流源的传导性，第二根线406表示第二电流源的传导性。当提供电流时，电流源的传导性是非零值。当电流源的传导性为零时，它表示电流源是关断的，或电流源是被接通的但不提供电流(操作为电流源的晶体管两端的电压为零)。如上所述，当希望关断级联开关时，第二电流源是被接通的，第一电流源是被关断的。类似地，当希望接通级联开关时，第二电流源是被关断的，第一电流源是被接通的。可以从图4中看出，各电流源仅在Vds402转变期间传导电流，此后，电路处于操作的准静态状态，从活动电流源汲取极少的电流或不再汲取电流。
图4的下曲线是经过反馈电容器408的电流。可以看出，电流仅在Vds402转变期间流过反馈电容器。经过反馈电容器408的电流小于由在对应时刻活动的电流源提供的电流，这是由于一部分电流还作为控制信号提供给常导通GaN或SiCFET。一旦GaN或SiCFET在其栅极接收到足够多的电流以便接通时，由电流源提供的所有电流对反馈电容器进行充电。
图5示出了针对图3的电路的多个仿真结果。仿真结果中的每个彼此交叠，用500系的对应附图标记来表示图4所示的相同信号。不同的结果表示电流源被设置为提供不同的驱动电流。
图5示出了，随着驱动电流发生改变(由于表示第一电流源504的传导性的信号以及表示第二电流源506的传导性的信号的幅值不同)时，Vds502的斜率发生改变。这说明了图3的电路可以用于提供足够的斜率控制，因此，可以用于满足多种EMC要求。
相同的电路参数和组件值用于图5所示的仿真中的每一个仿真。因此，应认识到，在第一和第二电流源的传导性的曲线504、506下的面积是相同的，这是由于它们用于向相同的GaN或SiCFET提供控制信号并对相同的反馈电容器充电。也就是说，如果电流源被设置为低电流值，则它需要更长的时间来对反馈电容完全充电，因此，电流源较长时间地活动地提供电流。
级联开关可以具有阻止将它们用于功率转换应用的缺点。如下所述，有时参考图4和5，这里所公开的电路中的一个或更多个可以解决如下问题：
●Vds-过冲
●与过高的电压改变速率(过快的dV/dt)和/或过高的电流改变速率(dI/dt)相关联的EMC问题
●在具有集成驱动器的级联开关中的不可控的栅极电阻器
●较高的开关和驱动损耗
Vds-过冲
对于图1的级联电路，级联开关两端的电压Vds在关断期间理想地升至所提供的DC电压。然而，实际上，Vds可以由于寄生电感而变得明显较高，这可导致Vds信号中发生过冲和/或不希望的振铃/振荡。这种过冲可能需要高估(overrate)级联开关的击穿电压。此外，在一些应用中，过冲之后的振荡可能导致EMC问题。低电压MOSFET的栅极电流也可以呈现不希望的大振荡。
图4的仿真结果(代表对图3的电路的操作)在所有信号(包括Vds信号)中示出了非常小的振铃(ringing)和过冲，其中信号在信号值发生转变之后非常快速地稳定在新的恒定值。如上所述，通过从驱动器提供固定电流，来控制Vds的斜率。固定电流可以防止或减小通过反馈电容器以及GaN或SiCFET(常导通器件)的Cgd的波动电流，还可以减小在级联开关的漏极(表示为Vds信号)处的过冲和振铃。
与过快的dV/dt或dI/dt相关的EMC问题
尽管完美方波的开关电压有助于高效操作，但是它还导致较大辐射谱。存在若干个抑制这种辐射的EMC规定，这是由于如果不对其进行抑制，则其它电路将受到这种辐射的影响。通过产生梯形波而不是方波，明显减小辐射谱的高阶谐波，从而解决了EMC问题。
如上所述，可以通过控制向常规MOSFET中的Cgd提供的电流，来实现控制级联开关两端的电压的斜率。然而，如果图1的级联配置中的低电压MOSFET具有较大的Cgd，则可能难以实现充分的斜率控制。然而，对于图3的电路，可以实现充分的斜率控制，如图5的仿真结果所示。图5示出了可以将不同的驱动输出电流(中间曲线)用于获得不同有效斜率的电压Vx(上方曲线，级联开关两端的Vds)。如下曲线所示，由于不同电流流经所添加的反馈电容器，获得不同斜率。
在具有集成驱动器的级联开关中的不可控的栅极电阻器
当使用集成的栅极驱动器时，不可能改变栅极电阻器以防止过冲或为了EMC的原因来控制斜率。当使用外部驱动器时，可以将这种技术应用于印刷电路板(PCB)。对于这里所公开的电路，在使用集成驱动器时，可以对斜率进行外部编程并可以消除或减小过冲。集成驱动器可以包括用于驱动功率开关的控制电路，集成驱动器与功率开关集成在一个封装中。尤其对于现代功率开关技术(诸如，GaN和SiC开关)，具有集成驱动器对于支持使用功率开关所能够使用的较高开关频率是至关重要的。当使用这些新的功率开关技术时，由于较高的栅极回路寄生组件，可能无法通过使用外部驱动器来获得由这些新技术提供的较高的开关频率。
因此，使用集成栅极驱动器(诸如图6所述的)可以有利地使级联开关能够操作在较高开关频率下。
这里所公开的电路中的一个或更多个可以用于任何功率转换应用，其中出于安全原因(例如，为了防止在所有情况下的短路)使用常关断开关，且其中使用SiC/GaN器件可带来益处。这些SiC/GaN器件中的许多示出了常导通性能，因此，使用用于提供整体关断性能的级联开关系列可以是有利的。
图6示出了级联晶体管电路600的另一示例。图6的电路的总原理与图3的电路的原理相似。采用600系的相应附图标记来描述已参考图3描述的特征，因此不必再进行赘述。
在该示例中，由用于放大电流信号的电流镜来在控制器614的控制器输出端子616处提供常导通控制信号(还可以被称作驱动器输出)。可以通过电流DAC对这些驱动器输出的电流的电平进行编程。
图6还包括电荷泵电容，也被称作电荷泵630。如图6所示，电荷泵630选择性地与自举电容器622并联，或连接到正参考电压(未示出)。应认识到，可以通过适当控制的开关(未示出)提供这种选择连接。电荷泵630可以用于容纳GaN或SiCFET602的栅极泄露电流，否则这些泄漏电流可能引起自举电容器622两端的电压变得过低，尤其针对较长的关断时间。如果自举电容器622两端的电压变得过低，则将意外地接通功率开关。
电荷泵630配置为当级联晶体管电路关断时保持自举电容器622两端的负电压。当假定GaN或SiCFET602保持关闭时，需要保持负栅极电压。电荷泵630可以用于将自举电容器622保持为带负电，因此保持负栅极电压。在该情况下，电荷泵630从正参考电压(未示出)(其在此充电)切换为与自举电容器622并联。当将电荷泵630与自举电容器622并联是，对其进行放电以便保持负电压。
图6的电路还包括欠压锁定(UVLO)电路632。UVLO电路632可以向MOSFET604的栅极612提供常关断控制信号，使得常关断控制信号配置为在启动之前和启动期间令MOSFET604断开，在级联晶体管电路内的一个或更多个电压满足一个或多个关联阈值之后，导通MOSFET604。在空闲/关闭系统情况下，级联开关不应导通。这是由于当GaN或SiCFET602接收到0V栅极驱动信号时它的传导通道是导通的(也就是说，它是常导通的)，然后在MOSFET接收到0V栅极驱动信号(由于它是常关断的)的情况下，MOSFET应是断开的。在空闲/关闭状态下，整个级联开关应是关断的，因此，常关断MOSFET604应是断开的。然而，由于自举电容器622两端的电压在启动期间是未知的，GaN或SiCFET602常导通控制信号可以是较低的，使得GaN或SiCFET602是导通的。
UVLO电路632监控多种电压电平，包括内部供应电压和自举电容器620两端的电压，当它们处于适当电平下(例如，它们足够高)以便使能正确操作该电路时，UVLO电路632产生MOSFET604的控制信号，使得它是导通的。然后可以通过自举电路接通和断开GaN或SiCFET602。按照上述相同方式，通过控制器614中的电流源来控制GaN或SiCFET602的漏极处的电压在接通和断开期间的斜率。这样，级联晶体管电路600由于低电压的MOSFET604断开而启动，这样确保级联开关不是导通的，而不管自举电容器622两端的电压，并从而不管提供给GaN或SiCFET602的常导通控制端子610的控制信号。
在图6的示例中，将双管芯方案用于实现级联晶体管电路600。常导通优化功率开关(GaN或SiCFET602)实现在第一管芯上。低电压MOSFET604(可选地，还有专用驱动器(控制器614))实现在不同的第二管芯上。由于不同技术的器件和组件在单独的管芯上，这种配置可以是有利的。然而，在其它示例中，级联晶体管电路600的组件之一或更多个可以设置在相同管芯上。
这里所公开的是一种驱动器系列，其中将低电压MOSFET与常导通功率开关串联以便获得常关断器件，所添加的电容器Cslope用于控制级联开关两端的整个电压的斜率。可以单独控制低电压MOSFET。斜率控制导致更好的EMC性能。可以将系列用于通过控制驱动器输出电流来有源地控制开关两端的电压的斜率。
可以提供级联功率开关设置，其中仅在启动之后接通低电压MOSFET，并然后将其保持导通状态，并且仅使用自举电路开关常导通器件。
可以通过使用有源的自举二极管和/或电荷泵电路改善自举电路，以便保持自举电容器两端的电压，以处理常导通器件的潜在高栅极泄露电流。
此外，将对图3或6的电路中的GaN或SiC晶体管的电压转换速率控制的操作的其它详情提供在以下附图中。
GaN或SiC晶体管的简单电路替换可以是包括与可控开关并联的可控电流源的电路。在电压转换期间，电路工作在线性电路模式下，也就是说，只需要考虑可用的电流源。当晶体管两端的电压接近零时，可以接通开关。
使用基尔霍夫电流定律来考虑时(也就是说电路节点内的电流之和为零)该电路操作是最简单的。
假定SiC或GaN晶体管是完全断开的，且VD为高(例如，300V)。当完全导通时，VD接近零。栅极处的控制电压范围是零伏附近的几伏，相对VD的电压范围是可忽略的。CG＝CGS+CGD。因此，主要通过VD处的电压斜率来确定Cslope和CGD两端的dV/dt。
当接通控制电流电源时，这种电流分为通过Cslope和通过Cboot的电流，后一电流分为通过CGS和通过CGD的电流。进入CGS的电流引起VG增加，最终，接通SiC或GaN晶体管(电流源)。根据VD处的实际负载，在VG的特定电平下，VD将下降。随着仍然增加VG，VD处的电压斜率将变为陡坡，通过Cslope和通过CGD的电流将增加。当通过CGD和通过Cslope的电流总和等于Icontrol时，VG保持为常数。这就是所谓的准静态操作，保持该状态，直到VD较低且简化模型不再是有效的为止(MOS的线性区域)。
因此，通过Icontrol和Cslope//CGD确定VD处的转换速率。由于SiC或GaN的CGD可以相对较低(这是这种晶体管具有吸引力的原因)，主要通过Cslope来确定转换速率。通过将Cslope转变为CGD的并联组件来增加CGD可能导致所需的效果。然而，接着将增加通过Cboot的电流，引起将较大且可能不希望的电流传输到Cboot。
当断开SiC或GaN晶体管时，必须施加反向的控制电流，相似的描述可由事件序列组成。此外，当由于到节点G的其它电流总和为零而使得进入CGS的电流成为零时，存在准静态条件。
应认识到，这里所述或所示的任何耦接或连接的组件可以直接地或间接地进行耦接或连接。也就是说，一个或更多个组件可以布置在所述相耦接或连接的两个组件之间，同时仍使能实现所需功能。
应认识到，对“高于”“低于”“接近”“在…之前”“在…之前很短时间内”“在…之后”或“在...之后很短时间内”等的任何引用可以根据上下文，表示所关心的参数小于或大于阈值，在两个阈值之间。

Claims (15)

1.一种级联晶体管电路，包括：
漏极输出端子；
源极输出端子；
耗尽模式开关，包括常导通控制端子和常导通传导通道；
常关断开关，包括常关断控制端子和常关断传导通道，其中常关断控制端子被配置为接收常关断控制信号，其中常关断传导通道与常导通传导通道串联在漏极输出端子和源极输出端子之间；
控制器，包括控制器输出端子，所述控制器输出端子被配置为向耗尽模式开关的常导通控制端子提供常导通控制信号，其中常导通控制信号独立于常关断控制信号；
负电压源，被配置为向耗尽模式开关的常导通控制端子提供负电压；
反馈电容，位于漏极输出端子和控制节点之间，所述控制节点位于控制器输出端子和耗尽模式开关的常导通控制端子之间的电路路径中。
2.根据权利要求1所述的级联晶体管电路，其中所述常导通控制信号是电流信号，反馈电容被配置为根据常导通控制信号的电流控制漏极输出端子处的电压改变速率dV/dt。
3.根据权利要求2所述的级联晶体管电路，其中所述常导通控制信号是用于接通耗尽模式开关的第一固定电流信号，以及其中所述常导通控制信号是用于断开耗尽模式开关的第二固定电流信号。
4.根据前述任一权利要求所述的级联晶体管电路，其中所述反馈电容在常导通传导通道两端的预期电压范围上是基本恒定的。
5.根据前述任一权利要求所述的级联晶体管电路，其中所述反馈电容包括控制器输出端子和漏极输出端子之间的电容。
6.根据前述任一权利要求所述的级联晶体管电路，其中所述反馈电容包括常导通控制端子和漏极输出端子之间的电容。
7.根据权利要求6所述的级联晶体管电路，其中所述电容包括独立于耗尽模式开关的组件。
8.根据权利要求7所述的级联晶体管电路，其中所述电容是分立元件。
9.根据权利要求6所述的级联晶体管电路，其中所述电容包括耗尽模式开关的寄生电容。
10.根据前述任一权利要求所述的级联晶体管电路，其中所述负电压源包括连接在控制器输出端子和耗尽模式开关的常导通控制端子之间的自举电路，以及所述自举电路包括自举电容器和自举整流器，其中：
所述自举电容器串联在控制器输出端子和耗尽模式开关的常导通控制端子之间；以及
所述自举整流器串联在耗尽模式开关的常导通控制端子和源极输出端子之间。
11.根据权利要求10所述的级联晶体管电路，还包括与自举电容器并联的电荷泵电容，其中电荷泵电容被配置为当级联晶体管电路断开时在自举电容器两端保持负电压。
12.根据前述任一权利要求所述的级联晶体管电路，其中所述常关断控制信号被配置为控制常关断开关，使得所述常关断开关在正常操作期间被接通。
13.根据前述任一权利要求所述的级联晶体管电路，还包括UVLO电路，被配置为提供常关断控制信号，使得常关断控制信号被布置为在启动之前和启动期间，以及可选地在任何故障状态期间，断开常关断开关，并在级联晶体管电路内的一个或更多个电压满足一个或更多个相关联的阈值之后，接通所述常关断开关。
14.根据前述任一权利要求所述的级联晶体管电路，其中所述耗尽模式开关设置在第一管芯上，以及所述常关断开关设置在不同的第二管芯上。
15.根据权利要求14所述的级联晶体管电路，其中所述控制器也设置在第二管芯上。
CN201510613256.4A 2014-09-25 2015-09-23 级联晶体管电路 Active CN105471418B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14186451.2A EP3001563B1 (en) 2014-09-25 2014-09-25 A cascode transistor circuit
EP14186451.2 2014-09-25

Publications (2)

Publication Number Publication Date
CN105471418A true CN105471418A (zh) 2016-04-06
CN105471418B CN105471418B (zh) 2018-10-16

Family

ID=51619026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510613256.4A Active CN105471418B (zh) 2014-09-25 2015-09-23 级联晶体管电路

Country Status (3)

Country Link
US (1) US9705489B2 (zh)
EP (1) EP3001563B1 (zh)
CN (1) CN105471418B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108712162A (zh) * 2018-04-27 2018-10-26 湖北大学 一种雪崩晶体管串并联高压快沿开关电路
CN109155627A (zh) * 2016-05-25 2019-01-04 宜普电源转换公司 增强型fet栅极驱动器集成电路
CN109842279A (zh) * 2019-02-22 2019-06-04 湖南大学 一种SiC MOSFET开环主动驱动电路
CN116942169A (zh) * 2023-09-21 2023-10-27 之江实验室 微型化脑电信号放大器及脑机接口芯片系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105896944B (zh) 2014-10-24 2019-09-03 意法半导体研发(深圳)有限公司 反相升降压型变换器驱动电路和方法
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
FR3059490B1 (fr) * 2016-11-25 2018-11-16 Exagan Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection
US10826485B2 (en) * 2018-12-17 2020-11-03 Analog Devices International Unlimited Company Cascode compound switch slew rate control
US10574229B1 (en) 2019-01-23 2020-02-25 Tagore Technology, Inc. System and device for high-side supply
US11101792B2 (en) * 2019-04-12 2021-08-24 The Board Of Trustees Of The Leland Stanford Junior University Circuitry and methodology benefiting from reduced gate loss

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011149632A2 (en) * 2010-05-27 2011-12-01 Standard Microsystems Corporation Driver with accurately controlled slew rate and limited current
CN102449898A (zh) * 2009-06-26 2012-05-09 株式会社东芝 功率转换装置
TW201338365A (zh) * 2012-03-15 2013-09-16 Univ Nat Chiao Tung 上橋驅動電路
EP2693639A1 (en) * 2012-07-30 2014-02-05 Nxp B.V. Cascoded semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
US7777553B2 (en) * 2008-04-08 2010-08-17 Infineon Technologies Austria Ag Simplified switching circuit
JP5200140B2 (ja) * 2010-10-18 2013-05-15 シャープ株式会社 ドライバ回路
US8558584B2 (en) * 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
JP5236822B1 (ja) * 2012-01-30 2013-07-17 シャープ株式会社 ドライバ回路
JP5979998B2 (ja) * 2012-06-18 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたシステム
US9479159B2 (en) * 2014-08-29 2016-10-25 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449898A (zh) * 2009-06-26 2012-05-09 株式会社东芝 功率转换装置
WO2011149632A2 (en) * 2010-05-27 2011-12-01 Standard Microsystems Corporation Driver with accurately controlled slew rate and limited current
TW201338365A (zh) * 2012-03-15 2013-09-16 Univ Nat Chiao Tung 上橋驅動電路
EP2693639A1 (en) * 2012-07-30 2014-02-05 Nxp B.V. Cascoded semiconductor devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155627A (zh) * 2016-05-25 2019-01-04 宜普电源转换公司 增强型fet栅极驱动器集成电路
CN109155627B (zh) * 2016-05-25 2023-04-11 宜普电源转换公司 增强型fet栅极驱动器集成电路
CN108712162A (zh) * 2018-04-27 2018-10-26 湖北大学 一种雪崩晶体管串并联高压快沿开关电路
CN108712162B (zh) * 2018-04-27 2022-05-06 湖北大学 一种雪崩晶体管串并联高压快沿开关电路
CN109842279A (zh) * 2019-02-22 2019-06-04 湖南大学 一种SiC MOSFET开环主动驱动电路
CN109842279B (zh) * 2019-02-22 2021-07-02 湖南大学 一种SiC MOSFET开环主动驱动电路
CN116942169A (zh) * 2023-09-21 2023-10-27 之江实验室 微型化脑电信号放大器及脑机接口芯片系统
CN116942169B (zh) * 2023-09-21 2024-02-02 之江实验室 微型化脑电信号放大器及脑机接口芯片系统

Also Published As

Publication number Publication date
US9705489B2 (en) 2017-07-11
US20160094218A1 (en) 2016-03-31
CN105471418B (zh) 2018-10-16
EP3001563A1 (en) 2016-03-30
EP3001563B1 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
CN105471418B (zh) 级联晶体管电路
CN110168928B (zh) 栅极驱动电路及其操控方法
JP6314073B2 (ja) 回路を動作させる方法及び回路
US6633195B2 (en) Hybrid power MOSFET
US20150155275A1 (en) Enhancement Mode III-Nitride Switch
JP6419649B2 (ja) ゲート駆動回路
US8773172B2 (en) Driver circuit with tight control of gate voltage
CN112019200A (zh) 包括故障安全下拉电路的功率器件和电子开关器件
KR20170092605A (ko) 전력 트랜지스터들을 위한 조절된 하이 사이드 게이트 드라이버 회로
WO2017100661A1 (en) A multi-function power control circuit using enhancement mode gallium nitride (gan) high electron mobility transistors (hemts)
US9948289B2 (en) System and method for a gate driver
US9831856B2 (en) Electronic drive circuit and method
US20180159418A1 (en) Gate driver circuit for power converters incorporating normally on transistors and method thereof
CN103248205B (zh) 开关驱动器电路、电源系统和用于控制电源开关的方法
US10469065B2 (en) Multi-level gate control for transistor devices
KR20020067531A (ko) 부트스트랩형 이중 게이트 클래스 ｅ 증폭기 회로
WO2018181212A1 (ja) スイッチング回路
US10819236B2 (en) Control of a power stage of a switched-mode power supply
JP2017017775A (ja) 力率改善回路および電源装置
CN108964458B (zh) 高效开关电路
CN111884490B (zh) 电力电路以及集成电路
US10608551B2 (en) Rectifying element and voltage converter comprising such a rectifying element
CN108141129B (zh) 配置为限制开关过电压的电力转换器
US10148266B1 (en) Distributed control pole clamp circuit for gate driver
US11239750B2 (en) Charge pump circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160919

Address after: Holland Ian Deho Finn

Applicant after: Naizhiya Co., Ltd.

Address before: Holland high tech Park 60 Eindhoven

Applicant before: NXP BV

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nijmegen

Applicant after: Yasuyo Co. Ltd.

Address before: Holland Ian Deho Finn

Applicant before: Naizhiya Co., Ltd.

GR01 Patent grant
GR01 Patent grant