CN105453278B - 半导体发光元件的制造方法以及半导体发光元件 - Google Patents

半导体发光元件的制造方法以及半导体发光元件 Download PDF

Info

Publication number
CN105453278B
CN105453278B CN201480043454.5A CN201480043454A CN105453278B CN 105453278 B CN105453278 B CN 105453278B CN 201480043454 A CN201480043454 A CN 201480043454A CN 105453278 B CN105453278 B CN 105453278B
Authority
CN
China
Prior art keywords
light
protrusion
semiconductor
face
emitting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480043454.5A
Other languages
English (en)
Other versions
CN105453278A (zh
Inventor
门胁嘉孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN105453278A publication Critical patent/CN105453278A/zh
Application granted granted Critical
Publication of CN105453278B publication Critical patent/CN105453278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Abstract

在由半导体晶体形成的光取出面通过使用碱性溶液的湿式蚀刻而形成凹凸图案的情况下，无法以期望的排列形成多个凸部。本发明提供一种具备由半导体晶体形成的光取出面(7)的半导体发光元件的制造方法，在光取出面(7)由多个凸部(15)形成凹凸图案的情况下，首先，使用加工基板(11)在由半导体晶体形成的半导体层(6)的光取出面(7)形成多个压痕(14)，接着，通过碱性溶液对光取出面(7)进行湿式蚀刻来形成以形成有压痕(14)的部位为顶部且以半导体晶体的多个刻面为侧面的凸部(15)。

Description

半导体发光元件的制造方法以及半导体发光元件
技术领域
本发明涉及一种具备由半导体晶体形成的光取出面的半导体发光元件的制造方法以及该半导体发光元件。
背景技术
半导体发光元件要求发光效率的提高以及光取出效率的提高。其中，作为使光取出效率提高的技术，已知有在半导体发光元件的光取出面形成凹凸图案的技术。作为其中一种技术，例如在专利文献1中记载有以下技术：使用碱性溶液对形成光取出面的氮化物半导体层的表面进行湿式蚀刻，由此在氮化物半导体层的表面通过多个凸部形成凹凸图案。
专利文献1：日本特开2011-181834号公报
发明内容
发明要解决的问题
然而，在上述以往的技术中存在如下问题。
即，当使用碱性溶液对氮化物半导体层的表面进行湿式蚀刻时，在氮化物半导体层的面内通过蚀刻散乱地进行溶解腐蚀。因此，通过蚀刻形成的凸部的排列是不规则的。为了形成具有规则的排列的几微米以下的凹凸图案，一般存在光刻法、纳米压印法。然而，这些方法在装置、材料方面都是昂贵的。另外，就工艺来说还存在以下问题：从掩模的形成到蚀刻加工为止经过多个工艺来形成凹凸图案，因此花费时间。因而，虽然存在在提高光取出效率方面理想的凸部排列，但是要求简单地实现该凸部排列的技术。
本发明的主要目的在于提供一种在由半导体晶体形成的光取出面通过蚀刻形成凹凸图案的情况下能够以期望的排列形成多个凸部的半导体发光元件的制造方法以及通过该制造方法实现的半导体发光元件。
用于解决问题的方案
首先，阐述本发明人想到本申请发明的经过。
本发明人在某个实验中为了确认在氮化物半导体层的光取出面通过蚀刻形成凹凸图案的情况下光取出面的状态如何变化，而使用触针式的高度差计来测定光取出面的表面形状。此时，本发明人使用碱性溶液对光取出面进行湿式蚀刻，并且在该蚀刻的前后使用触针式的高度差计来测定光取出面的表面形状。另外，本发明人通过电子显微镜对蚀刻后的光取出面的表面形状进行了放大观察。其结果发现，在蚀刻后的光取出面的表面存在非常感兴趣的部位。具体地说，发现了在蚀刻后的光取出面的表面存在如山脉的山脊那样相连的形状。
因此，本发明人针对为什么通过蚀刻呈现出那样的特异的形状进行了各种研究。其结果得到了以下见解：在蚀刻前的形状测定中通过高度差计的触针描绘光取出面的部位呈现了上述的特异的形状。然而，当使用高度差计的触针描绘光取出面时，该描绘的部位变为损伤的状态。因此，如果从在蚀刻时“有损伤的地方容易被蚀刻”这样的一般的技术常识出发，则使用触针描绘的部位以上述的特异的形状残留的现象是本发明人预料之外的。如果简单地考虑，则也可以认为在光取出面的一部分残留那样的特异的形状对光取出效率的提高没有特别帮助。
然而，本发明人在获得上述的见解之后仍继续潜心研究。而且，针对“使用触针描绘的部位以上述的特异的形状残留的现象”深度考察的结果是，获得了与光取出效率的提高相关联的有益的想法。具体地说，考虑到由触针损伤的部位比其以外的部位更难以被蚀刻，这样的话，获得了以下的想法：如果有意地使想要形成凸部的部位损伤后进行蚀刻，那么是不是就能够以期望的排列形成凸部。而且，基于该想法创作出以下的发明。
本发明的第一方式是一种具备由半导体晶体形成的光取出面的半导体发光元件的制造方法，其特征在于，
具有在所述光取出面形成凹凸图案的凹凸图案形成工序，
所述凹凸图案形成工序包含以下工序：
第一工序，在所述光取出面形成多个压痕；以及
第二工序，通过对形成有所述多个压痕的所述光取出面进行蚀刻，形成以形成有所述压痕的部位为顶部且以所述半导体晶体的多个刻面为侧面的凸部。
根据上述第一方式所记载的半导体发光元件的制造方法，本发明的第二方式的特征在于，
在所述第一工序中，使用具有多个突起部的加工基板，通过将所述多个突起部按压于所述光取出面来在所述光取出面形成所述多个压痕。
根据上述第一或第二方式所记载的半导体发光元件的制造方法，本发明的第三方式的特征在于，
在所述第二工序中，使用碱性溶液对所述光取出面进行湿式蚀刻。
根据上述第一～第三方式中的任一方式所记载的半导体发光元件的制造方法，本发明的第四方式的特征在于，
在所述第二工序中，以至少在所述凸部的顶部留下所述压痕或者使所述多个刻面彼此相邻的棱线中的至少一个棱线为双线的方式对所述光取出面进行蚀刻。
根据上述第一～第四方式中的任一方式所记载的半导体发光元件的制造方法，本发明的第五方式的特征在于，
在所述第二工序中，将所述凸部形成为以形成所述压痕的部位为顶部的六角锥形状。
根据上述第二方式所记载的半导体发光元件的制造方法，本发明的第六方式的特征在于，
在所述第一工序中，作为所述加工基板，使用由硬度比所述半导体晶体的硬度高的材料形成且所述多个突起部形成几何排列的加工基板。
根据上述第六方式所记载的半导体发光元件的制造方法，本发明的第七方式的特征在于，
在所述第一工序中，使用所述多个突起部形成具有固定间隔的几何排列的加工基板。
根据上述第二、第六或第七方式所记载的半导体发光元件的制造方法，本发明的第八方式的特征在于，
在所述第一工序中，将施加于所述光取出面的负荷设定为所述加工基板的每个突起部的负荷为1mgf以上且400mgf以下。
根据上述第一～第八方式中的任一方式所记载的半导体发光元件的制造方法，本发明的第九方式的特征在于，
所述半导体晶体是III族氮化物半导体的晶体。
根据上述第九方式所记载的半导体发光元件的制造方法，本发明的第十方式的特征在于，
所述III族氮化物半导体是AlN。
本发明的第十一方式是一种具备由半导体晶体形成的光取出面的半导体发光元件，其特征在于，
在所述光取出面形成有排列多个凸部而得到的凹凸图案，
所述凸部具有由所述半导体晶体的多个刻面形成的侧面，并且至少在所述凸部的顶部具有压痕或者所述多个刻面彼此相邻的棱线中的至少一个棱线为双线。
根据上述第十一方式所记载的半导体发光元件，本发明的第十二方式的特征在于，
所述半导体晶体是III族氮化物半导体的晶体。
根据上述第十一或第十二方式所记载的半导体发光元件，本发明的第十三方式的特征在于，
所述凸部由AlN形成。
发明的效果
根据本发明，在由半导体晶体形成的光取出面通过蚀刻形成凹凸图案的情况下，能够以期望的排列形成多个凸部。
附图说明
图1的(A)～(C)是说明本发明的实施方式所涉及的半导体发光元件的制造方法的图。
图2的(A)、(B)是说明通过第一工序形成压痕的图，图2的(C)是说明通过第二工序形成凸部的图。
图3的(A)是从倾斜方向对进行了压痕形成后的表面形状进行拍摄所得到的电子显微镜照片，图3的(B)是从倾斜方向对在压痕形成中使用的加工基板的表面形状进行拍摄所得到的电子显微镜照片。
图4是示意性地表示凸部15的棱线为双线的具体例的俯视图。
图5的(A)是从倾斜方向对在形成压痕后进行蚀刻时获得的凸部进行拍摄所得到的电子显微镜照片，图5的(B)是从倾斜方向对不形成压痕而进行蚀刻时获得的凸部进行拍摄所得到的电子显微镜照片。
图6的(A)～(D)是从正上方拍摄在对改变施加于光取出面的负荷而形成压痕后的光取出面进行湿式蚀刻时获得的光取出面的凹凸图案所得到的电子显微镜照片。
图7的(A)是存在压痕形成并进行蚀刻时的凸部的电子显微镜照片，图7的(B)是不存在压痕形成而进行蚀刻时的凸部的电子显微镜照片。
图8示出多个凸部的排列状态的一例，图8的(A)是俯视图，图8的(B)是M-M截面图。
图9是以最密构造形成多个凸部时的电子显微镜照片。
图10是实施例中的凸部的电子显微镜照片。
具体实施方式
以下，参照附图详细说明本发明的实施方式。
在本发明的实施方式中，按照以下顺序进行说明。
1.半导体发光元件的制造方法
·1-1.第一工序
·1-2.第二工序
2.半导体发光元件的结构
3.实施方式的效果
4.变形例等
<1.半导体发光元件的制造方法>
首先，对本发明的实施方式所涉及的半导体发光元件的制造方法进行说明。
本发明的实施方式所涉及的半导体发光元件的制造方法在一系列的制造工序中具有凹凸图案形成工序。凹凸图案形成工序是在以由半导体晶体形成的露出面为光取出面的半导体发光元件的该光取出面形成凹凸图案的工序。
图1的(A)～(C)是说明本发明的实施方式所涉及的半导体发光元件的制造方法的图，特别地，示出了上述的凹凸图案形成工序的过程。
首先，使用图1的(A)说明通过凹凸图案形成工序进行处理之前的半导体发光元件的结构例。在该图1的(A)中，在支承基板1上经由接合层2安装有两个发光元件3。各个发光元件3至少具有层叠半导体4，该层叠半导体4包含成为活性层的发光层以及将该发光层以夹层状夹持的第一导电型层和第二导电型层。在未图示的晶体生长用的基板(例如蓝宝石基板等)上通过外延生长依次形成多个半导体层，由此获得层叠半导体4。在将使用该基板形成的半导体发光元件3上下翻转并安装在支承基板1上之后，通过化学剥离而去除(剥离)晶体生长用的基板。
发光层由氮化物半导体层形成。另外，第一导电型层和第二导电型层中的例如第一导电型层由n型的氮化物半导体层形成，第二导电型层由p型的氮化物半导体层形成。第一导电型层和第二导电型层分别由III族氮化物半导体形成。当记述一例时，发光层由AlInGaN形成，第一导电型层和第二导电型层由AlGaN形成。由此，发光元件3作为紫外线发光元件发挥功能。根据发光元件的发光波长适当地选择材料组成等。
在第一导电型层侧(图中的上侧)形成有半导体层6。半导体层6的导电型与上述的第一导电型层相同为n型。在半导体层6的n型的半导体层侧形成有光取出面7。半导体层6由半导体晶体的III族氮化物半导体形成。在此，作为一例，设为半导体层6使用AlN(氮化铝)层构成，并在其下层形成有AlGaN(氮化铝镓)层。在该情况下，半导体层6为六方晶的半导体晶体。使半导体层6的表面露出到外部，并将该露出面设为光取出面7。光取出面7是用于将在上述发光层发出的光取出到外部的面。优选的是，光取出面7是III族氮化物半导体的氮极性面侧。这是因为通过使光取出面7为氮极性面侧，容易形成后述的凸部。
在第二导电型层侧(图中的下侧)形成有p侧的电极8。该电极8与接合层2电性且机械连接。在电极8的外周部形成有保护层9。保护层9是例如由SiO2(氧化硅)形成的层。
针对由上述结构形成的半导体发光元件，在凹凸图案形成工序中，经过至少两个工序来在半导体层6的光取出面7形成凹凸图案。以下，对各工序进行说明。
(1-1.第一工序)
在第一工序中，在半导体层6的光取出面7形成多个压痕。在该工序中，如图1的(B)所示，为了形成压痕而使用加工基板11。在加工基板11的主表面例如以固定间隔的几何排列形成有多个突起部12。因此，在第一工序中，通过将加工基板11的多个突起部12按压于发光元件3的光取出面7，来在光取出面7形成多个压痕。
本说明书中所记述的“加工基板”是指通过物理加工或化学加工、或者通过上述两者来在至少一个主表面形成多个突起部而得到的基板。另外，本说明书中所记述的“压痕”是指在对光取出面局部地施加负荷时在受到该负荷的地方作为痕迹而残留的部分。典型地，“压痕”是指受到负荷而凹陷的部分。但是，“压痕”并不限于此，也包含受到负荷而半导体晶体的晶体构造(原子排列)产生了变形等的部分。
在此，对在第一工序中使用的加工基板11进行详细说明。加工基板11由硬度比构成光取出面7的半导体层(半导体晶体)6的硬度高的材料形成。硬度的尺度存在多种，但是在此作为一例，设为以普及最广的维氏硬度(HV)来规定“硬度”。在使用AlN层构成半导体层6的情况下，AlN的硬度为HV＝1230，因此加工基板11的材料只要是硬度比该AlN的硬度高的材料即可。当列举具体的材料名时，例如能够在加工基板11的材料中使用TiB2、TiC、TiN、ZrB2、ZrC、ZrN、VB2、VC、VN、NbB2、NbC、NbN、TaB2、TaC、CrB2、Cr3C2、Mo2B5、Mo2C、W2B5、WC、LaB6、B4C、B、AlB12、SiC、SiB6、Si3N4、Al2O3、AlTiO4、BeO等。
但是，需要在所使用的加工基板11的表面以几何排列形成多个微小的突起部12。对满足上述硬度条件的基板材料中的Al2O3(蓝宝石)基板进行加工后的图案化蓝宝石基板(Patterned Sapphire Substrate)作为氮化物半导体的生长用基板被制造并且容易得到。在本实施方式中，排列的图案的间隔(以下也称为“间距”)能够与之后形成的凹凸图案的形成匹配地在可得到的范围内任意地设定。例如能够将间距为1μm至3μm的图案化蓝宝石基板(Patterned Sapphire Substrate)使用于加工基板11。在该加工基板11中使用纳米压印等技术使各个突起部12形成为山形或半球状。
在准备了上述的加工基板11之后，如图1的(B)所示那样将加工基板11的多个突起部12按压于各个发光元件3的光取出面7。此时，如图2的(A)所示，施加适度的负荷来将加工基板11的突起部12按压于发光元件3的光取出面7，之后，如图2的(B)所示，当使加工基板11从发光元件3的光取出面7分离时，在光取出面7留下多个压痕14。该压痕14是在加工基板11的突起部12所接触的部位光取出面7局部地凹陷所形成的。因此，在发光元件3的光取出面7形成的多个压痕14成为与加工基板11的多个突起部12相同的排列。在该工序中应用的加压条件也取决于加工基板11的大小、光取出面7的面积，但是例如设定为压力＝6Mpa即可。另外，施加于光取出面7的负荷设定在加工基板11的每个突起部为1mgf以上且400mgf以下的范围内即可(理由在后面记述)。图3的(A)是从倾斜方向拍摄进行压痕形成后的表面形状所得到的电子显微镜照片，图3的(B)是从倾斜方向拍摄在压痕形成中使用的加工基板的表面形状所得到的电子显微镜照片。
此外，在本实施方式中，假定在将多个突起部12按压于光取出面7的情况下，将用于支承发光元件3的支承基板1固定，并使加工基板11向靠近该支承基板1的方向移动。但是，除此以外，也可以例如将加工基板11固定而使支承基板1向靠近该加工基板11的方向移动，或者使支承基板1和加工基板11双方向相互靠近的方向移动，来将多个突起部12按压于光取出面7。
另外，也可以进行多次加压工序。例如也可以通过使尺寸小的加工基板11多次对支承基板1加压，来在支承基板1整体形成压痕。
另外，例如也能够通过使三角形配置的2μm间距的加工基板11进行多次加压来形成1μm间距的压痕。
进行多次的优点在于，如果将每个突起部的负荷设为相同，则能够减少加压时的负荷。
(1-2.第二工序)
接着，通过对在上述的工序中形成有多个压痕14的半导体层6的光取出面7进行蚀刻，由此如图1的(C)所示那样在光取出面7形成由多个凸部15构成的凹凸图案。凸部15是由半导体晶体形成的半导体层6的一部分呈凸状残留的部分。在该工序中，不使用蚀刻掩模等就能够使用碱性溶液对半导体层6的光取出面7进行湿式蚀刻(各向异性湿式蚀刻)。作为蚀刻条件，例如使用含有TMAH(四甲基氢氧化氨)的碱性溶液作为蚀刻液、设定为蚀刻温度＝80℃、蚀刻时间＝30秒即可。此外，在使用含有TMAH的碱性水溶液作为蚀刻液的情况下，只要根据半导体层6的构成材料、厚度等适当地设定TMAH的浓度即可。
在此，在如上述那样使用AlN层构成半导体层6并在其下层形成AlGaN层的情况下，针对蚀刻液(碱性溶液)，AlN层的蚀刻速度比AlGaN层的蚀刻速度快。因此，在对由AlN层形成的光取出面7进行湿式蚀刻的情况下，能够使AlGaN层(AlxGa1-xN层、0<x<1)作为蚀刻停止层来发挥功能。
当实际对半导体层6的光取出面7进行湿式蚀刻时，如图2的(C)所示那样形成以形成有压痕14的部位为顶部且以半导体晶体的多个刻面为侧面的凸部15。此时，在光取出面7的面内，形成有压痕14的部位变得比其以外的部位更难被蚀刻。也就是说，压痕14的部分恰如蚀刻掩模那样发挥功能。因此，在半导体层6的光取出面7形成以形成有压痕14的部位为顶部的六角锥形状的凸部15。此外，III氮化物半导体的刻面是从由{10-1n}面(n为整数)和{11-2m}面(m为整数)形成的群中选择出的至少一个在晶体几何学上等效的面，代表性的是氮极性面侧的{10-1-1}面或{11-2-2}面。
形成有压痕14的部位变得不易被蚀刻的理由尚不明确。当本发明人根据到目前为止实施的实验的结果进行估计时则考虑如下。即，认为在对由半导体晶体形成的光取出面7局部地施加负荷时，构成该晶系的原子排列产生变形等，由此原子排列发生变化的部分变得不易被蚀刻。
无论如何形成有压痕14的部位都变得不易被蚀刻，因此其结果，如以下那样进行半导体层6的光取出面7的蚀刻。首先，在光取出面7的面内，在形成有压痕14的部位以外的部位由于蚀刻而开始溶解腐蚀。此时，在形成有压痕14的部位以使压痕14的部分留下的方式从其周边部起先进行蚀刻。由此，在光取出面7的面内以各个压痕14的部分为起点形成多个刻面。其结果，形成以形成有压痕14的部位为顶部并以多个刻面为侧面的六角锥形状的凸部15。
进行使用了上述的碱性溶液的湿式蚀刻直到下层的AlGaN层的表层部分被蚀刻为止。由此，在光取出面7的面内，在以压痕14为顶部的凸部15彼此相邻的部分，下层的AlGaN层的表层部分露出。该露出部分的表面状态成为通过蚀刻被粗糙化的状态，换句话说，成为形成有高度尺寸比凸部15的高度尺寸小且排列无规则的微小的凹凸的状态。
另外，期望通过形成压痕14所获得的凸部15以至少在凸部15的顶部留下压痕14、或者多个刻面彼此相邻的棱线中的至少一个棱线为双线的方式形成。以下进行详细说明。
首先，形成压痕14的部位与其它部位相比更难被蚀刻，但是并不是完全不被蚀刻。因此，当蚀刻时间变长时，有可能由于蚀刻的进行而压痕14变小、消失。当压痕14变小时，难以进行观察。但是，当压痕14被蚀刻时，最终所形成的凸部15的高度变低。因而，为了使凸部15的高度尽量高，而期望以在凸部15的顶部残留压痕14的方式对光取出面7进行蚀刻。
另外，在通过六方晶的半导体晶体获得的六角锥形的凸部15通过蚀刻形成六个刻面。因此，刻面彼此相邻的棱线的形成部位总计为六个部位。在如上述那样以压痕14为起点形成多个刻面的情况下，该棱线由于该压痕14的影响而容易成为双线。成为双线的理由推测是由于作为掩模发挥作用的压痕14的形状不是正六角形，因此形成对六角锥的刻面之间进行补充的微小的刻面。但是，认为当在压痕14消失之后进行蚀刻时，凸部15的高度逐渐变低，棱线随之从双线变化为单线，或者棱被磨削而难以观察到棱线。因而，为了使凸部15的高度尽量高，而期望以至少一个棱线为双线的方式对光取出面7进行蚀刻。在图4中，作为示意性的俯视图而示出凸部15的棱线为双线的具体例。在该具体例中，在六个部位的棱线16a～16f中，将压痕14夹在中间且成直线状的两个棱线16b、16e为双线。
此外，作为为了使凸部15的高度高的对应，也可以以在凸部15的顶部留下压痕14并且多个刻面彼此相邻的棱线中的至少一个棱线为双线的方式对光取出面7进行蚀刻。
通过以上所述的第一工序和第二工序，在各发光元件3的光取出面7形成多个凸部15，由于这些凸部15的存在而在光取出面7形成凹凸图案。省略以后的制造工序(形成n侧的电极的工序、形成保护膜的工序等)的说明。此外，也能够在形成n型的电极之后进行上述的凹凸图案形成工序。
<2.半导体发光元件的结构>
接着，对本发明的实施方式所涉及的半导体发光元件的结构进行说明。
本发明的实施方式所涉及的半导体发光元件存在多个结构上的特征，在此记述其代表性的特征。
(第一特征)
第一特征在于，在形成于光取出面7的凸部15的顶部具有压痕14。该压痕14是通过上述第一工序在光取出面7形成并通过之后的第二工序进行蚀刻处理之后仍残留在凸部15的顶部的部分。当在凸部15的顶部存在压痕14时，凸部15的顶部由于压痕14的存在而成为在形状上稍微缺失的状态(典型地是稍微凹陷的状态)。与此相对地，在如以往那样在光取出面7不形成压痕14而通过碱性溶液进行湿式蚀刻的情况下，蚀刻之后残存的凸部的顶部成为尖的形状。作为参考，在图5的(A)中示出从倾斜方向对形成压痕后进行蚀刻时获得的凸部进行拍摄所得到的电子显微镜照片，在图5的(B)中示出从倾斜方向对不形成压痕而进行蚀刻时获得的凸部进行拍摄所得到的电子显微镜照片。图5的(A)所示的凸部15的顶部由于压痕14的存在而稍微凹陷，图5的(B)所示的凸部15的顶部是尖的。此外，图5的(A)、(B)是通过实验对形成了压痕的情况和不形成压痕的情况下的凸部的形状上的不同进行确认而得到的，在凸部的排列上没有特殊的意义。
(第二特征)
第二特征在于，在光取出面7形成为六角锥形状的凸部15的多个刻面彼此相邻的棱线中的至少一个棱线为双线。六角锥形状的凸部15的棱线是由通过上述第一工序在光取出面7形成压痕14而引起，在之后的第二工序中进行湿式蚀刻时成为双线。与此相对地，在如以往那样在光取出面7不形成压痕14而进行湿式蚀刻的情况下，如上述那样凸部的顶部成为尖的形状，并以该顶部为起点形成刻面和棱线，因此只要本来的晶体构造不存在缺陷就成为单线。
(第三特征)
第三特征在于，形成于光取出面7的多个凸部15的排列成为规则的排列。形成于光取出面7的多个凸部15的排列取决于在上述第一工序中使用的加工基板11的突起部12的排列。其原因在于，各个凸部15是以通过与加工基板11的突起部12的接触而形成的压痕14的位置为起点形成的。因此，例如在以固定的间隔几何排列加工基板11的多个突起部12的情况下，以与其相同的间隔和排列在光取出面7形成多个凸部15。与此相对地，在如以往那样在光取出面7不形成压痕14而进行湿式蚀刻的情况下，多个凸部成为不规则(无规则)的排列。
(第四特征)
第四特征在于，形成于光取出面7的多个凸部15的高度对齐为大致相同的高度。换句话说，也就是各个凸部15的高度的偏差小。与此相对地，在如以往那样在光取出面7不形成压痕14而进行湿式蚀刻的情况下，多个凸部的高度参差不齐。换句话说，也就是各个凸部的尺寸的偏差大。
(第五特征)
第五特征在于，在形成于光取出面7的多个凸部15的相互之间规则地存在相当于第一导电型层的AlGaN层的表层部分(通过蚀刻被粗糙化的部分)。与此相对地，在如以往那样在光取出面7不形成压痕14而进行湿式蚀刻的情况下，多个凸部的排列不规则，因此AlGaN层的表层部分也不规则地存在。
(第六特征)
第六特征在于，形成于光取出面7的多个凸部15使用AlN构成。这是因为将成为形成凸部15的基础的半导体层6设为AlN层。关于半导体层6，例如也可以设为GaN层，但是在由本发明人进行的实验中，得到了采用AlN层更为理想这样的结果。具体地说，与采用AlN层的情况相比，在将半导体层6设为GaN层来在光取出面7形成压痕14的情况下，得到了如下的实验结果：不但蚀刻速度变慢，通过蚀刻获得的凸部15的高度、排列的偏差也大。因此，作为半导体发光元件的制造方法，优选的是半导体层6的半导体晶体的Al组成为0.5以上的AlGaN的晶体，最优选的是AlN的晶体。作为半导体发光元件的结构，优选的是使用凸部15的Al组成为0.5以上的AlGaN构成，最优选的是使用AlN构成。
(第七特征)
第七特征在于，形成于光取出面7的多个凸部15的平均高度为成为其基础的半导体层6的厚度以上。其技术依据主要有两个。其中一个在于，第一导电型层(AlGaN层)的表层部分通过蚀刻被雕刻，由此蚀刻的总的刻入深度为半导体层6的厚度以上。另一个在于，通过使形成于光取出面7的压痕14发挥蚀刻掩模那样的功能，由此使压痕14的部分残留在凸部15的顶部。与此相对地，在如以往那样在光取出面7不形成压痕14而进行湿式蚀刻的情况下，由于不能够获得压痕14的掩模功能，因此凸部的平均高度小于成为其基础的半导体层的厚度。
(第八特征)
第八特征在于，通过适当地设定图案形成工序的处理条件，形成于光取出面7的多个凸部15的排列状态具有固定的规则性且密度非常高(详细内容在后面记述)。
接着，记述凹凸图案形成工序中的处理条件。
(负荷的条件与凸部的排列的关系)
本发明人尝试改变使用加工基板11对光取出面7施加的每个突起部的负荷的条件，并针对各个条件确认通过湿式蚀刻获得的凸部15的排列的规则性。以下记述其结果。
首先，作为对光取出面7施加的负荷的条件，将每个突起部的负荷设定为第一负荷＝0.1mgf、第二负荷＝0.7mgf、第三负荷＝4.6mgf、第四负荷＝6.3mgf、第五负荷＝332.9mgf。
此外，每个突起部的负荷是指例如将对加工基板11进行加压的情况下的加压负荷除以与光取出面进行点接触的加工基板的突起部的数量所得到的值。对于第一负荷和第二负荷，使用突起部的间隔为1μm的加工基板，对于第三负荷和第四负荷，使用突起部的间隔为3μm的加工基板。而且，通过在各个负荷条件下实施压痕形成来制作负荷条件各不相同的多个半导体发光元件。此时，在各个半导体发光元件预先形成厚度0.8μm的AlN层，在使用共用的加工基板在该AlN层的表面形成压痕之后，根据以下的蚀刻条件对AlN层的表面(是与光取出面相当的面，是氮极性面)进行了湿式蚀刻。
(蚀刻条件)
蚀刻液：TMAH(22wt％)
蚀刻温度：80℃
蚀刻时间：15sec
其结果，在设定为第一负荷的情况下，凸部的排列几乎看不出规则性，但是在设定为第二负荷的情况下，局部可看出规则性。与此相对地，在设定为第三负荷、第四负荷以及第五负荷的情况下，凸部15的排列均是有规则的。作为参考，在图6的(A)～(D)中示出从正上方拍摄进行湿式蚀刻后的光取出面的凹凸图案所得到的电子显微镜照片。图6的(A)是设定为第二负荷的情况，图6的(B)是设定为第三负荷的情况，图6的(C)是设定为第四负荷的情况，图6的(D)是设定为第五负荷的情况。根据该实验结果可以说，为了使形成于光取出面7的多个凸部15的排列有规则，优选将每个突起部的负荷设定为1mgf以上且400mgf以下。这是因为，如果每个突起部的负荷小于1mgf则负荷不足以均匀地形成压痕，如果超过400mgf，则压痕变得过大，并且有可能在半导体层产生裂缝。更加优选的是，将每个突起部的负荷设为4mgf以上且40mgf以下。
(半导体层6的厚度与凸部的高度的关系)
本发明人尝试通过实验确认形成光取出面的半导体层6的厚度与以其为基础形成的凸部15的高度之间的关系。以下记述其结果。
实施例
(实施例1)
将Sc溅射到在蓝宝石基板上具有AlN单晶体层的AlN模板基板上，之后在氨环境下进行热处理来形成ScN剥离层。接着，在ScN剥离层之上形成厚度0.6μm的AlN层作为半导体层6。接着，在AlN层上依次形成n-AlGaN层、AlInGaN量子阱活性层(发光波长340nm)以及p-AlGaN层。之后，在p-AlGaN层上形成p型电极(Ni/Au)，通过Au接合将支承基板(Si基板)接合。之后，利用盐酸去除ScN剥离层并将作为生长用基板的AlN模板基板剥离。此时露出的半导体层6的AlN层的表面是氮极性面，成为光取出面。以下面所记述的条件对该光取出面实施压痕形成以及湿式蚀刻。此时，蚀刻到处于AlN层的下层的n-AlGaN层的表层部分为止。
(压痕形成的条件)
加工基板：图案间距3μm的图案化蓝宝石基板
施加于加工基板的负荷：6MPa
每个突起部的负荷：6.3mgf
(蚀刻的条件)
蚀刻液：TMAH(22wt％)
蚀刻温度：80℃
蚀刻时间：30sec
(实施例2)
除了将半导体层6的AlN层的厚度设为1.0μm以外，与实施例1同样地进行。
(实施例3)
除了将半导体层6的AlN层的厚度设为2.0μm以外，与实施例1同样地进行。
(比较例1)
除了在光取出面不进行压痕形成以外，与实施例1同样地进行。
(比较例2)
除了在光取出面不进行压痕形成以外，与实施例2同样地进行。
(比较例3)
除了在光取出面不进行压痕形成以外，与实施例3同样地进行。
(比较例4)
除了在光取出面不进行压痕形成和蚀刻以外，与实施例2同样地进行。
图7的(A)是表示以上述的条件在厚度为2.0μm的AlN层进行压痕形成和蚀刻时所获得的实施例2的凸部的形状和排列的电子显微镜照片。从如图7的(A)所示的截面的电子显微镜照片可知，凸部的六角锥形状的侧面相对于底面的角度约为62度，因此构成侧面的刻面为{10-1-1}面。
在任一实施例中多个凸部的高度都是相同的，并且当如图7的(A)那样拍摄横截面的显微镜照片时能够对各个凸部的底部和顶点进行线性近似，因此将该直线的间隔设为平均高度。AlN层的厚度为0.6μm的实施例1中的凸部的平均高度是1.0μm，AlN层的厚度为1.0μm的实施例2中的凸部的平均高度是1.2μm，AlN层的厚度为2.0μm的实施例2中的凸部的平均高度是2.0μm。
图7的(B)是表示以上述的条件在厚度为2.0μm的AlN层不进行压痕形成而只进行蚀刻时获得的比较例2的凸部的形状和排列的电子显微镜照片。如图7的(B)那样，在任一比较例中多个凸部的高度均不相同而凸部的高度参差不齐，因此很难求出平均高度。因此，当使用最大高度进行评价时，AlN层的厚度为0.6μm的比较例1中的凸部的最大高度是0.6μm，AlN层的厚度为1.0μm的比较例2中的凸部的最大高度是1.0μm，AlN层的厚度为2.0μm的比较例3中的凸部的最大高度是1.2μm。
当考虑以上的点将实施例与比较例的凸部的高度进行比较时，可知实施例的凸部的高度更高。相对于在实施例中任一凸部都具有AlN层的厚度以上的高度，在比较例中即使是最大的凸部也为AlN层的厚度以下。
(半导体发光元件的光输出确定)
为了对在实施例2的情况和比较例2的情况下在半导体发光元件的光的输出中产生多大程度的不同进行测定，而制作出既不进行压痕形成也不进行蚀刻的比较例4，并分别形成了电极。
关于流过50mA电流时的发光输出，比较例2为0.408mW，实施例2为0.446mW。当针对比较例4的输出(0.325mW)计算通过形成凹凸所实现的输出提高率时，相对于比较例2为126％，实施例2为大于比较例2的137％。实施例2相对于比较例2的输出比为1.09，通过压痕形成而使输出提高了9％。即，可知实施例的凹凸与比较例的凹凸相比光取出效果高。
(半导体层6的厚度与突起部12的间距的关系)
在本发明的实施方式所涉及的制造方法中，在光取出面7按照加工基板11的突起部12的排列形成凸部15。因此，凸部15的间距依赖于加工基板11的突起部12的间距。另外，凸部15的形状成为六角锥形状。在该情况下，当以半导体层6的厚度尺寸与突起部12(压痕14)的间距大致相等的条件对光取出面7进行蚀刻并以与半导体层6的厚度尺寸相当的高度形成凸部15时，多个凸部15的排列例如图8的(A)、(B)所示那样。在该例中，俯视呈三角形的区域17介于俯视呈六角形的凸部15的相互之间。区域17是下层的第一导电型层(AlGaN层)的表层部分通过蚀刻而露出的部分。在区域17形成有微小的凹凸。与此相对地，当按压以比半导体层6的厚度尺寸小的间距排列的突起部12来形成压痕14并进行蚀刻时，在达到与半导体层6的厚度尺寸相当的蚀刻量之前，各个凸部15的末端的部分相互干扰。根据以上所述，优选将半导体层6的厚度与加工基板11的突起部12的间距之间的关系设定为相互相等的关系。
另外，关于加工基板11，不只是突起部12的间距，同突起部12的排列的方向性与半导体层6的半导体晶体的晶体面的方向性之间的关系也很重要。
具体地说，在如上述图8那样形成凸部15的情况下，凸部15的密度变得非常高，但是严格地说，由于上述区域17的存在而不能说是凸部15的密度最高的所谓的最密构造。在凸部15的排列如图8所示那样的情况下，通过使在压痕形成中使用的加工基板11的朝向旋转90°来获得最密构造。在图9中示出了本发明人实际以最密构造形成多个凸部15时的电子显微镜照片。在该例中，将半导体层(AlN层)6的厚度尺寸和加工基板11的突起部12的间距尺寸都设为1μm来在光取出面7形成多个凸部15。此外，在图9的电子显微镜照片中，各个凸部15周围的高浓度部(发黑的部分)是底层(AlGaN层)的表层部通过蚀刻而露出的部分。另外，可知在图9的电子显微镜照片中能够观察到很多棱线为复数的凸部。
(实施例4)
除了使在压痕形成中使用的加工基板的朝向旋转90°并将半导体层6的AlN层的厚度设为1.0μm、将蚀刻时间设为4分钟以外，与实施例1同样地进行。在图10的(A)中示出此时所获得的凸部的电子显微镜照片。此外，由于蚀刻时间延长，因此对AlN层的下面的n-AlGaN层也进行蚀刻，凸部的平均高度为3.0μm。与AlN层相比可知，在n-AlGaN层被蚀刻的区域存在形状走样而容易变为无规则形状的倾向。
(比较例5)
除了在光取出面不进行压痕形成以外，与实施例4同样地进行。在图10的(B)中示出此时所获得的凸部的电子显微镜照片。
(半导体发光元件的光输出确定)
对在实施例4的情况和比较例5的情况下在半导体发光元件的光的输出中产生多大程度的不同进行测定。流过50mA的电流时的发光输出的、实施例4相对于比较例5的输出比为1.10，通过压痕形成而输出提高了10％。
<3.实施方式的效果>
根据本发明的实施方式，能够获得以下的效果。
在半导体发光元件的光取出面7形成凹凸图案的情况下，通过在光取出面7形成多个压痕14后进行湿式蚀刻，来按照多个压痕14的排列形成多个凸部15。因此，能够将多个压痕14的排列作为控制参数来控制多个凸部15的排列。其结果，在为了提高光取出效率而在光取出面7形成凹凸图案的情况下，能够以期望的排列形成多个凸部15。另外，能够容易地实现在提高半导体发光元件的光取出效率方面优选的凸部15的排列。
另外，当在光取出面7形成压痕14时，该压痕14的部分与其它部分相比难以被蚀刻。因此，与不形成压痕14而进行湿式蚀刻的情况相比，能够使凹凸图案的凸部的高度高。由此，光取出面7的有效面积变大，因此能够取出更多的光。特别地，通过以在凸部15的顶部残留压痕14的方式对光取出面7进行湿式蚀刻，能够使凸部15的高度高。
根据以上所述，在本发明的实施方式中，能够通过非常简单的方法对凸部的高度、排列等进行控制，并实现期望的凹凸图案。与掩模形成、磨削等方法相比简单，且不存在由于利用树脂等而产生的表面污染。
<4.变形例等>
本发明的技术范围并不限定于上述的实施方式，还包含在能够导出根据发明的技术特征或其组合而获得的特定的效果的范围内施加各种变更、改良所得到的方式。
例如在对III族氮化物半导体的半导体晶体进行湿式蚀刻的情况下，为了高密度地排列多个凸部15，优选将加工基板11的突起部12的间隔设为固定间隔，但是本发明并不限于此。例如，也可以在加工基板11的主表面根据排列突起部12的方向、区域而改变突起部12的间隔。在该情况下，通过设定加工基板11的突起部12的排列以在形成凹凸图案的面内例如在某个区域以相对较窄的间隔排列凸部15并在其它区域以相对较宽的间隔排列凸部15，能够在一个面内形成包含疏密度不同的多个凹凸区域的凹凸图案。并且，能够通过一次蚀刻处理形成那样的凹凸图案。
另外，在上述实施方式中，在光取出面7的湿式蚀刻中使用了TMAH溶液，但是本发明并不限于此，例如也可以使用含有KOH或NaOH的碱性溶液。
另外，在上述实施方式中，作为光取出面7的蚀刻方法，例示了湿式蚀刻，但是也可以通过在进行湿式蚀刻之后进行干式蚀刻来使凸部的形状变化。具体地说，由于AlN和AlGaN的蚀刻率根据干式蚀刻的条件而不同，因此例如在本实施方式中也能够通过在形成AlN的凸部之后进行干式蚀刻来优先对AlGaN层进行蚀刻，从而使凸部进一步高。
另外，在上述实施方式中，对使用了III族氮化物半导体的半导体发光元件的制造方法进行了说明，但是本发明并不限于此，例如能够以通过凹凸图案的形成来赋予规定的功能(例如，光学功能、机械功能、电气功能、化学功能等)为目的，作为对晶体构造的半导体层进行蚀刻的半导体元件的制造方法而广泛地应用。
另外，在将大块的AlN单晶体基板作为生长基板、支承基板使用的情况下，也可以在该AlN单晶体基板进行本发明的凹凸图案形成。在将AlN单晶体基板作为生长基板的情况下，能够不剥离生长基板而将生长基板的背面作为光取出面。
以下附记该情况下的优选的方式。
[附记]
一种半导体元件的制造方法，具有通过对由半导体晶体形成的半导体层的表面进行蚀刻来形成凹凸图案的凹凸图案形成工序，该半导体元件的制造方法的特征在于，
所述凹凸图案形成工序包含以下工序：
第一工序，在所述半导体层的表面形成多个压痕；以及
第二工序，通过对形成有所述多个压痕的所述半导体层的表面进行蚀刻来形成多个以形成有所述压痕的部位为顶部且以所述半导体晶体的多个刻面为侧面的凸部。
附图标记说明
1：支承基板；3：发光元件；4：层叠半导体；6：半导体层；7：光取出面；11：加工基板；12：突起部；14：压痕；15：凸部。

Claims (13)

1.一种具备由半导体晶体形成的光取出面的半导体发光元件的制造方法，其特征在于，
具有在所述光取出面形成凹凸图案的凹凸图案形成工序，
所述凹凸图案形成工序包含以下工序：
第一工序，在所述光取出面形成多个压痕；以及
第二工序，通过对形成有所述多个压痕的所述光取出面进行蚀刻，形成以形成有所述压痕的部位为顶部且以所述半导体晶体的多个刻面为侧面的凸部。
2.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
在所述第一工序中，使用具有多个突起部的加工基板，通过将所述多个突起部按压于所述光取出面来在所述光取出面形成所述多个压痕。
3.根据权利要求1或2所述的半导体发光元件的制造方法，其特征在于，
在所述第二工序中，使用碱性溶液对所述光取出面进行湿式蚀刻。
4.根据权利要求1或2所述的半导体发光元件的制造方法，其特征在于，
在所述第二工序中，以至少在所述凸部的顶部留下所述压痕或者使所述多个刻面彼此相邻的棱线中的至少一个棱线为双线的方式对所述光取出面进行蚀刻。
5.根据权利要求1或2所述的半导体发光元件的制造方法，其特征在于，
在所述第二工序中，将所述凸部形成为以形成有所述压痕的部位为顶部的六角锥形状。
6.根据权利要求2所述的半导体发光元件的制造方法，其特征在于，
在所述第一工序中，作为所述加工基板，使用由硬度比所述半导体晶体的硬度高的材料形成且所述多个突起部形成几何排列的加工基板。
7.根据权利要求6所述的半导体发光元件的制造方法，其特征在于，
在所述第一工序中，使用所述多个突起部形成具有固定间隔的几何排列的加工基板。
8.根据权利要求2、6或7所述的半导体发光元件的制造方法，其特征在于，
在所述第一工序中，将施加于所述光取出面的负荷设定为所述加工基板的每个突起部的负荷为1mgf以上且400mgf以下。
9.根据权利要求1、2、6以及7中的任一项所述的半导体发光元件的制造方法，其特征在于，
所述半导体晶体是III族氮化物半导体的晶体。
10.根据权利要求9所述的半导体发光元件的制造方法，其特征在于，
所述III族氮化物半导体是AlN。
11.一种具备由半导体晶体形成的光取出面的半导体发光元件，其特征在于，
在所述光取出面形成有排列多个凸部而得到的凹凸图案，
所述凸部具有由所述半导体晶体的多个刻面形成的侧面，并且至少在所述凸部的顶部具有压痕或者所述多个刻面彼此相邻的棱线中的至少一个棱线为双线。
12.根据权利要求11所述的半导体发光元件，其特征在于，
所述半导体晶体是III族氮化物半导体的晶体。
13.根据权利要求11或12所述的半导体发光元件，其特征在于，
所述凸部由AlN形成。
CN201480043454.5A 2013-07-30 2014-07-30 半导体发光元件的制造方法以及半导体发光元件 Active CN105453278B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-158167 2013-07-30
JP2013158167 2013-07-30
PCT/JP2014/070026 WO2015016246A1 (ja) 2013-07-30 2014-07-30 半導体発光素子の製造方法、および半導体発光素子

Publications (2)

Publication Number Publication Date
CN105453278A CN105453278A (zh) 2016-03-30
CN105453278B true CN105453278B (zh) 2019-02-12

Family

ID=52431776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480043454.5A Active CN105453278B (zh) 2013-07-30 2014-07-30 半导体发光元件的制造方法以及半导体发光元件

Country Status (4)

Country Link
US (1) US9537066B2 (zh)
JP (1) JP6389178B2 (zh)
CN (1) CN105453278B (zh)
WO (1) WO2015016246A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863428B (zh) * 2017-10-26 2023-09-26 山西中科潞安紫外光电科技有限公司 一种纳米级图形化衬底及其制作方法
CN110034186B (zh) * 2018-01-12 2021-03-16 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN113363360B (zh) * 2021-05-21 2022-09-09 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628379A (zh) * 2002-06-21 2005-06-15 富士通株式会社 半导体装置及其制造方法
CN102683513A (zh) * 2011-03-07 2012-09-19 斯坦雷电气株式会社 光半导体元件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1681727A4 (en) 2003-11-04 2009-12-16 Pioneer Corp SEMICONDUCTOR LIGHT EMISSION ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
US7161188B2 (en) 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
JP2006049855A (ja) 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP5282503B2 (ja) * 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
JP5237763B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
US8586963B2 (en) * 2009-12-08 2013-11-19 Lehigh University Semiconductor light-emitting devices having concave microstructures providing improved light extraction efficiency and method for producing same
JP4996706B2 (ja) 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
JP5292456B2 (ja) 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628379A (zh) * 2002-06-21 2005-06-15 富士通株式会社 半导体装置及其制造方法
CN102683513A (zh) * 2011-03-07 2012-09-19 斯坦雷电气株式会社 光半导体元件及其制造方法

Also Published As

Publication number Publication date
WO2015016246A1 (ja) 2015-02-05
JP6389178B2 (ja) 2018-09-12
JPWO2015016246A1 (ja) 2017-03-02
US20160197251A1 (en) 2016-07-07
CN105453278A (zh) 2016-03-30
US9537066B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
JP5570697B2 (ja) 光抽出向上のために基板修正を用いたｌｅｄ、およびそれを作製する方法
CN102742036B (zh) 固态照明装置及相关联制造方法
CN105810783B (zh) 发光二极管的制造方法及由此制成的发光二极管
CN105247693B (zh) Led用图案晶片、led用外延片以及led用外延片的制造方法
US20100270651A1 (en) Sapphire substrate with periodical structure
CN105453278B (zh) 半导体发光元件的制造方法以及半导体发光元件
TWI659546B (zh) 發光裝置及製造發光裝置之方法
KR20090066414A (ko) 반도체 발광소자 및 그 제조방법
JP2009032794A5 (zh)
TW201248792A (en) LED substrate and LED
TWI528589B (zh) Group III nitride semiconductor element and method of manufacturing the same
US20110312113A1 (en) Light-emitting diode structure with electrode pads of similar surface roughness and method for manufacturing the same
WO2012063045A1 (en) High quality devices growth on pixelated patterned templates
DE112015004200T5 (de) Vertikale led-chipstruktur mit spezieller vergröbernder morphologie und herstellungsverfahren dafür
JP2007123446A (ja) 半導体発光素子の製造方法
KR20090030819A (ko) 반도체 발광소자 및 그 제조방법
KR20150015283A (ko) GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법
TW201408584A (zh) 奈米圖案化基板及其製作方法
KR20090113986A (ko) 질화갈륨 어레이 제조방법
US8912557B2 (en) Light emitting diode having N-face GaN with roughened surface
CN107978662B (zh) 一种氮化镓纳米孔洞的制备方法
CN106030831A (zh) 用于制造半导体层序列的方法和光电子半导体器件
KR20140021746A (ko) 반도체 소자 및 그 제조 방법
CN102117866B (zh) 半导体晶片及半导体装置以及制作半导体晶片及装置的方法
Kao et al. Investigation of GaN-based light-emitting diodes grown on patterned sapphire substrates by contact-transferred and mask-embedded lithography

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant