CN105448838A - 一种半导体存储器件及其制备方法、电子装置 - Google Patents
一种半导体存储器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN105448838A CN105448838A CN201410395303.8A CN201410395303A CN105448838A CN 105448838 A CN105448838 A CN 105448838A CN 201410395303 A CN201410395303 A CN 201410395303A CN 105448838 A CN105448838 A CN 105448838A
- Authority
- CN
- China
- Prior art keywords
- grid structure
- semiconductor substrate
- material layer
- clearance wall
- ldd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种半导体存储器件及其制备方法、电子装置,所述方法包括步骤S1:提供半导体衬底,在所述半导体衬底上形成有栅极结构;步骤S2:在所述栅极结构的侧壁上形成第一间隙壁,并执行LDD注入,以在所述栅极结构两侧的所述半导体衬底中形成LDD区域;步骤S3:去除所述第一间隙壁,露出所述栅极结构;步骤S4:在所述栅极结构的侧壁上形成第二间隙壁,并执行源漏注入,以在所述半导体衬底中形成源漏极。本发明所述方法制备得到的半导体器件的击穿性能得到极大改善,进一步提高了器件的良率。
Description
技术领域
本发明涉及半导体存储器件,具体地,本发明涉及一种半导体存储器件及其制备方法、电子装置。
背景技术
随着便携式电子设备的高速发展(比如移动电话、数码相机、MP3播放器以及PDA等),对于数据存储的要求越来越高。非易失闪存由于具有断电情况下仍能保存数据的特点,成为这些设备中最主要的存储部件,其中,由于闪存(flashmemory)可以达到很高的芯片存储密度,而且没有引入新的材料,制造工艺兼容,因此,可以更容易更可靠的集成到拥有数字和模拟电路中。
NOR和NAND是现在市场上两种主要的非易失闪存技术,NOR闪存(Flash)器件属于非易失闪存的一种,其特点是芯片内执行,这样应用程序可以直接在Flash闪存内运行,不必再把代码读到系统RAM(随机存储器)中,从而使其具有较高的传输效率。
随着半导体技术的不断发展,器件尺寸不断缩小,对于NOR闪存来说,其尺寸进一步缩小的主要限制为单元高度(cellheight),其中主要要素是漏极区域以及栅极;由于在沟道热电子(ChannelHotElectron,CHE)效应所述NOR闪存单元需要较高的电压,因此其中栅极长度的缩放对于NOR闪存来说一个挑战,随着栅极长度的减小,器件的击穿问题(Devicepunchthrough)变得更加容易。
因此,需要对目前所述器件及其制备方法作进一步的改进,以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,提供了一种半导体存储器件的制备方法,包括:
步骤S1:提供半导体衬底,在所述半导体衬底上形成有栅极结构;
步骤S2:在所述栅极结构的侧壁上形成第一间隙壁,并执行LDD注入,以在所述栅极结构两侧的所述半导体衬底中形成LDD区域;
步骤S3:去除所述第一间隙壁,露出所述栅极结构;
步骤S4:在所述栅极结构的侧壁上形成第二间隙壁,并执行源漏注入,以在所述半导体衬底中形成源漏极。
可选地,所述第二间隙壁的厚度大于所述第一间隙壁的厚度。
可选地,在所述步骤S3中,在去除所述第一间隙壁之后,所述方法还进一步包括执行湿法清洗的步骤。
可选地,在所述步骤S1中,所述栅极结构包括位于栅极介电层上方的浮栅、隔离层和控制栅。
可选地,所述步骤S1包括:
步骤S11:提供半导体衬底,在所述半导体衬底上形成有栅极介电层;
步骤S12:在所述栅极介电层上依次形成浮栅材料层、隔离材料层和控制栅材料层;
步骤S13:图案化所述浮栅材料层、所述隔离材料层和所述控制栅材料层,以形成所述栅极结构。
可选地,在所述步骤S1中,在形成所述栅极结构之后还进一步包括对所述栅极结构进行氧化的步骤。
可选地,在所述步骤S2中,所述第一间隙壁层选用聚合物材料层。
可选地,所述步骤S2包括:
步骤S21:在所述半导体衬底和所述栅极结构上沉积第一间隙壁材料层;
步骤S22:图案化所述第一间隙壁材料层,以在所述栅极结构的侧壁上形所述第一间隙壁。
可选地,在所述步骤S22之后还进一步包括:
步骤S23:在所述半导体衬底上形成图案化的LDD注入掩膜层;
步骤S24:以所述LDD注入掩膜层为掩膜执行LDD离子注入,以形成所述LDD区域;
步骤S25:去除所述LDD注入掩膜层。
可选地,所述步骤S4包括:
步骤S41:在所述半导体衬底上形成源漏注入掩膜层;
步骤S42:以所述源漏注入掩膜层为掩膜,执行源漏注入,以形成所述源漏极。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置,包括上述的半导体器件。
本发明为了解决现有技术中存在的问题,提供了一种半导体器件的制备方法,在所述方法中首先在所述栅极结构的侧壁上形成第一间隙壁,然后执行LDD注入,形成LDD区域,然后去除所述第一间隙壁并进行清洗,接着在所述栅极结构的侧壁上形成第二间隙壁,然后执行源漏注入,在所述LDD区域中形成源漏极,通过所述方法制备得到的半导体器件的击穿性能得到极大改善,进一步提高了器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1a-1d为本发明一实施方式中所述半导体器件的制备过程示意图;
图2为本发明一实施方式中所述半导体器件的制备工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、
“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
目前所述半导体器件的制备方法为:首先提供半导体衬底,在所述半导体衬底上形成栅极介电层,在所述栅极介电层上形成第一栅极材料层、ONO隔离层、第二栅极材料层,然后图案化所述第一栅极材料层、ONO隔离层、第二栅极材料层,以在所述半导体衬底上分别形成浮栅和控制栅,然后对所述栅极进行氧化步骤,以在所述栅极的侧壁上形成氧化物层,然后执行LDD离子注入以在所述栅极两侧的所述衬底中形成LDD掺杂区域,然后在所述浮栅和控制栅的侧壁上形成间隙壁层,最后执行离子注入,以在所述LDD区域中形成源漏。
通过所述方法制备得到的器件中,随着栅极长度的减小,器件的击穿问题(Devicepunchthrough)变得更加容易,因此需要对所述制备方法作进一步的改进,以便消除上述问题。
实施例1
下面结合附图1a-1d对本发明的一种具体实施方式进行说明。
首先,执行步骤101,提供半导体衬底101,在所述半导体衬底101上形成栅极结构。
首先,参照图1a,其中所述半导体衬底101可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
此外,半导体衬底101上可以被定义有源区。在该有源区上还可以包含有其他的有源器件,为了方便,在所示图形中并没有标示。
在所述半导体衬底101上形成栅极介电层102,其中,所述栅极介电层102可以选用本领域常用的介电材料,例如可以选用氧化物。
当选用氧化物作为所述栅极介电层102时,所述栅极介电层102的形成方法可以为高温氧化或者沉积方法,并不局限于某一种方法,可以根据需要进行选择。
在本发明中选用SiO2层作为栅极介电层102,所述栅极介电层102的厚度可以为1-20nm,但不仅仅局限于该厚度,本领域技术人员可以根据需要进行调整,以获得更好效果。
在该步骤中作为一种具体实施方式,沉积所述SiO2层时可以选用热氧化、原子层沉积、化学气相沉积、电子束蒸发或磁控溅射方法。
执行步骤102,在所述栅极介电层102上依次形成浮栅材料层、隔离材料层和控制栅材料层,并图案化所述浮栅材料层、所述隔离材料层和所述控制栅材料层,以形成栅极结构。
具体地,如图1a所示,接着在所述栅极介电层102上形成浮栅材料层,其中所述浮栅材料层选用半导体材料,例如硅、多晶硅或者Ge等,并不局限于某一种材料,所述浮栅材料层103的沉积方法可以选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
在该实施例中,形成多晶硅的浮栅材料层,所述多晶硅选用外延方法形成,具体地,在具体实施例中以硅为例作进一步说明,反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室,在反应室进行高温化学反应,使含硅反应气体还原或热分解,所产生的硅原子在栅极介电层表面上外延生长。
进一步,在所述浮栅材料层上形成隔离材料层,所述隔离材料层可以选用本领域常用的绝缘材料,例如ONO(氧化物-氮化物-氧化物的结构绝缘隔离层),但是并不局限于所述材料。
然后在所述隔离材料层的上方形成控制栅材料层,其中所述控制栅材料层可以选用和所述浮栅材料层相同的材料,也可以选用不同的材料,例如可以在形成金属栅极作为控制栅。
图案化所述图案化所述浮栅材料层、所述隔离材料层和所述控制栅材料层,以形成浮栅103、隔离层和控制栅104,以形成所述栅极结构。
具体地图案化方法包括但不局限于下述方法:在所述控制栅材料层上形成有机分布层(Organicdistributionlayer,ODL),含硅的底部抗反射涂层(Si-BARC),在所述含硅的底部抗反射涂层(Si-BARC)上沉积图案化了的光刻胶层,或在所述控制栅材料层仅仅形成图案化了的光刻胶层,所述光刻胶上的图案定义了所要形成栅极结构的图形,然后以所述光刻胶层为掩膜层或以所述蚀刻所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻所述浮栅材料层、所述隔离材料层和所述控制栅材料层。
然后去除所述有机分布层(Organicdistributionlayer,ODL),含硅的底部抗反射涂层(Si-BARC),光刻胶层。
在该步骤中,选用干法蚀刻,反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。
在形成所述栅极结构之后还进一步包括对所述栅极结构进行氧化的步骤。
执行步骤103,在所述栅极结构的侧壁上形成第一间隙壁105,并执行LDD离子注入,以在所述栅极结构两侧的所述半导体衬底中形成LDD区域。
具体地,如图1b所示,在该步骤中,在所述半导体衬底和所述栅极结构上沉积第一间隙壁材料层;其中,所述第一间隙壁材料层选用聚合物材料层,然后图案化所述第一间隙壁材料层,以去除所述半导体衬底和所述栅极结构顶部的所述第一间隙壁材料层,仅保留所述栅极结构侧壁上的第一间隙壁材料层,以形成所述第一间隙壁。
然后,执行单元LDD(cellLDD)离子注入,具体地,在所述半导体衬底上形成LDD注入掩膜层并图案化,以在所述LDD注入掩膜层中形成要注入的区域的图案;然后以所述LDD注入掩膜层为掩膜执行单元LDD(cellLDD)离子注入,以形成所述单元LDD(cellLDD)区域;最后去除所述LDD注入掩膜层,以得到所述LDD区域。
其中,所述LDD离子注入方法、以及离子注入剂量均可以选用本领域常用的方法,在此再赘述。最后去除所述LDD注入掩膜层,所述去除方法可以选用灰化法,但并不局限于所述方法。
执行步骤104,去除所述第一间隙壁105,露出所述栅极结构。
具体地,如图1c所示,在该步骤中去除所述第一间隙壁105,露出所述栅极结构的侧壁,所述第一间隙壁105为聚合物,因此所述去除方法可以选用干法蚀刻或者湿法蚀刻。
在一实施方式中,可以选择N2中的作为蚀刻气氛,还可以同时加入其它少量气体例如CF4、CO2、O2,所述蚀刻压力可以为50-200mTorr,可选为100-150mTorr,功率为200-600W,在本发明中所述蚀刻时间为5-80s,可选为10-60s,同时在本发明中选用较大的气体流量,在本发明所述N2的流量为30-300sccm,可选为50-100sccm。
在去除所述第一间隙壁105之后,还进一步包括执行湿法清洗的步骤,所述湿法清洗可以选用本领域常用的清洗方法,例如所述湿法清洗选用HCl和NaOH,以去除所述栅极结构侧壁上残留的所述第一间隙壁。
执行步骤105,在所述栅极结构的侧壁上形成第二间隙壁106,并执行源漏注入,以在所述LDD区域中形成源漏极。
具体地,如图1d所示,然后在所述栅极结构的侧壁上形成第二间隙壁106,所述第二间隙壁106可以为SiO2、SiN、SiOCN中一种或者它们组合构成。例如第二间隙壁106为氧化硅、氮化硅共同组成,具体工艺为:在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层,然后采用蚀刻方法形成第二间隙壁106。
所述第二间隙壁106的厚度大于所述第一间隙壁105的厚度。
然后在所述半导体衬底上形成源漏注入掩膜层;以所述源漏注入掩膜层为掩膜,执行单元源漏(cellS/D)注入,以在所述半导体衬底中形成单元源漏(cellS/D)极。
具体地,在所述栅极结构两侧的半导体材料层上进行单元源漏(cellS/D)注入,其中所述单元源漏(cellS/D)的离子类型以及掺杂的浓度均可以选用本领域常用范围。在本发明中选用的掺杂能量为1000ev-30kev,可选为1000-10kev,以保证其掺杂浓度能够达到5E17~1E25原子/cm3。
进一步,在源漏注入后还可以进行退火步骤,具体地,执行所述热退火步骤后,可以将硅片上的损害消除,少数载流子寿命以及迁移率会得到不同程度的恢复,杂质也会得到一定比例的激活,因此可以提高器件效率。
至此,完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后,还可以包括其他相关步骤,此处不再赘述。并且,除了上述步骤之外,本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤,这些步骤均可以通过现有技术中的各种工艺来实现,此处不再赘述。
本发明为了解决现有技术中存在的问题,提供了一种半导体器件的制备方法,在所述方法中首先在所述栅极结构的侧壁上形成第一间隙壁,然后执行LDD注入,形成LDD区域,然后去除所述第一间隙壁并进行清洗,接着在所述栅极结构的侧壁上形成第二间隙壁,然后执行源漏注入,在所述LDD区域中形成源漏极,通过所述方法制备得到的半导体器件的击穿性能得到极大改善,进一步提高了器件的良率。
其中,图2为本发明一具体实施方式中半导体器件的工艺流程图,具体地包括以下步骤:
步骤S1:提供半导体衬底,在所述半导体衬底上形成有栅极结构;
步骤S2:在所述栅极结构的侧壁上形成第一间隙壁,并执行LDD注入,以在所述栅极结构两侧的所述半导体衬底中形成LDD区域;
步骤S3:去除所述第一间隙壁,露出所述栅极结构;
步骤S4:在所述栅极结构的侧壁上形成第二间隙壁,并执行源漏注入,以在所述半导体衬底中形成源漏极。
实施例2
本发明还提供了一种半导体存储器件,所述半导体存储器件选用实施例1所述的方法制备。通过所述方法制备得到的半导体存储器件的击穿性能得到极大改善,进一步提高了器件的良率。
实施例3
本发明还提供了一种电子装置,包括实施例2所述的半导体存储器件。其中,半导体存储器件为实施例2所述的半导体存储器件,或根据实施例1所述的制备方法得到的半导体存储器件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置,由于使用了上述的半导体器件,因而具有更好的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种半导体存储器件的制备方法,包括:
步骤S1:提供半导体衬底,在所述半导体衬底上形成有栅极结构;
步骤S2:在所述栅极结构的侧壁上形成第一间隙壁,并执行LDD注入,以在所述栅极结构两侧的所述半导体衬底中形成LDD区域;
步骤S3:去除所述第一间隙壁,露出所述栅极结构;
步骤S4:在所述栅极结构的侧壁上形成第二间隙壁,并执行源漏注入,以在所述半导体衬底中形成源漏极。
2.根据权利要求1所述的方法,其特征在于,所述第二间隙壁的厚度大于所述第一间隙壁的厚度。
3.根据权利要求1所述的方法,其特征在于,在所述步骤S3中,在去除所述第一间隙壁之后,所述方法还进一步包括执行湿法清洗的步骤。
4.根据权利要求1所述的方法,其特征在于,在所述步骤S1中,所述栅极结构包括位于栅极介电层上方的浮栅、隔离层和控制栅。
5.根据权利要求1所述的方法,其特征在于,所述步骤S1包括:
步骤S11:提供半导体衬底,在所述半导体衬底上形成有栅极介电层;
步骤S12:在所述栅极介电层上依次形成浮栅材料层、隔离材料层和控制栅材料层;
步骤S13:图案化所述浮栅材料层、所述隔离材料层和所述控制栅材料层,以形成所述栅极结构。
6.根据权利要求1或5所述的方法,其特征在于,在所述步骤S1中,在形成所述栅极结构之后还进一步包括对所述栅极结构进行氧化的步骤。
7.根据权利要求1所述的方法,其特征在于,在所述步骤S2中,所述第一间隙壁层选用聚合物材料层。
8.根据权利要求1所述的方法,其特征在于,所述步骤S2包括:
步骤S21:在所述半导体衬底和所述栅极结构上沉积第一间隙壁材料层;
步骤S22:图案化所述第一间隙壁材料层,以在所述栅极结构的侧壁上形所述第一间隙壁。
9.根据权利要求8所述的方法,其特征在于,在所述步骤S22之后还进一步包括:
步骤S23:在所述半导体衬底上形成图案化的LDD注入掩膜层;
步骤S24:以所述LDD注入掩膜层为掩膜执行LDD离子注入,以形成所述LDD区域;
步骤S25:去除所述LDD注入掩膜层。
10.根据权利要求1所述的方法,其特征在于,所述步骤S4包括:
步骤S41:在所述半导体衬底上形成源漏注入掩膜层;
步骤S42:以所述源漏注入掩膜层为掩膜,执行源漏注入,以形成所述源漏极。
11.一种基于权利要求1至10之一所述的方法制备得到的半导体存储器件。
12.一种电子装置,包括权利要求11所述的半导体存储器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410395303.8A CN105448838A (zh) | 2014-08-12 | 2014-08-12 | 一种半导体存储器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410395303.8A CN105448838A (zh) | 2014-08-12 | 2014-08-12 | 一种半导体存储器件及其制备方法、电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105448838A true CN105448838A (zh) | 2016-03-30 |
Family
ID=55558876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410395303.8A Pending CN105448838A (zh) | 2014-08-12 | 2014-08-12 | 一种半导体存储器件及其制备方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448838A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215145B1 (en) * | 1998-04-06 | 2001-04-10 | Micron Technology, Inc. | Dense SOI flash memory array structure |
US7105425B1 (en) * | 2002-05-16 | 2006-09-12 | Advanced Micro Devices, Inc. | Single electron devices formed by laser thermal annealing |
KR20080059771A (ko) * | 2006-12-26 | 2008-07-01 | 동부일렉트로닉스 주식회사 | 반도체장치의 제조방법 |
US20080224212A1 (en) * | 2007-03-16 | 2008-09-18 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
CN101677089A (zh) * | 2008-09-19 | 2010-03-24 | 海力士半导体有限公司 | 非易失存储器件及其制造方法 |
US20110233642A1 (en) * | 2008-06-03 | 2011-09-29 | Ronald Kakoschke | Semiconductor device |
-
2014
- 2014-08-12 CN CN201410395303.8A patent/CN105448838A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215145B1 (en) * | 1998-04-06 | 2001-04-10 | Micron Technology, Inc. | Dense SOI flash memory array structure |
US7105425B1 (en) * | 2002-05-16 | 2006-09-12 | Advanced Micro Devices, Inc. | Single electron devices formed by laser thermal annealing |
KR20080059771A (ko) * | 2006-12-26 | 2008-07-01 | 동부일렉트로닉스 주식회사 | 반도체장치의 제조방법 |
US20080224212A1 (en) * | 2007-03-16 | 2008-09-18 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
US20110233642A1 (en) * | 2008-06-03 | 2011-09-29 | Ronald Kakoschke | Semiconductor device |
CN101677089A (zh) * | 2008-09-19 | 2010-03-24 | 海力士半导体有限公司 | 非易失存储器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105428238B (zh) | 一种FinFET器件及其制作方法和电子装置 | |
CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
CN105990428B (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN104681494A (zh) | 一种半导体存储器件及其制备方法 | |
CN105990146A (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN106611708B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN106601677A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105355599B (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
CN106601688A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN102610508A (zh) | 浮栅的制作方法 | |
CN107799470A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN106611709B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105448838A (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN103383961A (zh) | FinFET结构及其制造方法 | |
CN105990151A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN106024713A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN102044492B (zh) | 用于制造半导体器件的方法 | |
CN106252282A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN105336611A (zh) | 一种FinFET器件的制作方法 | |
CN105789213A (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
CN105789136A (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
CN105097811A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105789134B (zh) | 一种半导体存储器件及其制备方法、电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |
|
RJ01 | Rejection of invention patent application after publication |