CN105448655A - 多孔低介电薄膜、其制作方法及包括其的层间介质层 - Google Patents
多孔低介电薄膜、其制作方法及包括其的层间介质层 Download PDFInfo
- Publication number
- CN105448655A CN105448655A CN201410443187.2A CN201410443187A CN105448655A CN 105448655 A CN105448655 A CN 105448655A CN 201410443187 A CN201410443187 A CN 201410443187A CN 105448655 A CN105448655 A CN 105448655A
- Authority
- CN
- China
- Prior art keywords
- porous low
- low dielectric
- dielectric material
- material layer
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本申请公开了一种多孔低介电薄膜、其制作方法及包括其的层间介质层。其中,该多孔低介电薄膜包括沿远离半导体基材的方向上依次设置的至少两层多孔低介电材料层,且在沿远离半导体基材的方向上各层多孔低介电材料层中的平均孔径依次增加。本申请通过提供的多孔低介电薄膜中气孔尺寸得以减小,进而提高了多孔低介电薄膜的力学强度。同时,多孔低介电薄膜中由于其力学强度较低引起的分层现象得以减少,从而提高了多孔低介电薄膜的绝缘性能。
Description
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种多孔低介电薄膜、其制作方法及包括其的层间介质层。
背景技术
在半导体器件中通常在金属层和半导体基体之间,以及相邻金属层之间形成层间介质层,以将金属层和半导体基体以及相邻金属层隔离开。该层间介质层通常包括沿远离半导体基体方向上依次设置的扩散阻挡层、介电材料初始层和低介电材料层。由于多孔低介电薄膜具有较小的介电常数和绝缘性能,因此通常采用多孔低介电薄膜作为为多孔低介电薄膜。
形成上述多孔低介电薄膜的方法通常包括以下步骤:首先,以硅前驱体和氧气为反应气体,采用等离子增强化学气相沉积工艺在介电材料初始层沉积形成多孔低介电薄膜;然后,采用UV照射多孔低介电薄膜,以使多孔低介电薄膜中孔径分布更为均匀。
采用上述方法所制得的多孔低介电薄膜中气孔尺寸比较大(通常为以上),然而多孔低介电薄膜中气孔尺寸越大,其力学强度越低。因此,现有多孔低介电薄膜的力学强度太低,导致多孔低介电薄膜容易产生分层,进而降低了多孔低介电薄膜的绝缘性能(隔离性能)。针对上述问题,目前还没有有效的解决方法。
发明内容
本申请旨在提供一种多孔低介电薄膜、其制作方法及包括其的层间介质层,以提高多孔低介电薄膜的力学强度。
为了实现上述目的,本申请提供了一种多孔低介电薄膜,该多孔低介电薄膜包括沿远离半导体基材的方向上依次设置的至少两层多孔低介电材料层,且在沿远离半导体基材的方向上各层多孔低介电材料层中的平均孔径依次增加。
进一步地,上述多孔低介电薄膜中,多孔低介电薄膜包括在沿远离半导体基材的方向上依次设置的第一多孔低介电材料层、第二多孔低介电材料层和第三多孔低介电材料层。
进一步地,上述多孔低介电薄膜中,第一多孔低介电材料层中的孔径分布范围为第二多孔低介电材料层中孔径分布范围为和第三多孔低介电材料层中的孔径分布范围为
进一步地,上述多孔低介电薄膜中,第一多孔低介电材料层、第二多孔低介电材料层和第三多孔低介电材料层的厚度之比为1:0.5~2:0.5~2。
进一步地,上述多孔低介电薄膜中,多孔低介电薄膜的材料为SiO2、SiOC或SiON。
本申请还提供了一种多孔低介电薄膜的制作方法,该制作方法包括:在半导体基体上沿远离半导体基体的方向上依次形成至少两层多孔低介电材料层,且在沿远离半导体基材的方向上各层多孔低介电材料层中的平均孔径依次增加。
进一步地,至少两层多孔低介电材料层包括在沿远离半导体基材的方向上依次形成的第一多孔低介电材料层、第二多孔低介电材料层和第三多孔低介电材料层。
进一步地,上述制作方法中,在形成多孔低介电薄膜的步骤中,形成孔径分布范围为的第一多孔低介电材料层,孔径分布范围为和的第二多孔低介电材料层,以及孔径分布范围为的第三多孔低介电材料层。
进一步地,上述制作方法中,在形成第一多孔低介电材料层的步骤中,以硅前驱体、氧气和环丙烯为反应气体;在形成第二多孔低介电材料层的步骤中,以硅前驱体、氧气、环丙烯和1-甲基-4-(1-甲基乙基)-1,4-环己二烯为反应气体;在形成第三多孔低介电材料层的步骤中,以硅前驱体、氧气和1-甲基-4-(1-甲基乙基)-1,4-环己二烯为反应气体。
进一步地,上述制作方法中,硅前驱体为四甲基硅烷、四乙基硅烷或甲基二乙氧基硅烷。
本申请还提供了一种层间介质层,包括沿远离半导体基体方向上依次设置的扩散阻挡层、介电材料初始层和多孔低介电薄膜,其中多孔低介电薄膜为本申请提供的多孔低介电薄膜。
应用本申请的技术方案,本申请通过提供一种包括沿远离半导体基材的方向上依次设置的至少两层多孔低介电材料层的多孔低介电薄膜,且在沿远离半导体基材的方向上各层多孔低介电材料层中的平均孔径依次增加,且顶层多孔低介电材料层中的平均孔径小于或等于相对现有多孔低介电薄膜中气孔尺寸,从而使得多孔低介电薄膜中气孔尺寸得以减小,进而提高了多孔低介电薄膜的力学强度。同时,多孔低介电薄膜中由于其力学强度较低引起的分层现象得以减少,从而提高了多孔低介电薄膜的绝缘性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请实施方式所提供的多孔低介电薄膜的剖面结构示意图;
图2示出了本申请一种优选实施方式所提供的多孔低介电薄膜的制作方法的流程示意图;
图3示出了在本申请一种优选实施方式所提供的多孔低介电薄膜的制作方法中,在半导体基材上形成第一多孔低介电材料层后的基体的剖面结构示意图;
图4示出了在图3所示的第一多孔低介电材料层上形成第二多孔低介电材料层后的基体的剖面结构示意图;
图5示出了在图4所示的第二多孔低介电材料层上形成第三多孔低介电材料层后的基体的剖面结构示意图;以及
图6示出了本申请实施方式所提供的层间介质层的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
在下面的描述中,技术术语“平均孔径”是指多孔低介电材料层中孔径的平均值,技术术语“孔径分布范围”是指多孔低介电材料层中数量占全部气孔中数量百分比30%以上的气孔的尺寸分布范围。
正如背景技术中所介绍的,现有层间介质层中多孔低介电薄膜的力学强度太低,导致多孔低介电薄膜容易产生分层,进而降低了多孔低介电薄膜的绝缘性能。本申请的发明人针对上述问题进行研究,提出了一种多孔低介电薄膜。该多孔低介电薄膜包括沿远离半导体基材的方向上依次设置的至少两层多孔低介电材料层,且在沿远离半导体基材的方向上各层多孔低介电材料层中的平均孔径依次增加。
上述多孔低介电薄膜中,通过在沿远离半导体基材的方向上形成平均孔径依次增加的各层多孔低介电材料层,且顶层多孔低介电材料层中的平均孔径小于或等于相对现有多孔低介电薄膜中气孔尺寸,从而使得多孔低介电薄膜中气孔尺寸得以减小,进而提高了多孔低介电薄膜的力学强度。同时,多孔低介电薄膜中由于其力学强度较低引起的分层现象得以减少,从而提高了多孔低介电薄膜的绝缘性能。
上述多孔低介电薄膜包括至少两层多孔低介电材料层,具体地,多孔低介电薄膜可以包括两层多孔低介电材料层,或三层多孔低介电材料层,或三层以上多孔低介电材料层。本领域的技术人员可以根据本申请的教导,以及实际工艺需求设定多孔低介电薄膜中多孔低介电材料层的层数。
为了进一步提高多孔低介电薄膜的力学强度,在一种优选实施方式中,上述多孔低介电薄膜30包括在沿远离半导体基材的方向上依次设置的第一多孔低介电材料层31、第二多孔低介电材料层32和第三多孔低介电材料层33,其结构如图1所示。其中,第一多孔低介电材料层31的平均孔径小于第二多孔低介电材料层32的平均孔径,第二多孔低介电材料层32的平均孔径小于第三多孔低介电材料层33的平均孔径。
本领域的技术人员可以根据本申请的教导设定上述第一多孔低介电材料层31、第二多孔低介电材料层32和第三多孔低介电材料层33中的孔径分布范围。优选地,第一多孔低介电材料层31中的孔径分布范围为第二多孔低介电材料层32中孔径分布范围为和第三多孔低介电材料层33中的孔径分布范围为该优选实施方式所提供的多孔低介电薄膜30不但具有较高的力学强度,而且其具有较低的介电常数。
同样地,本领域的技术人员可以根据本申请的教导设定上述第一多孔低介电材料层31、第二多孔低介电材料层32和第三多孔低介电材料层33的厚度之比。为了进一步高多孔低介电薄膜30的力学强度,在一种优选实施方式中,第一多孔低介电材料层31、第二多孔低介电材料层32和第三多孔低介电材料层33的厚度之比为1:0.5~2:0.5~2。
上述多孔低介电薄膜30的材料可以为本领域中常见的低介电材料,例如硅氧化物等。优选地,多孔低介电薄膜30的材料为SiO2、SiOC或SiON。当然,本申请提供的多孔低介电薄膜30的材料还可以为其他材料,并不仅限于此优选实施方式。
本申请还提供了一种多孔低介电薄膜的制作方法,该制作方法包括:在半导体基体上沿远离半导体基体的方向上依次形成至少两层多孔低介电材料层,且在沿远离半导体基材的方向上各层多孔低介电材料层中的平均孔径依次增加。
该制作方法通过在沿远离半导体基材的方向上依次形成至少两层多孔低介电材料层的多孔低介电薄膜,且在沿远离半导体基材的方向上各层多孔低介电材料层中的平均孔径依次增加,且顶层多孔低介电材料层中的平均孔径小于或等于相对现有多孔低介电薄膜中气孔尺寸,从而使得多孔低介电薄膜中气孔尺寸得以减小,进而提高了多孔低介电薄膜的力学强度。同时,所形成多孔低介电薄膜中由于其力学强度较低引起的分层现象得以减少,从而提高了多孔低介电薄膜的绝缘性能。
该制作方法中,沿远离半导体基材的方向上依次形成至少两层多孔低介电材料层以形成多孔低介电薄膜。具体地,多孔低介电薄膜可以包括两层多孔低介电材料层,或三层多孔低介电材料层,或三层以上多孔低介电材料层。本领域的技术人员可以根据本申请的教导,以及实际工艺需求设定所形成多孔低介电薄膜中多孔低介电材料层的层数。
如图2所示,在一种优选实施方式中,形成多孔低介电薄膜的步骤包括:在沿远离半导体基材的方向上形成第一多孔低介电材料层;在第一多孔低介电材料层上形成第二多孔低介电材料层;在二多孔低介电材料层上形成第三多孔低介电材料层。
在上述优选实施方式中,可以通过调控形成第一多孔低介电材料层、第二多孔低介电材料层和第三多孔低介电材料层的工艺参数(所采用反应气体的种类、配比以及反应时间等),以实现第一多孔低介电材料层、第二多孔低介电材料层和第三多孔低介电材料层中的平均孔径依次增加的目的。
作为示例,该优选实施方式通过调节所采用反应气体的种类以实现第一多孔低介电材料层、第二多孔低介电材料层和第三多孔低介电材料层中的平均孔径依次增加的目的。具体地,在形成第一多孔低介电材料层的步骤中,以硅前驱体、氧气和环丙烯为反应气体;在形成第二多孔低介电材料层的步骤中,以硅前驱体、氧气、环丙烯和1-甲基-4-(1-甲基乙基)-1,4-环己二烯为反应气体;在形成第三多孔低介电材料层的步骤中,以硅前驱体、氧气和1-甲基-4-(1-甲基乙基)-1,4-环己二烯为反应气体。
下面将更详细地描述上述优选实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图3至图5示出了本申请上述优选实施方式提供的多孔低介电薄膜的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图3至图5,进一步说明本申请上述优选实施方式提供的多孔低介电薄膜的制作方法。
首先,在沿远离半导体基材的方向上形成第一多孔低介电材料层31,其结构如图3所示。其中,第一多孔低介电材料层31的气孔尺寸可以根据形成第一多孔低介电材料层31的工艺参数(所采用反应气体的种类、配比以及反应时间等)。在一种优选的实施方式中,在该步骤中形成孔径分布范围为的第一多孔低介电材料层31。另外,需要注意的是,半导体基材包括衬底以及形成于衬底上的器件,例如扩散阻挡层和介电材料初始层。
优选地,在形成第一多孔低介电材料层31的步骤中以硅前驱体、氧气和环丙烯为反应气体。形成第一多孔低介电材料层31的其他工艺参数可以根据现有技术进行设定。可选的,在形成第一多孔低介电材料层31的步骤中,硅前驱体的流量为2000~4000sccm,氧气的流量为3000~5000sccm,环丙烯的流量为2000~4000sccm,反应温度为600~800℃,反应时间为30~120s。其中,硅前驱体优选为四甲基硅烷、四乙基硅烷或甲基二乙氧基硅烷(DEMS)。当然,硅前驱体还可以为甲基硅烷、三甲基硅烷、二乙基硅烷等其他有机硅烷。
然后,在第一多孔低介电材料层31上形成第二多孔低介电材料层32。第二多孔低介电材料层32的气孔尺寸可以根据形成第二多孔低介电材料层32的工艺参数(所采用反应气体的种类、配比以及反应时间等)进行调整。在一种优选的实施方式中,在该步骤中形成孔径分布范围为或的第二多孔低介电材料层32。
优选地,在形成第二多孔低介电材料层32的步骤中,以硅前驱体、氧气、环丙烯和1-甲基-4-(1-甲基乙基)-1,4-环己二烯(简称为ATRP)为反应气体。形成第二多孔低介电材料层32的其他工艺参数可以根据现有技术进行设定。可选的,在形成第二多孔低介电材料层32的步骤中,硅前驱体的流量为2000~4000sccm,氧气的流量为3000~5000sccm,环丙烯的流量为2000~4000sccm,1-甲基-4-(1-甲基乙基)-1,4-环己二烯的流量为2000~4000sccm,反应温度为600~800℃,反应时间为30~120s。
最后,在二多孔低介电材料层上形成第三多孔低介电材料层33。第二多孔低介电材料层32的气孔尺寸可以根据形成第二多孔低介电材料层32的工艺参数(所采用反应气体的种类、配比以及反应时间等)。在一种优选的实施方式中,在该步骤中形成孔径分布范围为的第三多孔低介电材料层33。
优选地,在形成第三多孔低介电材料层33的步骤中,以硅前驱体、氧气和1-甲基-4-(1-甲基乙基)-1,4-环己二烯为反应气体。形成第三多孔低介电材料层33的其他工艺参数可以根据现有技术进行设定。可选的,在形成第三多孔低介电材料层33的步骤中,硅前驱体的流量为2000~4000sccm,氧气的流量为3000~5000sccm,1-甲基-4-(1-甲基乙基)-1,4-环己二烯的流量为2000~4000sccm,反应温度为600~800℃,反应时间为30~120s。
同时,本申请还提供了一种层间介质层。如图6所示,该层间介质层包括沿远离半导体基体方向上依次设置的扩散阻挡层10、介电材料初始层20和多孔低介电薄膜30,其中多孔低介电薄膜30为本申请提供的多孔低介电薄膜30。该层间介质层中多孔低介电薄膜30的力学强度得以提高,且多孔低介电薄膜30中由于其力学强度较低引起的分层现象得以减少,从而提高了多孔低介电薄膜30的绝缘性能,进而提高了层间介质层的隔离性能。
上述扩散阻挡层10的材料可以为氧化硅、氮化硅和氮氧硅等,形成扩散阻挡层10的工艺包括但不限于采用化学气相沉积、蒸发和溅射等。上述介电材料初始层20可以为低介电常数材料,例如SiOC等,形成介电材料初始层20的工艺包括但不限于采用化学气相沉积、蒸发和溅射等。上述工艺为本领域现有技术,在此不再赘述。
本申请还对包括本申请优选实施方式提供的层间介质层的器件和包括现有技术中层间介质层的器件进行了漏电流等性能测试。实验结果表明,本申请优选实施方式提供的层间介质层的绝缘性能明显优于现有技术中层间介质层的绝缘性能。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:本申请通过提供一种包括沿远离半导体基材的方向上依次设置的至少两层多孔低介电材料层的多孔低介电薄膜,且在沿远离半导体基材的方向上各层多孔低介电材料层中的平均孔径依次增加,同时顶层多孔低介电材料层中的平均孔径小于或等于相对现有多孔低介电薄膜中气孔尺寸,从而使得多孔低介电薄膜中气孔尺寸得以减小,进而提高了多孔低介电薄膜的力学强度。同时,多孔低介电薄膜中由于其力学强度较低引起的分层现象得以减少,从而提高了多孔低介电薄膜的绝缘性能。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种多孔低介电薄膜,其特征在于,所述多孔低介电薄膜包括沿远离半导体基材的方向上依次设置的至少两层多孔低介电材料层,且在沿远离所述半导体基材的方向上各层所述多孔低介电材料层中的平均孔径依次增加。
2.根据权利要求1所述的多孔低介电薄膜,其特征在于,所述多孔低介电薄膜包括在沿远离所述半导体基材的方向上依次设置的第一多孔低介电材料层、第二多孔低介电材料层和第三多孔低介电材料层。
3.根据权利要求2所述的多孔低介电薄膜,其特征在于,所述第一多孔低介电材料层中的孔径分布范围为所述第二多孔低介电材料层中孔径分布范围为和所述第三多孔低介电材料层中的孔径分布范围为
4.根据权利要求2所述的多孔低介电薄膜,其特征在于,所述第一多孔低介电材料层、所述第二多孔低介电材料层和所述第三多孔低介电材料层的厚度之比为1:0.5~2:0.5~2。
5.根据权利要求1至4中任一项所述的多孔低介电薄膜,其特征在于,所述多孔低介电薄膜的材料为SiO2、SiOC或SiON。
6.一种多孔低介电薄膜的制作方法,其特征在于,所述制作方法包括:在半导体基体上沿远离所述半导体基体的方向上依次形成至少两层多孔低介电材料层,且在沿远离所述半导体基材的方向上各层所述多孔低介电材料层中的平均孔径依次增加。
7.根据权利要求6所示的制作方法,其特征在于,所述至少两层多孔低介电材料层包括在沿远离所述半导体基材的方向上依次形成的第一多孔低介电材料层、第二多孔低介电材料层和第三多孔低介电材料层。
8.根据权利要求7所述的制作方法,其特征在于,在形成所述多孔低介电薄膜的步骤中,形成孔径分布范围为的所述第一多孔低介电材料层,孔径分布范围为和的所述第二多孔低介电材料层,以及孔径分布范围为的所述第三多孔低介电材料层。
9.根据权利要求8所述的制作方法,其特征在于,
在形成所述第一多孔低介电材料层的步骤中,以硅前驱体、氧气和环丙烯为反应气体;
在形成所述第二多孔低介电材料层的步骤中,以硅前驱体、氧气、环丙烯和1-甲基-4-(1-甲基乙基)-1,4-环己二烯为反应气体;
在形成所述第三多孔低介电材料层的步骤中,以硅前驱体、氧气和1-甲基-4-(1-甲基乙基)-1,4-环己二烯为反应气体。
10.根据权利要求9所述的制作方法,其特征在于,所述硅前驱体为四甲基硅烷、四乙基硅烷或甲基二乙氧基硅烷。
11.一种层间介质层,包括沿远离半导体基体方向上依次设置的扩散阻挡层、介电材料初始层和多孔低介电薄膜,其特征在于,所述多孔低介电薄膜为权利要求1至5中任一项所述的多孔低介电薄膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410443187.2A CN105448655B (zh) | 2014-09-02 | 2014-09-02 | 多孔低介电薄膜、其制作方法及包括其的层间介质层 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410443187.2A CN105448655B (zh) | 2014-09-02 | 2014-09-02 | 多孔低介电薄膜、其制作方法及包括其的层间介质层 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448655A true CN105448655A (zh) | 2016-03-30 |
CN105448655B CN105448655B (zh) | 2019-01-08 |
Family
ID=55558726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410443187.2A Active CN105448655B (zh) | 2014-09-02 | 2014-09-02 | 多孔低介电薄膜、其制作方法及包括其的层间介质层 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448655B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050101119A1 (en) * | 2003-11-06 | 2005-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Insulating layer having graded densification |
CN1938833A (zh) * | 2004-03-31 | 2007-03-28 | 应用材料公司 | 促进多孔低k膜与下方阻挡层的粘附的技术 |
CN101958310A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及半导体器件的形成方法 |
CN103871962A (zh) * | 2012-12-18 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
-
2014
- 2014-09-02 CN CN201410443187.2A patent/CN105448655B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050101119A1 (en) * | 2003-11-06 | 2005-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Insulating layer having graded densification |
CN1938833A (zh) * | 2004-03-31 | 2007-03-28 | 应用材料公司 | 促进多孔低k膜与下方阻挡层的粘附的技术 |
CN101958310A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及半导体器件的形成方法 |
CN103871962A (zh) * | 2012-12-18 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105448655B (zh) | 2019-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102136769B1 (ko) | Pecvd 프로세스에서 우수한 접착 강도를 갖고 유전 상수 증가를 최소화하기 위한 접착 층 | |
CN104766890B (zh) | 薄膜晶体管及其制造方法和应用 | |
US20150270189A1 (en) | Low-K Dielectric Layer and Porogen | |
US9490152B2 (en) | Asymmetrical chamber configuration | |
CN108807339A (zh) | 金属连线间形成空气隙的方法和金属连线结构 | |
CN105448655A (zh) | 多孔低介电薄膜、其制作方法及包括其的层间介质层 | |
US7005724B2 (en) | Semiconductor device and a method of manufacture therefor | |
TW201207941A (en) | Improving conformality of oxide layers along sidewalls of deep vias | |
CN101393865B (zh) | 超低介电常数介电层及其形成方法 | |
US20100210116A1 (en) | Methods of forming vapor thin films and semiconductor integrated circuit devices including the same | |
WO2015184573A1 (zh) | 一种超低介电常数绝缘薄膜及其制备方法 | |
JP2009206516A (ja) | シリコンウェハ中の制御されたエッジ厚さ | |
CN104282620B (zh) | 半导体互连结构的制作方法 | |
CN105448884A (zh) | 介质层结构、其制备方法及半导体器件 | |
CN105575886A (zh) | 互连介质层的制作方法、互连介质层和互连层的制作方法 | |
CN104752400A (zh) | 互连介质层、其制作方法及包括其的半导体器件 | |
CN105551962B (zh) | 次常压无掺杂硅玻璃成膜方法 | |
US8092861B2 (en) | Method of fabricating an ultra dielectric constant (K) dielectric layer | |
CN104810275B (zh) | 一种晶圆表面平坦化工艺 | |
US9150963B2 (en) | Method for depositing phosphosilicate glass | |
US20070184194A1 (en) | Technique for depositing metallic films using ion implantation surface modification for catalysis of electroless deposition | |
CN103839871B (zh) | 一种半导体器件的制造方法 | |
CN105990105A (zh) | 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件 | |
CN103094076B (zh) | 用于提高0.18μm工艺MIM电容性能的方法 | |
CN108493238B (zh) | 薄膜晶体管及制作方法、阵列基板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |