CN108807339A - 金属连线间形成空气隙的方法和金属连线结构 - Google Patents

金属连线间形成空气隙的方法和金属连线结构 Download PDF

Info

Publication number
CN108807339A
CN108807339A CN201810564832.4A CN201810564832A CN108807339A CN 108807339 A CN108807339 A CN 108807339A CN 201810564832 A CN201810564832 A CN 201810564832A CN 108807339 A CN108807339 A CN 108807339A
Authority
CN
China
Prior art keywords
metal
connecting line
metal connecting
gap
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810564832.4A
Other languages
English (en)
Other versions
CN108807339B (zh
Inventor
孙玉红
吴建荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810564832.4A priority Critical patent/CN108807339B/zh
Publication of CN108807339A publication Critical patent/CN108807339A/zh
Application granted granted Critical
Publication of CN108807339B publication Critical patent/CN108807339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属连线间形成空气隙的方法和金属连线结构，该方法包括以下步骤：提供金属层间介质层；在所述金属层间介质层上形成金属层；刻蚀所述金属层形成相互间隔的多条金属连线；刻蚀金属层间介质层形成沟槽，所述沟槽的深度小于所述金属层间介质层的厚度，覆盖所述金属层依次沉积富硅氧化物、等离子体增强正硅酸乙酯和掺氟的二氧化硅或者依次沉积等离子体增强正硅酸乙酯和未掺氟的二氧化硅，以在所述金属连线间形成金属连线间介质层和空气隙。本发明能够改善金属连线侧壁的填充形貌，避免金属连线间发生短路现象。

Description

金属连线间形成空气隙的方法和金属连线结构
技术领域
本发明涉及半导体制造技术领域，特别涉及一种金属连线间形成空气隙的方法和金属连线结构。
背景技术
在半导体器件的制造技术领域中，金属连线间的寄生电容除了取决于金属间距、金属厚度和连线宽度之外，还受金属连线间的介质的介电常数的影响。在金属刻蚀之后填充的介质材料，通常为二氧化硅，其介电常数介于3.2-4.0之间。随着工艺节点的进步，金属连线的线宽和间距越来越小，金属连线之间的寄生电容也越来越大，对电路性能的影响也随之增大。而金属线的厚度和连线之间的最小距离受工艺节点所限，一般不能够任意变动。所以要实现更小的寄生电容，需要改变填充介质材料，以便得到较低的介电常数。在已知的物质中，干燥空气的介电常数最低，可以借助在金属连线间形成空气隙的方式来降低金属间介质的整体介电系数。由于金属连线间的寄生电容主要来自于在金属之间的隔离区域，边缘金属形成的电容只占很少的比例。因此，只需要在工艺制造过程中将空气隙形成于金属连线之间，其高度超过金属连线高度即可。请参考图1，在0.2微米以上的射频开关等半导体器件的制造工艺中形成空气隙的方法，包括以下步骤：
步骤01，提供金属层间介质层30；
步骤02，在金属层间介质层上形成金属层；
步骤03，刻蚀金属层形成互相间隔的多条金属连线；
步骤04，刻蚀金属层间介质层30形成沟槽，所述沟槽的深度小于所述金属层间介质层的厚度；
步骤05，覆盖金属层依次沉积富硅氧化物(Silicon Rich Oxide，SRO)51和掺氟的二氧化硅(Fluorinated Silicate Glass，FSG)52，以在金属连线间形成金属连线间介质层50和空气隙60。
上述方法，形成沟槽的目的是让最终形成的空气隙底部低于金属连线的底部。为了在金属连线之间形成尽可能大的空气隙，通常利用填充性能较差的等离子体化学气相沉积法沉积掺氟的二氧化硅52作为填充材料。为了阻挡掺氟的二氧化硅52中氟的穿透而腐蚀金属连线，还需要先填充一层富硅氧化层(SRO)51作为阻挡层。SRO的填充性能和FSG基本相同。在0.20微米的工艺中，可以满足要求。而在0.20微米以下例如0.13微米工艺节点时，当金属连线间距小于0.25微米以后，金属连线侧壁处的SRO和FSG的厚度较薄，尤其在金属连线底部边缘覆盖不足的位置，并且金属连线侧壁的角落边缘轮廓还存在裂隙，如图2中空气隙与金属连线侧壁角落边缘交界处狭长的呈细缝状线条为裂隙，请参考图2至图4，该裂隙会导致FSG中的氟(F)沿裂隙穿透到金属连线铝附近,然后与铝(Al)接触发生化学反应,导致Al和F的反应生成物70流动到空气隙60中，从而造成空气隙两侧的金属连线短路。也就是说，在0.20微米以下的工艺中，金属连线的关键尺寸变小，其金属连线之间的间隔尺寸也会随之变小，则采用SRO和FSG作为沟槽填充材料时，不仅导致小间距金属连线的侧壁覆盖的二氧化硅的填充效果不好而影响了金属连线的侧壁结构的形貌，而且还导致小间距金属连线间发生短路现象。因此，如何改善金属连线侧壁填充形貌是本领域技术人员亟需解决的技术问题。
发明内容
本发明所要解决的技术问题是，克服以上不足，提供了一种金属连线间形成空气隙的方法和金属连线结构，以改善金属连线侧壁的填充形貌，避免金属连线间发生短路现象。
为了解决上述技术问题，本发明提供一种金属连线间形成空气隙的方法，包括以下步骤：
提供金属层间介质层；
在所述金属层间介质层上形成金属层；
刻蚀所述金属层形成相互间隔的多条金属连线；
刻蚀所述金属层间介质层形成沟槽，所述沟槽的深度小于所述金属层间介质层的厚度；
覆盖所述金属层依次沉积富硅氧化物、等离子体增强正硅酸乙酯和掺氟的二氧化硅或者依次沉积等离子体增强正硅酸乙酯和未掺氟的二氧化硅，以在所述金属连线间形成金属连线间介质层和空气隙。
进一步的，本发明提供的金属连线间形成空气隙的方法，所述金属层间介质层为二氧化硅，所述金属层为铝。
进一步的，本发明提供的金属连线间形成空气隙的方法，沉积所述等离子体增强正硅酸乙酯的厚度为至
进一步的，本发明提供的金属连线间形成空气隙的方法，采用等离子体增强型化学气相沉积法沉积所述掺氟的二氧化硅或者未掺氟的二氧化硅。
进一步的，本发明提供的金属连线间形成空气隙的方法，所述空气隙的底部低于所述金属连线的底部，所述空气隙的顶部高于所述金属连线的顶部。
进一步的，本发明提供的金属连线间形成空气隙的方法，所述金属连线的关键尺寸为0.25微米以下。
进一步的，本发明提供的金属连线间形成空气隙的方法，所述金属连线间的第一宽度尺寸为0.12微米至0.18微米。
进一步的，本发明提供的金属连线间形成空气隙的方法，所述金属连线间的第二宽度尺寸为0.40微米至0.60微米。
为了解决上述技术问题，本发明还提供一种金属连线结构，采用上述的金属连线间形成空气隙的方法，包括刻蚀金属层形成多条互相间隔的金属连线，刻蚀金属层间介质层形成的沟槽，所述金属连线间填充有富硅氧化物层、等离子体增强正硅酸乙酯层和掺氟的二氧化硅层或者所述金属连线间填充有等离子体增强正硅酸乙酯层和未掺氟的二氧化硅层形成的金属连线间介质层和空气隙，所述空气隙的底部低于所述金属连线的底部，所述空气隙的顶部高于所述金属连线的顶部。
为了解决上述技术问题，本发明还提供一种半导体器件，包括上述的金属连线结构。
与现有技术相比，本发明实施例提供的金属连线间形成空气隙的方法、金属连线结构和半导体器件，在形成空气隙的过程中，覆盖金属层沉积的填充物包括两种方案，第一种方案是填充物包括等离子体增强正硅酸乙酯层和未掺氟的二氧化硅层，由于等离子体增强正硅酸乙酯的填充性能大于未掺氟的二氧化硅，因此，在金属连线间形成金属连线间介质层和空气隙时，使覆盖金属连线的侧壁的角落边缘的形貌变得平滑，克服了金属连线侧壁的角落边缘产生裂隙的现象，从而得到形貌较好的金属连线侧壁结构，由于覆盖金属连线侧壁等离子体增强正硅酸乙酯厚度的均匀性更好，且金属连线侧壁的角落边缘未产生裂隙的现象，避免了金属连线铝与掺氟的二氧化硅中的氟发生化学反应产生的生成物导致的相邻金属连线之间的短路现象。第二种方案是填充物包括富硅氧化物层、等离子体增强正硅酸乙酯层和掺氟的二氧化硅。富硅氧化物层作为阻挡层用于避免掺氟的二氧化硅中的氟穿透而腐蚀金属连线。等离子体增强正硅酸乙酯层，能够使金属连线的侧壁的角落边缘的形貌变得平滑，克服了金属连线侧壁的角落边缘产生裂隙的现象，从而得到形貌较好的金属连线侧壁结构，由于覆盖金属连线的侧壁的角落边缘填充的等离子体增强正硅酸乙酯厚度的均匀性更好，且金属连线侧壁的角落边缘未产生裂隙现象，避免了金属连线铝与掺氟的二氧化硅中的氟因化学反应的生成物导致的相邻金属连线之间的短路现象。
附图说明
图1是现有的金属连线结构的示意图；
图2至图3是现有的金属连线结构的电镜图；
图4是现有的金属连线结构中的金属与氟发生化学反应的电镜图；
图5至图9是本发明一实施例的金属连线间形成空气隙的方法的过程示意图；
图10本发明一实施例的金属层的结构示意图；
图11本发明一实施例的金属层间介质层的结构示意图；
图12至图13是本发明一实施例的金属连线结构的电镜图。
具体实施方式
下面结合附图对本发明作详细描述：
本发明实施例提供一种金属连线间形成空气隙的方法，包括以下步骤：
步骤101，请参考图5，提供金属层间介质层300，金属层间介质层300的材料为二氧化硅等替代材料。其中，金属层间介质层可以是底层金属层下面的介质层，称为层间介质层(Inter Layer Dielectric，ILD)，也可以是顶层及中间层金属层下面的介质层，称为金属层间介质层(Inter Metal Dielectric，IMD)。
步骤102，请参考图5，在所述金属层间介质层300上形成金属层(Metal)400；金属层400为铝。
步骤103，请参考图6和图10，刻蚀所述金属层400，使所述金属层400形成相互间隔的多条金属连线401；
步骤104，请参考图6和图11，刻蚀所述金属层间介质层300形成沟槽500，所述沟槽500的深度小于所述金属层间介质层300的厚度。即沟槽500为盲刻，不贯穿金属层间介质层300。
步骤105，请参考图7至图8，覆盖所述金属层400依次沉积等离子体增强正硅酸乙酯(PETEOS)和未掺氟的二氧化硅(Undoped Silicate Glass，USG)，以在所述金属连线401间形成金属连线间介质层600和空气隙700。此种方案中，金属连线间介质层600包括等离子体增强正硅酸乙酯(PETEOS)层602和未掺氟的二氧化硅(Undoped Silicate Glass，USG)层604。本方案中，由于等离子体增强正硅酸乙酯(PETEOS)的填充性能大于未掺氟的二氧化硅(USG)，因此，能够在形成金属连线间介质层600和空气隙700时，使覆盖金属连线401的侧壁的角落边缘的形貌变得平滑，克服了金属连线401侧壁的角落边缘产生裂隙的现象，从而得到形貌较好的金属连线侧壁结构，由于覆盖金属连线侧壁的等离子体增强正硅酸乙酯厚度的均匀性更好，且金属连线侧壁的角落边缘未产生裂隙现象，避免了金属连线铝与掺氟的二氧化硅中的氟因发生化学反应产生的生成物导致的相邻金属连线之间的短路现象。另外，本方案中的等离子体增强具有填充密度小的特性，因此能够形成较好的空气隙700，以降低金属连线401之间的寄生电容。
请参考图9，对于步骤105来说，还可以采用以下方案实现：覆盖所述金属层400依次沉积富硅氧化物(Silicon Rich Oxide，SRO)、等离子体增强正硅酸乙酯(PETEOS)和掺氟的二氧化硅(Fluorinated Silicate Glass，FSG)，以在所述金属连线间形成金属连线间介质层600和空气隙700。该方案中，金属连线间介质层600包括富硅氧化物(Silicon RichOxide，SRO)层601、等离子体增强正硅酸乙酯(PETEOS)层602和掺氟的二氧化硅(Fluorinated Silicate Glass，FSG)层603的三层结构。在形成空气隙700的过程中，沉积掺氟的二氧化硅603的填充物为主要材料，富硅氧化物(Silicon Rich Oxide，SRO)层601作为阻挡层用于避免掺氟的二氧化硅603中的氟穿透而腐蚀金属连线的缺陷，防止金属连线401铝与穿透的氟产生化学反应而形成的生成物进入到空气隙700中。等离子体增强正硅酸乙酯(PETEOS)层602，能够具有较为均匀的台阶覆盖能力，得到的金属连线401侧壁结构的形貌比较平滑，克服了金属连线401侧壁的角落边缘产生裂隙的现象，从而得到形貌较好的金属连线侧壁结构，由于覆盖金属连线的侧壁的角落边缘填充的等离子体增强正硅酸乙酯厚度的均匀性更好，且金属连线侧壁的角落边缘未产生裂隙现象，避免了金属连线铝与掺氟的二氧化硅中的氟因发生化学反应产生的生成物导致的相邻金属连线之间的短路现象。另外，本方案中的等离子体增强具有填充密度小的特性，因此能够形成较好的空气隙700，以降低金属连线401之间的寄生电容。
作为较佳的实施方式，沉积所述等离子体增强正硅酸乙酯的厚度为至等离子体增强具有填充密度小的特性，因此能够形成较好的空气隙700。
作为较佳的实施方式，本发明实施例的金属连线间形成空气隙的方法，采用等离子体增强型化学气相沉积法沉积所述掺氟的二氧化硅或者未掺氟的二氧化硅。
请参考图8和图9，本发明实施例提供的金属连线间形成空气隙的方法，所述空气隙700的底部低于所述金属连线401的底部，所述空气隙700的顶部高于所述金属连线401的顶部。其目的是为了形成尽可能大的空气隙700，从而有效的降低金属连线401之间的寄生电容。
请参考图10，本发明实施例提供的金属连线间形成空气隙的方法，所述金属连线401的关键尺寸为0.25微米以下。即金属连线401的最小宽度尺寸W为关键尺寸。例如适用于形成0.18微米或0.13微米工艺节点的半导体器件。
请参考图6，本发明实施例提供的金属连线间形成空气隙的方法，所述金属连线间的第一宽度尺寸L1为0.12微米至0.18微米，例如L1为0.16微米。所述金属连线间的第二宽度尺寸L2为0.40微米至0.60微米，即金属连线间宽度过大无法形成空气隙，从而导致无法降低寄生电容。请参考图12，对于第一宽度尺寸L1来说，金属连线401的侧壁的角落边缘填充覆盖的等离子体增强正硅酸乙酯厚度的均匀性更好，并且其中没有裂隙产生，从而避免了金属连线铝与掺氟的二氧化硅中的氟因发生化学反应产生的生成物导致的金属连线之间发生的短路现象。请参考图13，对于第二宽度尺寸L2来说，由于第二宽度尺寸L2大于第一宽度尺寸L1，即L2>L1，因此，如果要使第一宽度尺寸L1的金属连线侧壁的角落边缘变厚而保持较好的形貌，第二宽度尺寸L2形成的空气隙也容易相应变小。所以需要调整TEOS沉积的厚度，达到两者的平衡。使第二宽度尺寸L2处空气隙700的底部仍然位于金属连线401的底部之下，从而有效降低了金属连线401之间的寄生电容。由此可知，本发明实施例能够平衡不同金属连线间距间形成的介质层与空气隙的差异，既在第一宽度尺寸内形成较好的金属连线的侧壁结构又能在第二宽度尺寸内形成较好的金属连线侧壁结构和空气隙，以达到提供较低的寄生电容的工艺要求。因此，本发明实施例采用等离子体增强正硅酸乙酯材料填充后，使金属连线间较小宽度尺寸得到更好的填充效果，从而形成形貌较佳的金属连线结构形貌，克服了现有技术中使用SRO和FSG填充金属连线间较小宽度尺寸沟槽导致金属连线的侧壁结构形貌不佳及空气隙变差的缺陷。
本发明实施例提供的金属连线间形成空气隙的方法，适用于半导体工艺的后段制程(Back-End-Of-Line，BEOL)中。
请参考图5至图8，本发明实施例还提供一种金属连线结构，采用上述的金属连线间形成空气隙的方法，包括刻蚀金属层400形成多条相互间隔的金属连线；刻蚀金属层间介质层300形成的沟槽500，所述沟槽500的深度小于所述金属层间介质层300的厚度，所述金属连线401间填充有等离子体增强正硅酸乙酯层602和未掺氟的二氧化硅604形成的金属连线间介质层600和空气隙700，所述空气隙700的底部低于所述金属连线401的底部，所述空气隙700的顶部高于所述金属连线401的顶部。所述沟槽500的深度小于所述金属层间介质层300的厚度的目的是为了使所述沟槽底部低于金属连线底部。其中，等离子体增强正硅酸乙酯层602的厚度为至
请参考图5、图6、图7和图9，本发明实施例还提供一种金属连线结构，采用上述的金属连线间形成空气隙的方法，包括刻蚀金属层形成相互间隔的多条金属连线401，刻蚀金属层间介质层形成的沟槽500，所述沟槽500的深度小于所述金属层间介质层的厚度，所述金属连线间填充有富硅氧化物层601、等离子体增强正硅酸乙酯层602和掺氟的二氧化硅层603形成的金属连线间介质层600和空气隙700，所述空气隙700的底部低于所述金属连线401的底部，所述空气隙700的顶部高于所述金属连线401的顶部。其中，等离子体增强正硅酸乙酯层602的厚度为至
本发明实施例还提供一种半导体器件，包括上述的金属连线结构。
本发明实施例提供的半导体器件，能够形成较好形貌的金属连线的侧壁结构，避免金属连线的侧壁结构的裂隙的产生，避免了金属连线之间发生短路现象。
综上所述，本发明实施例能够改善金属连线侧壁的填充形貌，避免金属连线间发生短路现象。
本发明不限于上述具体实施方式，凡在本发明的保护范围之内所作出的各种变化和润饰，均在本发明的保护范围之内。

Claims (10)

1.一种金属连线间形成空气隙的方法，其特征在于，包括以下步骤：
提供金属层间介质层；
在所述金属层间介质层上形成金属层；
刻蚀所述金属层形成相互间隔的多条金属连线；
刻蚀所述金属层间介质层形成沟槽，所述沟槽的深度小于所述金属层间介质层的厚度；
覆盖所述金属层依次沉积富硅氧化物、等离子体增强正硅酸乙酯和掺氟的二氧化硅或者依次沉积等离子体增强正硅酸乙酯和未掺氟的二氧化硅，以在所述金属连线间形成金属连线间介质层和空气隙。
2.如权利要求1所述的金属连线间形成空气隙的方法，其特征在于，所述金属层间介质层为二氧化硅，所述金属层为铝。
3.如权利要求1所述的金属连线间形成空气隙的方法，其特征在于，沉积所述等离子体增强正硅酸乙酯的厚度为至
4.如权利要求1所述的金属连线间形成空气隙的方法，其特征在于，采用等离子体增强型化学气相沉积法沉积所述掺氟的二氧化硅或者未掺氟的二氧化硅。
5.如权利要求1所述的金属连线间形成空气隙的方法，其特征在于，所述空气隙的底部低于所述金属连线的底部，所述空气隙的顶部高于所述金属连线的顶部。
6.如权利要求1所述的金属连线间形成空气隙的方法，其特征在于，所述金属连线的关键尺寸为0.25微米以下。
7.如权利要求1所述的金属连线间形成空气隙的方法，其特征在于，所述金属连线间的第一宽度尺寸为0.12微米至0.18微米。
8.如权利要求1所述的金属连线间形成空气隙的方法，其特征在于，所述金属连线间的第二宽度尺寸为0.40微米至0.60微米。
9.一种金属连线结构，其特征在于，采用如权利要求1-8中任一项所述的金属连线间形成空气隙的方法，包括刻蚀金属层形成相互间隔的多条金属连线，刻蚀金属层间介质层形成的沟槽，所述沟槽的深度小于所述金属层间介质层的厚度，所述金属连线间填充有富硅氧化物层、等离子体增强正硅酸乙酯层和掺氟的二氧化硅层或者所述金属连线间填充有等离子体增强正硅酸乙酯层和未掺氟的二氧化硅层形成的金属连线间介质层和空气隙，所述空气隙的底部低于所述金属连线的底部，所述空气隙的顶部高于所述金属连线的顶部。
10.一种半导体器件，其特征在于，包括如权利要求9所述的金属连线结构。
CN201810564832.4A 2018-06-04 2018-06-04 金属连线间形成空气隙的方法和金属连线结构 Active CN108807339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810564832.4A CN108807339B (zh) 2018-06-04 2018-06-04 金属连线间形成空气隙的方法和金属连线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810564832.4A CN108807339B (zh) 2018-06-04 2018-06-04 金属连线间形成空气隙的方法和金属连线结构

Publications (2)

Publication Number Publication Date
CN108807339A true CN108807339A (zh) 2018-11-13
CN108807339B CN108807339B (zh) 2020-04-10

Family

ID=64087159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810564832.4A Active CN108807339B (zh) 2018-06-04 2018-06-04 金属连线间形成空气隙的方法和金属连线结构

Country Status (1)

Country Link
CN (1) CN108807339B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148583A (zh) * 2019-05-14 2019-08-20 上海华虹宏力半导体制造有限公司 形成金属互连结构的方法
WO2021109722A1 (zh) * 2019-12-06 2021-06-10 中国科学院微电子研究所 金属化叠层及其制造方法及包括金属化叠层的电子设备
US11978624B2 (en) 2020-07-16 2024-05-07 Changxin Memory Technologies, Inc. Semiconductor structure and its formation method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148306A1 (en) * 2008-12-12 2010-06-17 Mun Sub Hwang Capacitor and Method of Manufacturing the Same
US7928003B2 (en) * 2008-10-10 2011-04-19 Applied Materials, Inc. Air gap interconnects using carbon-based films
US20160118334A1 (en) * 2013-12-30 2016-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure and Method of Forming The Same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928003B2 (en) * 2008-10-10 2011-04-19 Applied Materials, Inc. Air gap interconnects using carbon-based films
US20100148306A1 (en) * 2008-12-12 2010-06-17 Mun Sub Hwang Capacitor and Method of Manufacturing the Same
US20160118334A1 (en) * 2013-12-30 2016-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure and Method of Forming The Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148583A (zh) * 2019-05-14 2019-08-20 上海华虹宏力半导体制造有限公司 形成金属互连结构的方法
WO2021109722A1 (zh) * 2019-12-06 2021-06-10 中国科学院微电子研究所 金属化叠层及其制造方法及包括金属化叠层的电子设备
US11978624B2 (en) 2020-07-16 2024-05-07 Changxin Memory Technologies, Inc. Semiconductor structure and its formation method

Also Published As

Publication number Publication date
CN108807339B (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
KR100956718B1 (ko) 에어 갭을 갖는 반도체 장치를 형성하는 방법 및 이에 의해형성된 구조물
US8241991B2 (en) Method for forming interconnect structure having airgap
US6087278A (en) Method for fabricating semiconductor devices having an HDP-CVD oxide layer as a passivation layer
CN108807339A (zh) 金属连线间形成空气隙的方法和金属连线结构
US6534409B1 (en) Silicon oxide co-deposition/etching process
JP2007110119A (ja) 半導体ウエハ上に設けられた配線ラインに付随する電気的分離の形成方法
JPH10163192A (ja) 半導体装置およびその製造方法
US7271110B2 (en) High density plasma and bias RF power process to make stable FSG with less free F and SiN with less H to enhance the FSG/SiN integration reliability
CN103839884A (zh) 半导体器件结构及其形成方法
US20150031202A1 (en) Method for manufacturing semiconductor wafers
CN101989539B (zh) 电容器制作方法
CN107910258A (zh) 金属线的制造方法及隔离金属线的方法
CN1959979B (zh) 半导体器件
US6506690B1 (en) Method for forming dielectric stack including second dielectric layer with lower undoped portion and upper doped portion
CN112750753A (zh) 半导体器件及其制作方法
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
US6489253B1 (en) Method of forming a void-free interlayer dielectric (ILD0) for 0.18-μm flash memory technology and semiconductor device thereby formed
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
KR100769205B1 (ko) 반도체 소자의 제조방법
CN207165559U (zh) 一种半导体结构
CN103094194B (zh) 金属层间介质的形成方法及金属层间介质结构
CN101764083B (zh) 阻挡层的形成方法
US7528063B2 (en) Semiconductor device having a reductant layer and manufacturing method thereof
CN105448811B (zh) 双铝工艺
CN105161421A (zh) 一种半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant