CN105428262A - 处理半导体器件的方法和芯片封装 - Google Patents

处理半导体器件的方法和芯片封装 Download PDF

Info

Publication number
CN105428262A
CN105428262A CN201510592285.7A CN201510592285A CN105428262A CN 105428262 A CN105428262 A CN 105428262A CN 201510592285 A CN201510592285 A CN 201510592285A CN 105428262 A CN105428262 A CN 105428262A
Authority
CN
China
Prior art keywords
contact pad
plasma
layer
polymeric layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510592285.7A
Other languages
English (en)
Inventor
J.希尔施勒
F.克莱因比希勒
H.韦登霍费尔
S.R.耶杜鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105428262A publication Critical patent/CN105428262A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明涉及处理半导体器件的方法和芯片封装。在各种实施例中，一种处理半导体器件的方法可以包含：提供包括接触焊盘和聚合物层的半导体器件；以及使接触焊盘和聚合物层的至少部分经受包括氨气的等离子体。

Description

处理半导体器件的方法和芯片封装
技术领域
各种实施例通常涉及处理半导体器件的方法，并且涉及芯片封装。
背景技术
在现代半导体器件或集成电路（IC）（例如芯片）的制作中，一个或多个接触焊盘（也被称为接合焊盘，或简单地说为焊盘）可以被提供以从外部将器件或电路电接触/将器件或电路电接触到外部。可以在器件上布置聚合物，例如聚合物层，例如钝化层，例如聚酰亚胺钝化层。在该上下文中，针对半导体器件的有效处理方法，例如用于处理半导体器件的表面（也被称为表面处理或表面调节过程）的方法可以需要以使半导体器件（例如半导体器件的表面）适合于进一步处理和使用。
发明内容
在各种实施例中，提供一种处理半导体器件的方法。方法可以包含：提供包括接触焊盘和聚合物层的半导体器件；以及使接触焊盘和聚合物层的至少部分经受包括氨气的等离子体。
附图说明
在附图中，贯穿不同视图，同样的参考标记通常指代相同的部分。附图不必成比例，而是将重点通常放在图解本发明的原理。在下面的描述中，参考下面的附图来描述本发明的各种实施例，在附图中：
图1示出图解依据实施例的处理半导体器件的方法的图；
图2A示出在左边的依据实施例的聚合物模制化合物界面的示意图，以及在右边的聚酰亚胺表面的SEM显微照片；图2B示出在左边的依据实施例的接触焊盘模制化合物界面的示意图，以及在右边的接触焊盘表面的SEM显微照片；
图3A到3C示出图解依据各种实施例的处理半导体器件的方法的示意视图；
图4示出在施加依据实施例的处理半导体器件的方法之前（顶）和在施加该方法之后（底）的聚合物表面（左边）的SEM显微照片，以及在施加依据实施例的处理半导体器件的方法之前（顶）和在施加该方法之后（底）的接触焊盘（右边）的SEM显微照片；
图5示出在施加依据各种实施例的处理半导体器件的方法之前和之后的聚合物表面的SEM显微照片；
图6示出三个图，每个图解接触焊盘中的各种原子的原子浓度的深度分布用于展示施加依据各种实施例的处理半导体器件的方法对接触焊盘的氟浓度的影响；以及
图7示出依据各种实施例的芯片封装。
具体实施方式
下面的详细描述参考附图，附图通过图示的方式示出在其中可以实践本发明的特定细节和实施例。以足够的细节来描述这些实施例使本领域技术人员能够实践本发明。在不脱离本发明的范围的情况下，可以利用其它实施例并且可以做出结构的、逻辑的或电的改变。各种实施例不必相互排斥，因为一些实施例能够与一个或多个其它实施例组合以形成新的实施例。因此，下面的详细描述不以限制的意义进行理解，并且本发明的范围由所附的权利要求限定。
如在本文中使用的术语“至少一个”可以被理解成包含等于或大于一的任何整数，即“一”、“二”、“三”、…、等。
除非另外指示，如在本文中使用的术语“多个”可以被理解成包含等于或大于二的任何整数，即“二”、“三”、“四”、…、等。
如在本文中使用的术语“耦合”或“连接”可以被理解成分别包含直接“耦合”或直接“连接”以及间接“耦合”或间接“连接”。
如在本文中使用的术语“接触焊盘”、“接合焊盘”或“焊盘”可以被理解成包含集成电路（IC）元件或器件的表面处（例如管芯或芯片的表面处）的指定的金属化区域，该指定的金属化区域可以被用来从外部将IC元件/器件电接触/将IC元件/器件电接触到外部。这可以例如包含焊盘，该焊盘可以使用接合工艺，诸如例如线接合工艺、楔形接合工艺或球形接合工艺而被电接触（其它接合工艺，诸如例如夹附接也可以是可能的）。术语“接触焊盘”、“接合焊盘”或“焊盘”可以在本文中被可互换地使用。
如在本文中使用的术语“（层或表面的）卤素污染”或“（层或表面的）具有一个或多个卤素的污染”可以被理解成指代在层中的或在层的表面处的较少和不需要量的一个或多个卤素的存在。例如，“（层或表面的）氟污染”或“（层或表面的）具有氟的污染”可以被理解成指代在层中的或在层的表面处的较少和不需要量的氟的存在。换言之，除了它的常规成分（即，层的一个或多个材料）以外，层或表面可以包含较少量的卤素污染（例如，氟污染）。如在本文中使用的术语“卤素污染”可以例如包含在层中的或在表面处的化学化合物的存在，该化学化合物的存在可以是一个或多个卤素与层或表面的一个或多个材料的化学反应的结果。例如，如在本文中使用的术语“含有铝的层或表面的卤素污染”可以包含在层中的或在表面处的Al[AlF6]和/或AlF3的存在。展现卤素污染的层或表面在本文中也可以被称为卤素污染的层或表面。例如，展现氟污染的层或表面在本文中也可以被称为氟污染的层或表面。
如在本文中使用的术语“表面粗糙度”、“粗糙的表面轮廓”或“粗糙的表面”可以指代真实表面与其理想大尺度（例如，微米或厘米范围）形式的小尺度的（例如，纳米至几十纳米范围）垂直偏差。换言之，术语可以被理解成指代或包含层的宏观粗糙高度轮廓，其中“高度”可以清楚地指代那层的局部厚度。说明性地，粗糙的表面可以指代或者可以包含具有崎岖界面的表面，该崎岖界面具有多个或多重的峰和谷，如在图2A和图2B中示意图解的那样。
在该上下文中，表征或测量表面的粗糙度（或它的高度轮廓的）的一个选择是所谓的“RMS粗糙度（RRMS）”，对于该RMS粗糙度而言表面的粗糙度可以被测量为垂直偏差的均方根。换言之，具有个表面点的表面的RMS粗糙度（其中(x,y)是表面点的横向坐标，h(x,y)是(x,y)处的表面高度，nx是x坐标的方向上的点数并且ny是y坐标的方向上的点数）可以由给出，其中，其中分别从i=1到i=nx并且从j=1到j=ny取得每个和。
如在本文中使用的，术语“具有高的表面粗糙度的表面”、“粗糙的表面”、“粗糙的表面轮廓”等等可以被理解成指代或包含具有等于或大于给定的阈值的RMS粗糙度（RRMS）值的（层的）表面轮廓，而术语“具有低的表面粗糙度的表面”、“光滑的表面”、“光滑的表面轮廓”等等可以被理解成指代或包含具有小于给定的阈值的RMS粗糙度（RRMS）值的（层的）表面轮廓。
如在本文中使用的术语“等离子体”可以被理解成指代含有处于等离子体状态的至少一个物质的等离子体。等离子体可以例如被定位在处理室中。含有处于等离子体状态的多个物质的等离子体在本文中也可以被称为等离子体混合物或称为混合物等离子体。
如在本文中使用的表达“含有A的等离子体”可以例如被理解成指代至少含有“A”（其中“A”可以是处于等离子体状态的物质）以及可选地含有处于等离子体状态的一个或多个附加的物质的等离子体。例如，如在本文中使用的表达“含有氨气的等离子体”可以被理解成指代至少含有氨气（NH3）作为等离子体以及可选地含有处于等离子体状态的一个或多个附加的物质的等离子体。
在现代半导体器件或集成电路（IC）（例如芯片）的制作中，一个或多个接触焊盘（也被称为接合焊盘，或简单地说为焊盘）可以通常被提供以从外部将器件或电路电接触/将器件或电路电接触到外部。可以在器件上布置聚合物，例如聚合物层、例如聚酰亚胺层、例如钝化层、例如聚酰亚胺钝化层。
目前，封装/模制材料（其也可以被称为模制材料或简单地说为模制物）到聚合物的表面的粘合可以是如此低的，使得封装/模制材料与聚合物的表面例如与聚酰亚胺的分层可以出现。换言之，封装/模制材料可以与半导体器件例如与芯片分层。
分层的原因可以是半导体器件（例如芯片、例如芯片表面、例如聚合物表面和/或接触焊盘表面，例如聚酰亚胺表面和/或金属表面）与模制物（即，模制化合物）之间的弱的机械互锁。
粗糙的表面（直观地描述它（具有许多微观的峰、谷、突出和/或开口等的表面））可以提供用于封装/模制材料流入/在周围流动的锚位。在封装/模制材料的硬化之后，封装/模制材料可以被牢固地机械锚定在粗糙的表面中，换言之，封装/模制材料可以牢固地机械固定到粗糙的表面。
半导体器件的接触焊盘可以经受所谓的粘合促进剂镀覆，该粘合促进剂镀覆可以例如以高的密度在接触焊盘上（例如，在接触焊盘的金属表面上）形成枝状结构（例如，见图2B（右边））。借助于枝状结构，封装/模制材料可以被牢固地固定到接触焊盘，例如到接触焊盘的金属表面。这意味着聚合物表面与模制物/封装之间的弱的机械互锁可能主要是造成分层的原因，即使在前端生产期间，可以以一种方式来处理聚合物表面，该方式可以导致一定的表面粗糙度（在从大约5nm到大约15nm的范围内）。
关于接触焊盘的（金属）表面，今天，最终的焊盘限定工艺（换言之，被施加以限定或形成焊盘的工艺）可以例如当在焊盘之上刻蚀钝化层例如氮化硅层以暴露焊盘表面（所谓的焊盘开口工艺）时频繁地使用含卤素的刻蚀化学性质（例如，含氟的刻蚀化学性质）。刻蚀可以引起暴露的接触焊盘表面的污染，特别是卤素污染（换言之，具有卤素或含有卤素的反应产物的接触焊盘表面的污染），例如在含有氟的刻蚀化学性质的情况下引起氟污染。
这样的卤素（例如，氟）污染的接触焊盘表面可以导致各种的非一致性，诸如腐蚀、光学变色、潜在地退化的电接触电阻属性等等。
为了生产具有低的卤素污染（即，具有高的质量）的接触焊盘，焊盘处理工艺可以被施加以减少焊盘表面的污染。当前被用来减少焊盘表面污染（诸如，氟和有机材料）的焊盘处理工艺的示例包含对焊盘表面的使用Ar（氩）、Ar/O2（氩/氧气）、TMAH（四甲基溴化胺）的处理或所谓的焊盘处理固化（PTC）的等离子体增强工艺，其可以借助于加热诱发去除卤素的化学反应。除了PTC以外，可以施加所谓的超级柔软凹陷（SSR），其可以使用O2等离子体焊盘处理用于使表面粗糙。
借助于Ar/O2等离子体焊盘处理，焊盘的氟污染可以例如被减少大约50％。这里，可以借助于用高能的Ar离子的溅射来去除（污染的）顶表面层。能够施加氢气等离子体，该氢气等离子体可以导致化学反应，该化学反应可以原则上减少氟污染。然而，该化学反应可以不是高反应性的，使得可以不可能获得氟污染的大量减少。借助于将接触焊盘暴露到氧气等离子体，氧自由基可以被用来去除接触焊盘上的聚合物污染，但是该处理可能不适合于减少氟污染。借助于使接触焊盘经受TMAH工艺，焊盘的氟污染可以典型地被减少大约30％。施加PTC甚至可以减少焊盘表面处的氟污染到其原本值的大约15％。然而，TMAH工艺可以强烈取决于在焊盘开口等离子体工艺之后的表面条件，并且因此可以出现其中TMAH工艺可以不适用的情况。而且，在铝焊盘的情况下，TMAH工艺可以抑制纳米薄的Al2O3（氧化铝）焊盘表面钝化层的生长。PTC工艺可以不适合于聚合物表面的粗糙化，并且可以要求表面的附加的等离子体处理（例如SSR氧气等离子体处理）以增加聚合物的表面粗糙度。
以上描述的处理半导体器件的（例如，处理半导体器件的表面的）每个前端方法可以针对一个特定目的而被选择，因为它们中的每个可以具有与不同前端要求唯一的兼容性。例如，如果表面的氟含量要被降低，则PTC可以被推荐，然而ArO2可以适合于创建粗糙的聚合物例如聚酰亚胺的表面层用于创建封装/模制材料的良好的界面用于形成聚合物模制化合物。然而，可能不存在用于处理半导体器件的常见方法，该常见方法可以适合于获得金属接触焊盘中的低的卤素含量和粗糙的聚合物表面两者。
例如，出于以上给出的原因，可能所期望的是，提供用于半导体器件的一种处理方法，该一种处理方法可以满足所有以上提到的要求，例如减少接触焊盘的卤素污染，并且例如在相同的工艺期间创建聚合物层的粗糙表面（同时使聚合物层的其余部分未受损坏）。粗糙的表面可以例如在结构中类似于在接触焊盘的表面上形成的枝状物，或者至少类似地适合于提供强的锚定结构（鲁棒界面）给封装/模制材料。
用于半导体器件的处理方法可以进一步期望以具有宽的应用范围。换言之，可以期望的是，提供用于半导体器件的具有以下适合性的一种处理方法：被用于不同表面，例如不同金属，例如铜和/或铝、和/或不同聚合物。
在各种实施例中，半导体器件可以至少包含接触焊盘和聚合物层。接触焊盘的至少部分和聚合物层的至少部分可以经受（换言之，被暴露）到包含氨气（NH3）的等离子体。NH3等离子体（其也可以是NH3混合物等离子体）可以创建表面拓扑，换言之，具有足够大的表面粗糙度的表面或表面结构，其可以允许鲁棒的机械互锁。而且，NH3等离子体可以例如借助于至少一个等离子体诱发的化学反应减少接触焊盘的表面中的卤素（例如氟）的浓度。
在各种实施例中，NH3等离子体或NH3等离子体混合物而且可以被配置成，例如如果焊盘表面是基于铜，则从焊盘表面去除氧化物。
在各种实施例中，NH3等离子体或NH3等离子体混合物可以被配置成创建疏水的表面例如以致使接触焊盘表面疏水。
在各种实施例中，NH3等离子体或NH3等离子体混合物可以粗糙化聚合物表面。例如，例如在包含聚酰亚胺或由聚酰亚胺组成的聚合物的情况下，NH3等离子体或NH3等离子体混合物可以引起聚酰亚胺表面上的三维结构的形成。三维结构可以包含开口、空腔、突出、桥等等，从而致使三维结构适合于促进与模制化合物的强的互锁。三维结构可以例如包含具有小的直径的伸长的结构，其可以被称为（聚酰亚胺）纳米线。纳米线可以具有从大约5nm到大约100nm范围内的长度。
在各种实施例中，NH3等离子体混合物可以被配置成满足前端和后端处理中的所有要求以从接触焊盘表面去除卤素，并且创建聚合物（例如聚酰亚胺）表面的增强的（例如最佳的）粗糙度。
下面的表可以概述用以上描述的已知的方法并且用NH3混合物等离子体处理的表面（包含铝接触焊盘和聚酰亚胺）的一些属性。F水平可以指代氟的原子浓度，R可以指代表面粗糙度（例如用原子力显微镜被测量为与表面的理想形式的垂直偏差的均方根（RMS）），并且ALOX可以指代在接触焊盘上形成的氧化铝层的厚度：
在各种实施例中，NH3等离子体混合物可以包含除了NH3以外的一个或多个物质，例如氧气（O2）或氢气（H2）。要被添加到NH3等离子体混合物的物质可以取决于以下而被选择：在接触焊盘的表面中包含的金属（即，被用于接触焊盘的金属化的类型，例如基于铝或基于铜）以及期望的聚合物（例如聚酰亚胺）的表面粗糙度，例如聚酰亚胺纳米线是否假定要被形成。
图1示出图解依据实施例的处理半导体器件的方法的图100。
在102中，可以提供半导体器件。半导体器件可以包含接触焊盘和聚合物层。在各种实施例中，半导体器件可以具有表面，并且表面可以包含接触焊盘的至少部分，例如接触焊盘的表面的部分，以及聚合物层的至少部分，例如聚合物层的表面的部分。换言之，半导体器件的表面可以至少包含两个部分：接触焊盘部分，其可以由接触焊盘的暴露的部分形成；以及聚合物部分，其可以由聚合物层的暴露的部分形成。更进一步说，半导体器件（例如芯片）可以包含接触焊盘和聚合物层，并且接触焊盘和聚合物层可以以这样的方式被布置在半导体器件中和/或在半导体器件上，使得接触焊盘的至少部分和聚合物层的至少部分可以被暴露。
接触焊盘的表面（其可以是接触焊盘的最顶层的部分）可以含有铝、铜、铜合金或铝合金。依据实施例，接触焊盘（例如接触焊盘的最顶层）可以包含下面材料中的至少一个或者可以由下面材料中的至少一个组成：铝（Al）、铜（Cu）、铝硅（AlSi）、铝铜（AlCu）、铝硅铜（AlSiCu）。可替代地或另外地，接触焊盘的最顶层可以包含含有铝和/或铜的其它材料或者可以由含有铝和/或铜的其它材料组成。
依据实施例，接触焊盘可以包含单个层（在本文中也被称为接触焊盘层）。在这种情况下，术语“接触焊盘的最顶层”可以指代那层。可替代地，接触焊盘可以包含层堆叠（在本文中也被称为接触焊盘层堆叠），该层堆叠包含多个子层。在这种情况下，术语“接触焊盘的最顶层”可以指代层堆叠的最顶子层。接触焊盘的最顶层在本文中也可以被称为（接触）焊盘或（接触）焊盘表面层的表面层。
在接触焊盘包含层堆叠的情况下，该层堆叠包含多个子层，该层堆叠的最顶子层下面的子层中的至少一个可以包含下面材料中的至少一个或可以由下面材料中的至少一个组成：钛（Ti）、钨（W）、铜（Cu）、钼（Mo）、镍（Ni）、硅化物、钽（Ta）、钒（V）、硅（Si）。可替代地或另外地，层堆叠的最顶子层下面的一个或多个子层可以包含其它材料或者可以由其它材料组成。
依据实施例，包含接触焊盘的最顶层的接触焊盘层或接触焊盘层堆叠的一个或多个（例如所有）子层可以例如使用适合的沉积工艺（诸如例如镀覆工艺）形成。可替代地，可以使用其它适合的沉积工艺诸如例如热喷涂（例如，燃烧焊炬、电弧、等离子体喷射）、气相沉积（例如，离子镀覆、离子注入、溅射和溅射沉积、激光表面合金化）、化学气相沉积（CVD）、印刷技术、层压、氧化、或其它。
依据各种实施例，聚合物层可以在半导体器件的衬底上和/或之上形成（例如，见图3A）。聚合物层可以被图案化，使得接触焊盘的至少部分可以被暴露。
依据一些实施例，聚合物层可以用作粘合或刮伤保护层，例如以促进或增加对芯片封装材料（例如对模制化合物，例如见图2A）/芯片封装材料的粘合和/或保护下面的层或元件免于通过刮伤而损坏。
依据实施例，聚合物层可以包含以下材料或可以由以下材料组成：酰亚胺材料，例如依据一些实施例的光学酰亚胺或聚酰亚胺材料。依据替代的实施例，原则上，可以借助于光刻工艺结构化或图案化的任何材料或者可以例如抵抗等离子体刻蚀工艺的任何材料可以被用于聚合物层。例如，可以使用其它适合的抗蚀剂材料。
依据各种实施例，聚合物层也可以用作钝化（例如，聚酰亚胺钝化）。因此，聚合物层依据各种实施例也可以被称为钝化层。
依据实施例，可以借助于适合的沉积工艺来实现在衬底上和/或在衬底之上形成聚合物层。例如，旋涂工艺依据实施例可以被用作沉积工艺，然而，可以依据其它实施例来使用其它适合的沉积工艺，诸如例如，印刷、层压、化学气相沉积（CVD）、或其它。
聚合物层可以例如被形成以具有在纳米到微米范围内的层厚度，例如依据一些实施例在几纳米到几百微米的范围内的层厚度，例如依据一些实施例在大约1μm到大约50μm范围内的层厚度，例如依据一些实施例在大约3μm到大约20μm范围内的层厚度，然而，厚度的其它值依据其它实施例也可以是可能的。
依据实施例，可以例如通过沉积结构化的聚合物层（例如，使用掩模）来实现图案化聚合物层。可替代地，可以借助于与刻蚀工艺结合的光刻工艺来图案化聚合物层。换言之，聚合物层可以例如在可以不被光刻掩模覆盖的区中被部分去除。在各种实施例中，聚合物层可以以这样的方式被图案化，使得接触焊盘的至少部分可以被暴露。
依据实施例，可以在直接跟随刻蚀聚合物层的处理步骤中实施使接触焊盘（例如，接触焊盘的最顶层的上表面的暴露的部分）经受包含氨气的等离子体。换言之，可以直接在焊盘开口刻蚀之后实施使接触焊盘的最顶层的上表面的暴露的部分经受等离子体。
依据实施例，可以例如借助于光刻工艺（例如包含：使用光刻掩模的聚合物层（例如，光敏聚酰亚胺层）的曝光（例如，UV曝光），以及曝光层的显影）来实现图案化聚合物层。可替代地，其它适合的工艺依据其它实施例可以被用来图案化聚合物层。
依据实施例，可以固化图案化的聚合物层（例如，曝光和显影的聚酰亚胺层）。如在本文中使用的术语“固化”可以被理解成包含对层的一个或多个材料的韧化或硬化，其可以通过对那层的特定处理而被实现。例如，在包含聚合物材料（诸如聚酰亚胺）或由聚合物材料（诸如聚酰亚胺）组成的聚合物层的情况下，聚合物层的固化（即，韧化或硬化）可以指代可以例如通过化学添加剂、UV辐射的曝光、加热、电子束等产生的聚合物链的交叉链接。聚合物层的固化可以例如在进一步处理半导体器件期间避免聚合物的颜色改变。
在各种实施例中，聚合物层可以不直接在衬底上和/或在接触焊盘上形成，而在衬底上和/或在接触焊盘上形成的进一步层（例如，进一步钝化层）上形成。换言之，进一步层（例如，进一步钝化层）可以被布置在聚合物层与衬底之间和/或在聚合物层与接触焊盘之间。进一步钝化层可以例如包含以下层或由以下层组成：氧化物层、氮化物层例如氮化硅层、氮氧化物层、碳化物层、或包含前述层中的一个或多个的堆叠的夹层钝化等。进一步钝化层可以保护衬底和/或接触焊盘免于例如腐蚀、潮湿、化学制品等。
在各种实施例中，进一步钝化层可以借助于适合的沉积工艺诸如例如化学气相沉积（CVD）工艺来形成。
在各种实施例中，可以图案化进一步钝化层。例如，可以例如借助于刻蚀，例如借助于等离子体刻蚀，例如借助于等离子体刻蚀来部分去除进一步钝化层。
依据实施例，例如借助于刻蚀来部分去除进一步钝化层可以利用含卤素的蚀刻剂，例如含有氟的蚀刻剂。换言之，基于氟的刻蚀化学性质可以依据实施例而被使用。在这种情况下，接触焊盘的最顶层的上表面的卤素污染可以包含氟污染（换言之，具有氟的表面污染）或可以是氟污染（换言之，具有氟的表面污染）。
依据实施例，含氟的蚀刻剂可以包含以下气体或可以是以下气体：氟化的刻蚀气体，诸如例如，四氟化碳（CF4）、三氟甲烷（CHF3）、三氟化氮（NF3）、或六氟化硫（SF6）。可替代地或另外地，可以使用其它氟化的刻蚀气体。
依据实施例，可以使用等离子体刻蚀工艺来实现刻蚀进一步钝化层。在这种情况下，被用于刻蚀工艺的一个或多个蚀刻剂可以以等离子体的形式呈现。作为示例，如果四氟化碳（CF4）气体在等离子体刻蚀工艺中被用作蚀刻剂，则它可以呈现为CF4等离子体。用在等离子体刻蚀工艺中的一个或多个蚀刻剂例如刻蚀气体也可以被称为等离子体蚀刻剂。
进一步钝化层可以被部分去除以便暴露接触层的部分。在各种实施例中，聚合物层可以用作用于图案化进一步钝化层的掩模。可以在进一步钝化层的去除例如刻蚀之前执行聚合物层的固化。
衬底可以例如是被用于半导体器件或集成电路（IC）制作的任何适合的衬底。例如，依据各种实施例，衬底可以是半导体衬底，例如基于硅的衬底诸如例如体硅衬底或绝缘体上硅（SOI）衬底；可替代地，可以使用其它类型的衬底和/或其它适合的半导体材料，包含半导体化合物材料。依据一些实施例，衬底可以例如是晶片或者可以是晶片的部分。
依据一些实施例，衬底可以例如在有源区域中包含一个或多个电子元件（例如，晶体管、二极管等），例如包含一个或多个电路元件的一个或多个集成电路（IC）。依据实施例，衬底可以包含适合的接线（例如，一个或多个导电线或迹线、通孔、塞子等），该适合的接线可以用来实现一个或多个电子元件到至少一个接触焊盘之间的电连接。依据实施例，接线可以例如包含一个或多个金属化层（例如，金属1（M1）、金属2（M2）、金属3（M3）、…、等）。依据实施例，衬底可以例如进一步包含适合的电绝缘（例如，一个或多个电绝缘层，例如层间介质（ILD）或金属间介质（IMD）层等）以例如电绝缘彼此不同的金属化层，或者相同金属化层中的不同导电线。
依据实施例，接触焊盘（例如，接触焊盘层或层堆叠）可以形成在衬底的有源区域上或在衬底的有源区域之上（例如，见图3A）。
依据一些实施例，提供半导体器件可以包含：在衬底上或在衬底之上形成接触焊盘例如接触焊盘层或层堆叠，该接触焊盘层或层堆叠至少包含含有铝、铜、铝合金或铜合金的接触焊盘的最顶层；在衬底和/或接触焊盘（例如，接触焊盘层或层堆叠）上或者在衬底和/或接触焊盘（例如，接触焊盘层或层堆叠）之上形成聚合物层例如钝化层例如聚酰亚胺层；使用至少一个含卤素的蚀刻剂刻蚀聚合物层，使得接触焊盘的至少部分例如接触焊盘的最顶层的部分（例如最顶层的上表面的部分）被暴露。刻蚀可以引起接触焊盘的部分的（即，接触焊盘的最顶层的（例如，最顶层的上表面的）暴露的部分的）卤素污染。不同地来描述的是，可以提供表面，其中表面可以包含接触焊盘的表面的至少部分以及聚合物的表面的至少部分。
在各种实施例中，可以提供具有接触焊盘和聚合物层的任何其它半导体器件，例如预制的半导体器件。
依据一些实施例，接触焊盘的至少部分例如接触焊盘的暴露的部分可以具有卤素污染。换言之，接触焊盘的最顶层的（例如，最顶层的上表面的）暴露的部分可以是卤素污染的。卤素污染可以通过刻蚀聚合物层而被产生。
在104中，接触焊盘的至少部分（例如接触焊盘的暴露的部分，例如接触焊盘的表面的（例如接触焊盘的最顶层的上表面的）暴露的部分）以及聚合物层的至少部分（例如聚合物层的（例如聚合物层的表面的）暴露的部分）可以经受（换言之，被暴露）到含氨气的等离子体。
在各种实施例中，接触焊盘的至少部分以及聚合物层的至少部分可以被暴露到包含氨气的等离子体达从大约5秒到大约1000秒（例如从大约40秒到大约200秒）的范围内的持续时间。
在各种实施例中，聚合物层和接触焊盘的至少部分可以在可以直接跟随暴露接触焊盘的部分（例如，暴露接触焊盘的刻蚀）的工艺中经受等离子体。
依据实施例，等离子体可以包含氨气。换言之，等离子体可以包含氨气等离子体。
依据实施例，等离子体可以进一步含有氢气（例如，H2等离子体）。换言之，等离子体可以是至少包含氨气等离子体和H2等离子体的等离子体混合物。换言之，等离子体可以包含除了氨气等离子体以外的氢气等离子体。
依据实施例，等离子体可以含有氧气（即，O2等离子体）。换言之，等离子体可以是至少包含氨气等离子体和O2等离子体的等离子体混合物。换言之，等离子体可以包含除了氨气等离子体以外的氧气等离子体。
在各种实施例中，接触焊盘以及聚合层的至少部分可以首先经受含有氨气的等离子体，并且此后经受含氧气的等离子体。
依据一些实施例，例如在其中接触焊盘包含铝和/或铝合金的情况下，接触焊盘的部分的（例如接触焊盘的最顶层的（例如最顶层的上表面的）暴露的部分的）卤素污染可以借助于使接触焊盘的部分经受等离子而被减少，例如其原子浓度可以被降低。依据一些实施例，焊盘表面钝化层可以借助于使接触焊盘经受等离子体在接触焊盘的最顶层的（例如最顶层的上表面的）例如暴露的部分上形成。
换言之，依据一些实施例，可以用包含氨气的等离子体来处理接触焊盘的表面，使得卤素表面污染（例如氟污染）可以从焊盘表面被基本上去除或被减少。而且，焊盘表面钝化层可以在焊盘表面上生长。焊盘表面钝化层可以包含氧化铝（Al2O3）或可以由氧化铝（Al2O3）组成。例如，依据各种实施例，焊盘表面钝化层可以是氧化铝层。
换言之，在各种实施例中，包含接触焊盘的表面的至少部分以及聚合物的表面的至少部分的表面可以经受包含氨气的等离子体。而且又进一步说，在各种实施例中，处理具有接触焊盘和聚合物层的半导体器件的方法可以包含使接触焊盘和聚合物层的至少部分经受包含氨气的等离子体。
在各种实施例中，为了获得接触焊盘（例如含铝的接触焊盘）和/或聚合物层的低的（例如，近似3.1％周围或更低的原子浓度）卤素例如氟的含量，和/或为了从接触焊盘（例如，从含铜的接触焊盘）去除氧化物层，并且为了获得聚合物层的表面的高的表面粗糙度（例如，高于大约10nm），接触焊盘和聚合物层（或分别每个的至少部分）可以经受包含氨气的等离子体。关于接触焊盘的至少部分以及聚合物层的至少部分可以经受等离子体的方式和/或等离子体的参数可以例如以这样的方式而被调整，使得可以获得针对卤素含量并且针对表面粗糙度的期望值。可以为此而变化的参数可以例如是等离子体成分（例如，没有添加氢气或氧气的NH3等离子体、NH3混合物等离子体，例如具有氢气（例如具有在从大约1：1到大约2：1的范围内的氨气/氢气的体积比）的NH3的混合物、或者具有氧气（例如具有在从大约2：3到大约1：1的范围内的氨气/氧气的体积比）的NH3的混合物，或顺序施加的氨气等离子体和氧气等离子体）；压强，例如在处理室中的从大约2到5Pa范围内的压强，操作功率，例如用于生成高频RF电场的等离子体生成器的操作功率，例如在从大约700W到大约1200W的范围内的RF功率；在从大约0W到大约250W的范围内的等离子体生成器的偏置功率；在从大约30s到大约300s的范围内的处理时间等。
在各种实施例中，例如如果接触焊盘包含铝和/或铝合金，则下面的化学反应中的至少一个可以在接触焊盘与包含氨气的等离子体之间发生。
NH3等离子体：
在各种实施例中，该化学反应可以导致纯铝和氟化氢的形成。可以是气态的氟化氢可以从接触焊盘被去除（确切地说，它可以例如通过蒸发去除其本身）。由此，接触焊盘的（例如接触焊盘的最顶层的）氟含量可以被降低。如果卤素污染不包含氟而是例如氯，则具有类似结果的类似反应可以发生。
该反应在各种实施例中可以在后面有使已经经受氨气等离子体的接触焊盘的部分（或它的至少部分）经受氧气等离子体。换言之，聚合物层和接触焊盘的部分可以顺序地（即，在顺序工艺中）经受氨气等离子体并且经受氧气等离子体。下面的化学反应可以发生：
NH3和O2的混合物等离子体：
这里，聚合物层和接触焊盘的部分可以同时地（即，在同时过程中）经受氨气等离子体并且经受氧气等离子体。换言之，在各种实施例中，聚合物层和接触焊盘的部分可以被暴露到包含氨气和氧气的混合的等离子体。
在各种实施例中，该化学反应可以导致氧化铝和氟化氢的形成。可以是气态的氟化氢可以从接触焊盘被去除（确切地说，它可以去除其本身）。由此，接触焊盘的（例如接触焊盘的最顶层的）氟含量可以被降低。如果卤素污染不包含氟而是例如氯，则具有类似结果的类似反应可以发生。
在各种实施例中，用氧气等离子体对接触焊盘的（例如对包含铝的接触焊盘的）处理可以在接触焊盘的表面上导致氧化物层例如Al2O3层的形成。氧化物层可以在两种情况下（在顺序的过程中和在同时的过程中）形成。氧化物层可以用作用于接触焊盘的钝化层。
依据各种实施例，接触焊盘表面钝化层（例如，氧化铝层）可以具有纳米范围内的层厚度（例如几个纳米的层厚度、例如依据一些实施例的等于或大于大约2nm的层厚度、例如依据一些实施例的等于或大于大约4nm（例如依据实施例的大约5nm）的层厚度）该接触焊盘表面钝化层可以通过使接触焊盘（例如，接触焊盘的最顶层的上表面的暴露的部分）经受氧气等离子体或经受包含氧气的混合物等离子体来形成。然而，依据其它实施例，层厚度的其它值也可以是可能的。
原则上，可以获得任何期望的层厚度的焊盘表面钝化层。可以例如通过一个或多个工艺参数诸如例如等离子体生成器件的操作和/或偏置功率、氨气和氧气的相对量和/或压强、反应时间（例如对应于施加包含氧气的等离子体的持续时间）、焊盘表面的卤素（例如氟）污染的程度等来控制层厚度的特定值和/或生长具有这样的厚度的焊盘表面钝化层所需要的时间。
NH3和H2的混合物等离子体：
这里，聚合物层和接触焊盘的部分可以同时地（即，在同时的过程中）经受氨气等离子体以及氢气等离子体。换言之，在各种实施例中，聚合物层和接触焊盘的部分可以被暴露到包含氨气和氢气的混合的等离子体。
在各种实施例中，化学反应可以导致纯铝和氟化氨的形成，其中氟化氨可以快速地分解氨气和氟化氢。可以是气态的氟化氢可以从接触焊盘被去除（或者它可以去除其本身）。
在各种实施例中，例如在其中接触焊盘包含铜或铜合金的情况下，可以已经在接触焊盘上形成的氧化物层可以分别借助于化学反应（例如，借助于化学的氧化还原反应）被还原到铜或铜合金。
在各种实施例中，例如如果接触焊盘包含铜和/或铜合金，则接触焊盘的至少部分，例如被暴露的接触焊盘的部分，例如接触焊盘的表面的部分，例如接触焊盘的最顶层的部分，可以已经被氧化，换言之，氧化层可以已经在其上形成。为了去除氧化物层，例如用于降低接触焊盘处的接触电阻，氧化物层可以被转换（例如，化学还原）到对应的金属，例如分别被转换到铜或铜合金。在各种实施例中，化学反应可以借助于使接触焊盘的部分经受包含氨气的等离子体而被引起。在各种实施例中，下面的化学反应中的至少一个可以在接触焊盘与包含氨气的等离子体之间发生：
NH3等离子体：
在各种实施例中，这些化学反应的两者可以导致纯铜、水和氮的形成。水和氮在其中形成等离子体的环境中（例如，在工艺室（见下面）中）可以是气态的（或者它们可以形成等离子体），并且它们可以从接触焊盘而被去除（确切地说，可以例如通过蒸发去除其本身）。换言之，铜氧化物或铜合金的氧化物可以借助于以上的化学反应中的至少一个而分别被转换到铜或铜合金。
NH3和H2的混合物等离子体：
这里，聚合物层和接触焊盘的部分可以同时地（即，在同时过程中）经受氨气等离子体并且经受氢气等离子体。换言之，在各种实施例中，聚合物层和接触焊盘的部分可以被暴露到包含氨气和氢气的混合的等离子体。
在各种实施例中，这些化学反应的两者可以导致纯铜、水和氨气的形成。水和氨气在其中形成等离子体的环境中（例如，在工艺室（见下面）中）可以是气态的（或者它们可以形成等离子体）。它们可以从接触焊盘被去除（确切地说，可以去除其本身）。换言之，铜氧化物或铜合金的氧化物可以借助于以上的化学反应中的至少一个而分别被转换到铜或铜合金。
依据一些实施例，使接触焊盘（例如接触焊盘的最顶层的上表面的暴露的部分）经受等离子体可以被执行达以下时间段：从大约几秒到大约几小时范围内的时间段，例如依据一些实施例的从大约5秒到大约5小时范围内的时间段，例如依据一些实施例的从大约30秒到大约30分钟范围内的时间段。
依据实施例，使接触焊盘和聚合物层的至少部分（例如，接触焊盘的最顶层的上表面的暴露的部分和聚合物层的至少部分）经受等离子体可以在工艺室（例如见图3B）中被实现。为此，半导体器件（例如晶片，在该晶片上或在该晶片之上可以形成接触焊盘和聚合物层）可以被放置在工艺室中。
工艺室例如可以被配置成生成和/或维持等离子体。例如，工艺室可以包含等离子体生成装置以及将要被转换到等离子体的气体约束在期望的体积中的装置（例如，工艺室壁）。在各种实施例中，工艺室可以被配置成提供或者设置和/或控制用于处理半导体器件的处理条件，诸如气体混合物、压强条件等。例如，依据一些实施例，工艺室可以包含一个或多个气体入口以供给等离子体的个别成分（例如，氨气并且可能地为氧气或氢气，并且可能地为附加的气体或气态物质）。
依据一些实施例，工艺室可以包含或可以被配置为反应器，例如作为等离子体反应器，例如用于形成电容耦合等离子体的反应器。
依据其它实施例，可以使用其它适合类型的工艺室。
依据各种实施例，聚合物层（例如聚酰亚胺层）也可以具有卤素污染（例如可能的氟污染）。卤素污染可以例如呈现在聚酰亚胺层的表面处或者至少呈现在聚酰亚胺层的部分中。在各种实施例中，聚合物层中的卤素（例如氟）污染也可以借助于包含氨气的等离子体而被减少或被基本上去除。
在各种实施例中，借助于使接触焊盘和聚合物层的至少部分经受等离子体，可以增加聚合物层的表面的至少部分的表面粗糙度。
粗糙化聚合物层的部分可以在聚合物层的表面中创建小的（例如微观的）结构（例如，峰、谷、突出、桥和/或开口）。小的结构可以被配置成提供在其中封装/模制材料可以锚定的锚定结构。封装/模制材料在各种实施例中可以是或者包含典型地用于封装半导体器件的任何模制材料（例如，环氧树脂）。对于成型工艺而言，模制材料首先可以是液体的，例如模制材料可以被加热高到其熔点或超过其熔点。在这种状态下，模制材料可以被设置在模制框架中，在该模制框架中它可以被允许硬化或设置。例如，封装/模制材料在其液体状态中可以被设置在聚合物的表面上，其中它的部分可以流入谷和/或开口和/或峰周围和/或突出，并且然后封装/模制材料可以被允许硬化。该工艺可以被称为（聚合物层和封装/模制材料的）匹配。由此，可以部分被盘绕/交错/交织的聚合物与封装/模制材料之间的鲁棒界面可以形成。换言之，在硬化封装/模制材料之后，封装/模制材料可以被牢固地机械锚定在粗糙表面中，换言之，封装/模制材料可以被牢固地机械固定到粗糙表面。
在各种实施例中，粗糙表面的结构例如可以包含多个纳米线，其中每个纳米线可以包含长轴，并且其中纳米线可以以基本上相对于聚合物层的表面垂直的它们的长轴来布置。每个纳米线例如可以具有从大约5nm到大约100nm范围内的长度。
在各种实施例中，粗糙表面的结构可以例如类似于在接触焊盘的表面上形成的枝状物。
在各种实施例中，粗糙表面的结构可以例如是蘑菇状的，具有可以在它们的顶部处比在它们的底部处更宽的突出。
聚合物层的（例如聚酰亚胺层的）表面粗糙度在经受等离子体之前可以例如高到3nm。在各种实施例中，在已经经受包含氨气的等离子体之后，聚合物层的（例如聚合物层的部分的）表面粗糙度可以在以下的范围内：从大约10nm到大约200nm，例如从大约15nm到大约100nm，例如从大约20nm到大约50nm。
在各种实施例中，在使接触焊盘的至少部分和聚合物层的至少部分经受包含氨气的等离子体后，工艺流程可以以进一步处理步骤（诸如例如，减薄（例如晶片减薄）、背侧金属化等）来继续。
图2A示出在左边的依据实施例的聚合物模制化合物界面200的示意图，以及在右边的用PTC和SSR处理的聚酰亚胺表面（这意味着它可以是具有大约8nm的相对低的表面粗糙度的聚酰亚胺表面）的SEM显微照片210。
聚合物模制化合物界面200可视化如何模制物240可以锚定在聚合物305的（例如聚合物层305的）粗糙表面中。例如，例如当模制物240是粘的时（例如当它是热的时），模制物240可以已经流到在聚合物305的表面中形成的谷242中。模制物240在已经流到在聚合物层305的表面中形成的微观开口中之后可以已经被允许硬化。换言之，聚合物层305的表面和模制物可以已经被匹配。
图2B示出在左边的依据实施例的接触焊盘模制化合物界面220的示意图，以及在右边的接触焊盘表面的SEM显微照片230。
接触焊盘模制化合物界面220的示意图示出接触焊盘301，该接触焊盘301可以例如在其表面上包含铝、铜、和/或铝和铜中的至少一个的合金。在接触焊盘301的表面上，可以已经施加粘合促进剂镀层，该粘合促进剂镀层可以已经形成例如具有接触焊盘301上（例如接触焊盘301的金属表面上）的高密度、枝状结构244。换言之，借助于粘合促进剂镀层，相对光滑的接触焊盘表面被转换到相对粗糙的接触焊盘表面。枝状结构244（其可以是造成接触焊盘301的表面的增加的粗糙度的原因）也可以在SEM显微照片230上被识别。如在接触焊盘模制化合物界面220的示意图中示出的那样，模制物可以被锚定在枝状结构中，并且由此与接触焊盘301形成强互连。可以期望的是，在图2A的显微照片210中示出的聚酰亚胺上形成类似地粗糙表面，或者更一般地说，在关于图1的上下文中提到的半导体器件的聚合物层的表面的至少部分上形成类似地粗糙表面。
图3A到3C示出图解依据各种实施例的处理半导体器件的方法的示意视图。
图3A在视图300中示出可以提供半导体器件310。半导体器件310在各种实施例中可以包含接触焊盘301和聚合物层305。
接触焊盘301可以例如依据在本文中描述的一个或多个实施例来配置。依据实施例，接触焊盘301可以例如被设置在衬底302上或在衬底302之上，例如如示出的那样被设置在衬底302的有源区域306上或在衬底302的有源区域306之上。
衬底302可以例如依据在本文中描述的一个或多个实施例来配置。例如，依据实施例，衬底302可以是半导体衬底，诸如例如硅衬底（可替代地可以使用其它类型的衬底）。例如，衬底302依据实施例可以是硅晶片或硅晶片的部分，可替代地可以不同地配置衬底302。
在各种实施例中，有源区域306可以例如包含一个或多个电子元件（例如，晶体管、二极管等），例如包含一个或多个电路元件的一个或多个集成电路（IC）。
除了接触焊盘301以外，附加的接触焊盘（未示出）依据一些实施例可以被设置在衬底302上或在衬底302之上。附加的接触焊盘可以以如结合接触焊盘301描述的那样类似或相同的方式来配置，并且依据一些实施例可以以如结合接触焊盘301描述的那样类似或相同的方式来处理。
依据实施例，接触焊盘301可以包含单个层301’，如示出的那样。可替代地，接触焊盘301可以包含层堆叠，该层堆叠包含多个子层。
接触焊盘301的最顶层（即，在示出的实施例中的接触焊盘301的单个层301’；可替代地为接触焊盘层堆叠的多个子层的最顶子层）可以含有铝（Al）、铜（Cu）、铜合金或铝合金，诸如例如AlCu、AlSi、或AlSiCu（可替代地为其它含铝和/或铜的合金。
接触焊盘301的（例如接触焊盘301的最顶层301’的上表面301a的）至少部分可以被暴露（换言之，不被覆盖），如示出的那样。例如，依据一些实施例，接触焊盘301的部分（例如，接触焊盘301的侧壁和接触焊盘301的最顶层301’的上表面301a的周界区）可以例如被可以是钝化层的聚合物层305覆盖，如以上描述的那样。聚合物层305可以被布置在衬底302上和/或在衬底302之上。在各种实施例中，进一步钝化层304可以被设置在衬底302上或在衬底302之上，例如在聚合物层305与衬底302之间。依据一些实施例，接触焊盘301的最顶层301’的整个上表面301a可以被暴露。
在各种实施例中，可以结构化聚合物层305（和进一步钝化层304（如果存在的话））。结构化可以已经借助于刻蚀（例如借助于如以上描述的等离子体刻蚀）被完成。聚合物层305的（和可能地进一步钝化层304的）结构化可以已经在接触焊盘301中（例如在接触焊盘301的最顶层301’的上表面301a的暴露的部分中）和在聚合物层305中（例如在聚合物层305的上表面305a中）引起由“F”指示的氟污染。换言之，接触焊盘301的最顶层301’的上表面301a的至少部分可以是氟污染的。仍换言之，少量的氟污染可以呈现在接触焊盘301的最顶层301’的上表面301a处和/或在接触焊盘301的最顶层301’中。接触焊盘301中的氟污染可以例如是氟与（接触焊盘301的最顶层301’的）铝的反应产物，诸如例如AlF3或Al[AlF6]。
依据一些实施例，结构化刻蚀可以例如已经是使用含氟的蚀刻剂（例如，氟化的刻蚀气体，诸如例如CF4）的焊盘开口刻蚀，其中例如设置在接触焊盘301上或在接触焊盘301之上的进一步钝化层304（例如，氧化物层、氮化物层例如氮化硅层、氮氧化物层、碳化物层、包含前述层中的一个或多个的堆叠的夹层钝化等）可以已经被刻蚀以使焊盘301开口（即，暴露焊盘301的最顶层301’的上表面301a），如示出的那样。
图3B在视图320中示出接触焊盘301的至少部分（例如，接触焊盘301的最顶层301’的暴露的上表面301a）和聚合物层305的至少部分可以经受（换言之，被暴露）到含有氨气的等离子体321。在各种实施例中，接触焊盘301的至少部分和聚合物层305的至少部分可以面向相同的方向。依据一些实施例，等离子体321可以借助于工艺室322（例如等离子体反应器）而被提供，如示出的那样。工艺室322可以例如被配置成生成和/或维持等离子体，如在本文中结合各种实施例（例如结合图1）描述的那样。半导体器件310可以被放置在工艺室322中，如示出的那样。在各种实施例中，接触焊盘301的至少部分和聚合物层305的部分可以经受含有氨气的等离子体321。
等离子体321和/或使接触焊盘301的至少部分和聚合物层305的至少部分经受等离子体321可以例如依据在本文中描述的一个或多个实施例（例如结合图1）例如关于等离子体成分、部分压强、操作功率、偏置功率、处理时间等来配置或执行。例如，等离子体321可以是等离子体混合物321，该等离子体混合物321进一步包含例如氢气或氧气。
图3C在视图340中示出借助于等离子体321接触焊盘301的至少部分的（例如，接触焊盘301的最顶层301’的上表面301a的暴露部分）和聚合物层305的至少部分的氟污染“F”可以被基本上去除或减少（由箭头341指示）。
例如，等离子体321的氨气（NH3）可以在接触焊盘301的最顶层301’的上表面301a处或者接近接触焊盘301的最顶层301’的上表面301a与氟污染反应，使得铝（Al）和氟化氢（HF）可以形成。
在各种实施例中，例如如果等离子体321包含氨气和氧气，则等离子体321的氨气（NH3）和氧气（O2）可以在接触焊盘301的至少部分的最顶层301’的上表面301a处或者接近接触焊盘301的至少部分的最顶层301’的上表面301a与氟污染反应，使得氧化铝（Al2O3）和氟化氢（HF）可以形成。氧化铝（Al2O3）可以引起或贡献于接触焊盘301的至少部分上（例如接触焊盘301的最顶层301’的上表面301a上）的氧化铝的薄层的生长（未示出），而氟化氢（HF）可以例如从接触焊盘301的至少部分去除其本身。它可以从工艺室322耗尽。
在各种实施例中，接触焊盘301的至少部分和聚合物层305的至少部分可以顺序地经受含有氨气341的等离子体和含有氧气的等离子体。在那种情况下，氧化铝（Al2O3）可以借助于氧气与铝的化学反应形成。
如在图3C中由箭头341指示的那样，聚合物层305（例如，聚酰亚胺层）的至少部分也可以具有在聚合物层305的表面305a处的借助于等离子体321被基本上去除或减少的其氟污染“F”。
在各种实施例中，如图3C在视图340中示出的那样，氟（例如以氟化氢（HF）的形式）从接触焊盘301（由箭头341指示）以及也从聚合物层305的蒸发发生在使聚合物层305的部分和接触焊盘301的部分经受含有氨气的等离子体期间和/或在使聚合物层305的部分和接触焊盘301的部分经受含有氨气的等离子体之后。因此，接触焊盘301和聚合物层305两者的氟污染水平可以被大量减少。
而且，等离子体321可以引起聚合物层305的至少部分的表面粗糙度的增加，如由表面305a的结构化305b指示的那样。如以上描述的那样，聚合物层305的表面305a的结构化305b可以例如包含开口、桥、突出、枝状结构、蘑菇状结构、纳米线等等。聚合物层305的至少部分的表面粗糙度可以借助于使它经受等离子体被增加到从大约10nm到大约200nm的范围，如以上（例如在关于图1的上下文中）描述的那样。在各种实施例中，聚合物层305的至少部分的增加的表面粗糙度可以使在聚合物层305上设置的模制物的强互连成为可能。
图4示出在施加依据实施例（例如依据以上描述的实施例中的一个）的处理半导体器件的方法之前（在400中）和在施加该方法之后（在420中）的聚合物表面400、420（以30,000的放大率）的SEM显微照片，以及在施加依据实施例的处理半导体器件的方法之前（在410中）和在施加该方法之后（在430中）的接触焊盘410、430（以10,000的放大率）的SEM显微照片。
显微照片400和410示出在使聚合物表面400和接触焊盘表面410经受包含氨气的等离子体之前的聚合物表面400和接触焊盘表面410。聚合物表面400和接触焊盘表面410可以已经用含有刻蚀化学性质的卤素（例如氟）例如用CF4例如用CF4等离子体被处理。
在用含有刻蚀化学性质的氟处理之后并且在接触焊盘的PTC处理之后的接触焊盘的氟含量可以具有在接触焊盘的表面处的大约4.2%的原子浓度，并且在接触焊盘的表面下面一定深度（例如，可以借助于溅射来烧蚀接触焊盘的表面达大约20秒达到的深度（也见图6，图表620））的大约15%的原子浓度。在大约8nm/min的溅射速率处，这可以对应于大约2.67nm的深度。
在已经经受等离子体之后，例如顺序地经受包含氨气的等离子体和包含氧气的等离子体，接触焊盘可以具有在接触焊盘的表面处的大约3.1%的氟的原子浓度，并且在接触焊盘的表面下面一定深度（例如，可以借助于溅射来烧蚀接触焊盘的表面达大约20秒达到的深度（也见图6，图表630））的大约10%的原子浓度。在大约8nm/min的溅射速率处，这可以对应于大约2.67nm的深度。
换言之，与通过PTC处理的接触焊盘相比，借助于使接触焊盘经受包含氨气的等离子体例如在接触焊盘的表面上和/或在接触焊盘的深度中，可以已经将接触焊盘的氟含量降低例如大约25％或更多。与未处理的接触焊盘相比的氟含量的减少可以更高得多，例如大约70％或甚至更多。如果接触焊盘的表面仅经受含有氨气的等离子体（见图6）、经受含有氨气和氢气的混合物等离子体、或者经受含有氨气和氧气的混合物等离子体，则可以获得氟含量的类似减少。
在各种实施例中，可以借助于使聚合物层（例如聚合物层的至少部分）经受包含氨气的等离子体来减少聚合物层（聚合物层的至少部分）的氟含量。借助于示例，可以减少聚合物层的表面处和/或聚合物层的深度（例如，直到聚合物层的表面下面几纳米）中的氟含量。在各种实施例中，聚合物层中的氟可以被基本上去除。
在各种实施例中，在PTC处理之后的聚合物层的表面（在显微照片400中示出）可以具有带有大约3nm的表面粗糙度的相对光滑的表面。与此相比，在已经顺序地经受含有氨气的等离子体和含有氧气的等离子体之后的聚合物层的表面（在显微照片420中示出）可以具有相对粗糙的表面例如高于10nm的RMS表面粗糙度。在各种实施例中，如例如在显微照片420中示出的那样，而且在图5的显微照片510和520中示出的那样，聚合物层的表面结构可以借助于使聚合物层的至少部分经受含有氨气的等离子体而被改变。然而，在改变的表面下面，聚合物层可以未被改变或者至少未被损坏。换言之，在修改的表面下面，聚合物（例如聚酰亚胺）层的物理和/或化学属性可以保持或是这样，使得聚合物层可以仍然满足它的预期功能，例如钝化、对聚合物层下面的表面的粘合、电绝缘等。
在各种实施例中，如例如在显微照片420中示出的那样，聚合物（例如聚酰亚胺）表面的表面结构可以是蘑菇状的，换言之，表面可以具有可以越接近表面越窄的突出。在显微照片420中示出的聚合物表面的示范性创建中，聚酰亚胺表面（与接触焊盘表面一起）可以已经被顺序地暴露到含有氨气的等离子体和含有氧气的等离子体。聚酰亚胺表面可以在每个步骤40秒的持续时间的三个步骤（即，总共120秒）中已经被暴露到含有氨气的等离子体。在此之后，聚酰亚胺表面可以再次每个步骤40秒的持续时间的三个步骤（即，总共120秒）中已经被暴露到氧气等离子体。
蘑菇状结构可以在它们本身之间和/或在它们的顶部下方形成空腔。要被设置在聚合物层上的模制物例如液体模制物可以流到空腔中。在那里硬化之后，聚合物层与模制物之间的稳定互连可以已经形成。
借助于使聚合物表面的至少部分经受含有氨气的等离子体来生成表面粗糙度可以不需要在形状上是蘑菇状的。在图5中在显微照片510和520中示出表面结构的其它示例。
至少与在图2B中的显微照片230中示出的接触焊盘的表面相比，显微照片410可以示出接触焊盘的相对光滑表面。这可以指示显微照片410中的接触焊盘可以未遭受粘合促进剂镀覆。如能够从显微照片410和430（在使接触焊盘的表面经受等离子体之前和之后的接触焊盘的表面）的比较看出的那样，（金属）接触焊盘的表面的表面粗糙度通过使它经受包含氨气的等离子体而可以不被增加或者基本上不被增加。如以上描述的那样，取决于接触焊盘（例如，接触焊盘的最顶层）的材料（例如，金属）和/或取决于等离子体的成分（例如，除了氨气以外的等离子体混合物的成分），接触焊盘可以通过以下中的至少一个受益于用包含氨气的等离子体的处理：使氧化物层形成以及使它的卤素污染降低或去除。
图5示出在施加依据各种实施例（例如依据以上描述的各种实施例）的处理半导体器件的方法之前（在500中）和之后（在510、520中）的（以150,000的放大率的）聚合物表面的SEM显微照片。
在显微照片500中示出的聚合物表面可以是直接在对含卤素的刻蚀化学性质曝光之后的聚合物表面。聚合物表面因此可以仍针对表面粗糙度和/或针对卤素含量而未被处理。
在各种实施例中，如能够从显微照片510和520看到的那样，使聚合物表面经受包含氨气的等离子体可以导致聚合物表面的不同表面结构。
例如，如在显微照片510中示出的那样，可以形成多个柱状结构。它们也可以被称为纳米线，其中每个纳米线可以包含长轴，并且其中可以以它们的关于聚合物层的表面基本上垂直的长轴来布置该纳米线。每个纳米线可以具有从大约5nm到大约100nm范围内的长度。每个纳米线可以具有从大约5nm到大约30nm范围内的宽度。换言之，以该放大率，聚合物层的表面可以类似剪绒地毯。在柱状的结构/纳米线之间，可以形成模制物可以流到其中的开口，使得模制物在硬化之后可以稳固地被锚定在聚合物层中，如以上（例如结合图2A）描述的那样。
在各种实施例中，聚合物表面的纳米线结构可以通过使聚合物表面经受含有氨气而没有添加氢气或氧气的等离子体（例如纯氨的等离子体）来形成。聚合物表面可以例如经受等离子体达大约90s。
在显微照片520中示出的示例中，多个虫状结构可以形成。虫状结构可以以它们的基本上平行于聚合物层的表面的长轴被布置。虫状结构可以具有从大约5nm到大约20nm的范围内的宽度。它们可以被连接和/或交织。换言之，以该放大率，聚合物层的表面可以类似起圈绒头地毯。在虫状结构之间，可以形成模制物可以流到其中的开口，使得模制物在硬化之后可以稳固地被锚定在聚合物层中，如以上（例如结合图2A）描述的那样。
在各种实施例中，聚合物表面的虫状结构可以通过使聚合物表面经受含有氨气和氢气的等离子体即经受包含氨气和氢气的（例如，具有2：1的氨气/氢气的体积比的）混合物等离子体来形成。聚合物表面可以例如经受等离子体即经受等离子体混合物达大约90s。
图6示出三个图，每个图解接触焊盘中的各种原子的原子浓度的深度分布用于展示施加依据各种实施例的处理半导体器件的方法对接触焊盘的氟浓度的影响。
在施加依据各种实施例（例如依据以上描述的各种实施例）的处理半导体器件的方法之前和在施加依据各种实施例（例如依据以上描述的各种实施例）的处理半导体器件的方法之后的接触焊盘中的各种原子的原子浓度可以已经借助于以下而被测量：逐渐地烧蚀相应的接触焊盘的表面的薄层并且分析各种原子的原子浓度其中例如由F1指定的氟原子浓度。
结果可以被示出在图610到630中。图610和620可以示出在使用含有卤素（例如氟）的蚀刻剂的刻蚀工艺之后并且在等离子体处理之前的接触焊盘。接触焊盘在620中可以已经被PTC处理，并且在610中的接触焊盘（其也可以被称为未处理的焊盘）在刻蚀工艺之后可以未遭受处理。在图630中，在等离子体处理之后的接触焊盘的结果（接触焊盘可以已经顺序地经受氨气等离子体和氧气等离子体，如以上（例如关于图4的显微照片420的上下文中）描述的那样）被示出。
两个图的y轴可以以百分比指定各种原子的原子浓度，并且两个图的x轴可以以溅射时间的单位指示接触焊盘的表面下面的深度，其中在一分钟的溅射时间中，可以达到8nm的深度。换言之，在两个图中，x轴可以跨16nm的深度。
如可以从图看到的那样，氟浓度可以在等离子体处理的接触焊盘中被降低。例如，表面处（即0分钟的溅射时间处）的氟浓度在等离子体处理之前可以是20％或更多（在未处理的焊盘中）以及4.2％（在PTC处理的焊盘中），并且在用氨气和氧气的顺序的等离子体处理之后为3.1％。氟浓度的最大水平在未处理的焊盘中可以在表面处达到，并且在分别通过PTC或氨气和氧气等离子体处理的接触焊盘中在对应于大约20秒的溅射时间的深度（其可以对应于大约2.66nm的深度）中达到。在等离子体处理之前的最大水平可以在未处理的焊盘中（在其表面上）已经达到大约20％或更多，并且在PTC处理的焊盘中（在大约2.66nm的深度处）达到15％，而在等离子体处理之后的最大水平可以已经降低至大约10％（也在大约2.66nm的深度处）。
换言之，在各种实施例中，使用金属（例如，铝）焊盘的等离子体处理，焊盘表面上的氟浓度可以已经从大约20%或更多降低至大约3.1％，即焊盘的表面上的氟浓度可以已经通过用氨气和氢气的混合物等离子体的处理被减少大约85％。在其中仅纯氨的等离子体被使用的情况下，可以获得焊盘的表面上的氟浓度的相同数量级的减少，例如70％或更多的减少，例如80％或更多的减少。但即使与焊盘的PTC处理相比，可以达到氟浓度的（例如表面上的氟浓度的）减少（与在等离子体处理的焊盘中为3.1％相比，在PTC处理的焊盘的表面上为4.2％）。
图7示出依据各种实施例的芯片封装700。
芯片封装700可以已经依据以上描述的各种实施例来形成。可以类似于或等同于以上给出的部分、工艺、参数等的部分、工艺、参数等的描述因此可以被省略。
在各种实施例中，衬底302可以是芯片302。换言之，芯片封装700可以包含芯片302，其中芯片302可以包含有源区306。芯片封装700可以进一步包含布置在芯片302之上的接触焊盘301和布置在芯片302之上的聚合物层305。在各种实施例中，聚合物层305的表面305a可以具有在10nm与200nm之间的表面粗糙度305b。芯片封装700可以进一步包含设置在聚合物层305的表面305b之上的芯片封装材料240（也被称为封装材料，例如模制物或模制材料，例如环氧树脂等等）。接触焊盘的表面层301a中的卤素的原子浓度可以等于或低于5％。
在下面中，讨论在本文中描述的示范性实施例的潜在效应和示范性特征。
各种实施例可以为具有接触焊盘和聚合物层的半导体器件提供有效处理工艺以提供限定的接触焊盘和聚合物层表面，该限定的接触焊盘和聚合物层表面可以例如对由环境条件的腐蚀不敏感并且适合于进一步处理，诸如例如用模制材料的封装、晶片减薄、背侧金属化、线接合、楔接合或其它处理步骤或阶段。
各种实施例可以为半导体器件提供处理工艺，该处理工艺可以避免变色，尤其卤素（特别为氟）污染的接触焊盘表面。因此，可以避免各种非一致性诸如光学变色、无粘性的焊盘偏差、弱的接合剪切试验结果或潜在地降级的电接触电阻属性。
而且，依据各种实施例可以获得具有限定的氧化铝厚度和更少卤素污染（例如，更少氟污染）的接触焊盘金属化。
依据各种实施例，可以获得具有高的表面粗糙度和更少卤素污染（例如，更少氟污染）的聚合物层（例如，聚酰亚胺层）表面，该聚合物层（例如，聚酰亚胺层）表面可以例如提供到芯片封装材料（例如，模制化合物）的良好粘合。
各种实施例可以为具有接触焊盘和聚合物层的半导体器件提供处理工艺，该处理工艺可以蒸发或分配焊盘表面的卤素污染（例如，氟污染），并且可以同时在焊盘金属化上提供均匀的氧化铝（Al2O3）层，其可以用作焊盘表面的钝化。焊盘表面和聚合物层（例如，聚酰亚胺层）的污染（例如，氟污染）可以已经在焊盘开口刻蚀（使用例如氟化的刻蚀气体，例如CF4等离子体等等）期间通过过刻蚀步骤而被引起。必须指出的是，不同刻蚀工艺可以在焊盘金属化表面上留下不同（例如氟）污染水平。
依据各种实施例的处理半导体器件的方法可以包含：提供具有接触焊盘和聚合物层的半导体器件；以及使接触焊盘和聚合物层的至少部分经受包含氨气的等离子体。
在各种实施例中，借助于使聚合物层的部分经受等离子体，可以增加聚合物的表面粗糙度。
在各种实施例中，接触焊盘和聚合物层中的至少一个可以包含卤素污染，并且接触焊盘和聚合物层中的至少一个的卤素污染可以借助于使接触焊盘和聚合物层中的至少一个经受等离子体而被减少。
在各种实施例中，卤素污染可以包含氟污染。
在各种实施例中，聚合物层可以包含聚酰亚胺。
在各种实施例中，接触焊盘可以包含以下中的至少一个：铜、铝、铜合金和铝合金。
在各种实施例中，等离子体进一步包含氧气。
在各种实施例中，等离子体进一步包含氢气。
在各种实施例中，接触焊盘包含铝和铝合金中的至少一个，并且等离子体包含氨气以及氢气和氧气中的一个的混合物。
在各种实施例中，接触焊盘可以铜和铜合金中的至少一个，并且等离子体包含氨气和氢气的混合物。
在各种实施例中，方法可以进一步包含使接触焊盘和聚合物层的至少部分经受包含氧气的第二等离子体。
在各种实施例中，使接触焊盘经受等离子体可以被执行达从大约5秒到大约1000秒的范围内的时间段。
在各种实施例中，提供半导体器件可以包含在半导体器件的衬底上或在半导体器件的衬底之上形成接触焊盘；在至少接触焊盘之上形成聚合物；以及借助于部分去除聚合物暴露接触焊盘的至少部分；其中，对于暴露接触焊盘的部分而言，可以使用至少一个含卤素的蚀刻剂，其中刻蚀可以引起接触焊盘和聚合物层中的至少一个的卤素污染。
依据各种实施例处理半导体器件的方法可以包含：提供具有接触焊盘以及包含聚酰亚胺的聚合物层的半导体器件，该接触焊盘包含铜、铝、铜合金和铝合金中的至少一个；使接触焊盘和聚合物层的至少部分经受包含氨气的等离子体。
在各种实施例中，等离子体可以进一步包含氧气或氢气。
依据各种实施例的芯片封装可以包含：芯片；布置在芯片之上的接触焊盘；布置在芯片之上的聚合物层，其中聚合物层的表面可以具有在10nm与200nm之间的表面粗糙度；以及设置在聚合物层的表面之上的芯片封装材料；其中接触焊盘的表面层中的卤素的原子浓度可以等于或低于5％。
本公开的各种方面可以被提供给器件，并且本公开的各种方面可以被提供给方法。将理解的是，器件的基本属性也适用于方法，并且反之亦然。因此，为了简洁起见，这样的属性的重复描述可以已经被省略。
虽然已经参考特定实施例特别地示出和描述本发明，但是本领域技术人员应当理解的是，在没有脱离如由所附权利要求限定的本发明的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。因此，本发明的范围由所附权利要求指示，并且因此旨在涵盖落入权利要求的等价的含义和范围内的所有改变。

Claims (16)

1.一种处理半导体器件的方法，所述方法包括：
提供包括接触焊盘和聚合物层的半导体器件；以及
使接触焊盘和聚合物层的至少部分经受包括氨气的等离子体。
2.权利要求1的所述方法，其中，借助于使聚合物层的部分经受等离子体，增加聚合物的表面粗糙度。
3.权利要求1的所述方法，其中接触焊盘和聚合物层中的至少一个包括卤素污染，并且其中接触焊盘和聚合物层中的至少一个的卤素污染借助于使接触焊盘和聚合物层中的至少一个经受等离子体而被减少。
4.权利要求3的所述方法，其中卤素污染包括氟污染。
5.权利要求1的所述方法，其中聚合物层包括聚酰亚胺。
6.权利要求1的所述方法，其中接触焊盘包括以下中的至少一个：铜、铝、铜合金和铝合金。
7.权利要求1的所述方法，其中等离子体进一步包括氧气。
8.权利要求1的所述方法，其中等离子体进一步包括氢气。
9.权利要求1的所述方法，其中接触焊盘包括铝和铝合金中的至少一个，并且等离子体包括氨气以及氢气和氧气中的一个的混合物。
10.权利要求1的所述方法，其中接触焊盘包括铜和铜合金中的至少一个，并且等离子体包含氨气和氢气的混合物。
11.权利要求1的所述方法，进一步包括：
使接触焊盘和聚合物层的至少部分经受包括氧气的第二等离子体。
12.权利要求1的所述方法，其中使接触焊盘经受等离子体被执行达从大约5秒到大约1000秒的范围内的时间段。
13.权利要求3的所述方法，其中提供半导体器件包括：
在半导体器件的衬底上或在半导体器件的衬底之上形成接触焊盘；
在至少接触焊盘之上形成聚合物；以及
借助于部分去除聚合物暴露接触焊盘的至少部分；
其中，对于暴露接触焊盘的部分而言，使用至少一个含卤素的蚀刻剂，其中刻蚀引起接触焊盘和聚合物层中的至少一个的卤素污染。
14.一种处理半导体器件的方法，所述方法包括：
提供包括接触焊盘以及包括聚酰亚胺的聚合物层的半导体器件，所述接触焊盘包括铝、铜、铝合金和铜合金中的至少一个；
使接触焊盘和聚合物层的至少部分经受包括氨气的等离子体。
15.权利要求15的所述方法，
其中等离子体进一步包括氧气或氢气。
16.一种芯片封装，包括：
芯片；
布置在芯片之上的接触焊盘；
布置在芯片之上的聚合物层，其中所述聚合物层的表面具有在10nm与200nm之间的表面粗糙度；以及
设置在聚合物层的表面之上的芯片封装材料；
其中接触焊盘的表面层中的卤素的原子浓度等于或低于5％。
CN201510592285.7A 2014-09-17 2015-09-17 处理半导体器件的方法和芯片封装 Pending CN105428262A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/488,334 US9614045B2 (en) 2014-09-17 2014-09-17 Method of processing a semiconductor device and chip package
US14/488334 2014-09-17

Publications (1)

Publication Number Publication Date
CN105428262A true CN105428262A (zh) 2016-03-23

Family

ID=55455441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510592285.7A Pending CN105428262A (zh) 2014-09-17 2015-09-17 处理半导体器件的方法和芯片封装

Country Status (3)

Country Link
US (1) US9614045B2 (zh)
KR (1) KR102010618B1 (zh)
CN (1) CN105428262A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123600A (zh) * 2017-05-19 2017-09-01 武汉新芯集成电路制造有限公司 一种改善晶圆表面缺陷的刻蚀方法
CN108886023A (zh) * 2016-04-28 2018-11-23 琳得科株式会社 保护膜形成用膜及保护膜形成用复合片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570410B1 (en) 2015-07-31 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming connector pad structures, interconnect structures, and structures thereof
DE102016118784A1 (de) 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
US11257679B2 (en) * 2018-11-26 2022-02-22 Stmicroelectronics Pte Ltd Method for removing a sacrificial layer on semiconductor wafers
US20200315023A1 (en) * 2019-03-25 2020-10-01 Intel Corporation Copper interface features for high speed interconnect applications
US11437245B2 (en) 2020-09-30 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium hump reduction
KR20220147738A (ko) * 2021-04-27 2022-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
CN102598250A (zh) * 2009-10-30 2012-07-18 三洋电机株式会社 元件搭载用基板及其制造方法、半导体组件以及便携设备
US20130180945A1 (en) * 2012-01-13 2013-07-18 Infineon Technologies Ag Method of processing a contact pad
CN103915374A (zh) * 2013-01-09 2014-07-09 台湾积体电路制造股份有限公司 钝化后互连结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US613668A (en) * 1898-11-08 Fodder-cutter
JPH02140923A (ja) * 1988-11-22 1990-05-30 Oki Electric Ind Co Ltd アルミニウム合金膜のエッチング方法
WO1993017453A2 (en) 1992-02-26 1993-09-02 Materials Research Corporation Ammonia plasma treatment of silicide contact surfaces in semiconductor devices
JP3009032B2 (ja) * 1996-06-25 2000-02-14 日本電気株式会社 半導体装置の製造方法
US20010049181A1 (en) 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US7067433B2 (en) * 2003-11-12 2006-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce the fluorine contamination on the Al/Al-Cu pad by a post high cathod temperature plasma treatment
US8696917B2 (en) * 2009-02-09 2014-04-15 Edwards Lifesciences Corporation Analyte sensor and fabrication methods
JP5909852B2 (ja) 2011-02-23 2016-04-27 ソニー株式会社 半導体装置の製造方法
JP2013207068A (ja) * 2012-03-28 2013-10-07 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置の製造方法
JP6134727B2 (ja) * 2013-11-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
CN102598250A (zh) * 2009-10-30 2012-07-18 三洋电机株式会社 元件搭载用基板及其制造方法、半导体组件以及便携设备
US20130180945A1 (en) * 2012-01-13 2013-07-18 Infineon Technologies Ag Method of processing a contact pad
CN103915374A (zh) * 2013-01-09 2014-07-09 台湾积体电路制造股份有限公司 钝化后互连结构及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886023A (zh) * 2016-04-28 2018-11-23 琳得科株式会社 保护膜形成用膜及保护膜形成用复合片
CN108886023B (zh) * 2016-04-28 2023-09-08 琳得科株式会社 保护膜形成用膜及保护膜形成用复合片
CN107123600A (zh) * 2017-05-19 2017-09-01 武汉新芯集成电路制造有限公司 一种改善晶圆表面缺陷的刻蚀方法

Also Published As

Publication number Publication date
KR20160033050A (ko) 2016-03-25
KR102010618B1 (ko) 2019-08-13
US9614045B2 (en) 2017-04-04
US20160079087A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN105428262A (zh) 处理半导体器件的方法和芯片封装
CN105441903B (zh) 纳米结构制造过程中的导电助层的沉积和选择性移除
CN104617056B (zh) 半导体结构
US6605524B1 (en) Bumping process to increase bump height and to create a more robust bump structure
JP2010093284A (ja) 半導体装置の製造方法
EP0346423A4 (en) IMPROVED LEVELING PROCESS.
JP4493516B2 (ja) 半導体装置の製造方法
US8603910B2 (en) Method of processing a contact pad
CN104979153B (zh) 蚀刻方法
KR100716630B1 (ko) 오목부를 가지는 반도체장치의 제조방법
Nagarajan et al. Development of dual-etch via tapering process for through-silicon interconnection
CN107230645A (zh) 半导体结构及其制造方法
US12040256B2 (en) Semiconductor device and method
Nimbalkar et al. Novel zero side-etch process for< 1μm package redistribution layers
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
Killge et al. Copper-based TSV: Interposer
CN104037117B (zh) 一种半导体器件及其制作方法
EP3488463B1 (en) Method for decapsulating electronic devices
US9362230B1 (en) Methods to form conductive thin film structures
KR101542161B1 (ko) 솔더 범프 구조체 및 그 제조방법
Tegueu Fabrication and reliability testing of copper-filled through-silicon vias for three-dimensional chip stacking applications
Kamto Tegueu Fabrication and reliability testing of copper-filled through-silicon vias for three-dimensional chip stacking applications
Zeafla Via etching through extremely thick organic dielectrics
Li Plasma processing of advanced interconnects for microelectronic applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160323

RJ01 Rejection of invention patent application after publication