CN105409123B - 用于rf前端的模拟开关 - Google Patents

用于rf前端的模拟开关 Download PDF

Info

Publication number
CN105409123B
CN105409123B CN201480042423.8A CN201480042423A CN105409123B CN 105409123 B CN105409123 B CN 105409123B CN 201480042423 A CN201480042423 A CN 201480042423A CN 105409123 B CN105409123 B CN 105409123B
Authority
CN
China
Prior art keywords
voltage
negative
coupled
transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480042423.8A
Other languages
English (en)
Other versions
CN105409123A (zh
Inventor
J·F·伊姆博诺恩
王新伟
罗镇应
张向东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105409123A publication Critical patent/CN105409123A/zh
Application granted granted Critical
Publication of CN105409123B publication Critical patent/CN105409123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Abstract

用于改进射频(RF)前端开关的线性度的技术。在一个方面中，公开了开环技术，用于将一个或多个负整流器的输出电压叠加在负衬底偏置电压上以减少与电压相关的衬底漏电流相关联的非线性。在另一方面中，进一步公开闭环技术，用于将衬底偏置电压保持接近参考电压。进一步描述了电路块的示例性实施例。

Description

用于RF前端的模拟开关
相关申请的交叉引用
本申请要求2013年8月7日提交的共同拥有的美国临时专利申请No.13/961,852的优先权，其全部内容通过引用明确包含于此。
技术领域
本公开涉及用于射频(RF)电路的模拟开关。
背景技术
现有的无线设备通常被设计为支持用于多个频带和操作模式的无线电处理。例如，单个智能电话可能需要连接到广域网(WAN)、无线局域网络(WLAN)和/或其他射频(RF)通信链路，诸如蓝牙等。为了适应该特性，通常提供多个开关(例如，串联和/或分路(shunt)开关)以在用于各个频带和模式的电路之间共享一个或多个天线。
在特定情形下，跨这样的多个开关的大振幅电压的存在(例如，由于通过发射或TX信号路径生成的高功率电压而导致的)可能不期望地导致非线性失真，这可能干扰由设备对期望信号进行的准确发射和接收。用于改善开关线性度的现有技术包括当期望将相应的开关断开时，将开关晶体管的栅极和衬底偏置电压二者设置为比预期的大幅度电压负得多。理想地，作为提供这样的负偏置电压的结果，没有电流应当流过开关。然而，在实践中，不期望的漏电流仍然可能流动例如通过晶体管衬底。
因此，期望提供用于改善没有遭受现有技术的缺点的多个开关的线性度的有效技术。
附图说明
图1图示了可以实现本公开的技术的现有技术的无线通信设备的设计的框图。
图2图示了利用多个开关的RF前端的现有技术实现。
图3图示了分路开关的现有技术电路实现。
图4和图5进一步图示了衬底偏置电压和漏电流对输入信号功率的依赖性。
图6图示了本公开的示例性实施例，其中负整流器用于解决上述问题。
图7图示了本公开的包含特定增益元件和负二极管整流器的示例性实施例。
图8图示了负二极管整流器的示例性实施例。
图9图示了示出在负二极管整流器的输入波形和输出波形之间的关系的示例性波形。
图10图示了本公开的包含特定增益元件和负电压倍增整流器的替代示例性实施例。
图11图示了负电压倍增整流器的示例性实施例。
图12图示了本公开的替代示例性实施例，其中采用闭环技术。
图13图示了包含示例性比较电路的闭环技术的示例性实施例。
图14图示了根据本公开的方法的示例性实施例。
图15图示了本公开的替代示例性实施例，其中负整流器的输出电压被直接耦合到衬底偏置电压。
具体实施方式
本公开的各种方面在下文中参考附图被更全面地描述。然而，本公开可以以许多不同的形式被实现并且不应当被解释为限于在本公开中呈现的任何具体结构或功能。相反，提供这些方面以使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的范围。基于本文的教导，本领域技术人员应当理解，本公开的范围旨在覆盖本文公开的公开内容的任何方面，无论其是独立实现的还是结合本发明的任何其他方面实现的。例如，可以使用本文阐述的任何数目的方面来实现装置或可以实践方法。此外，本公开的范围旨在覆盖使用作为本文阐述的公开的各种方面的附加或除此之外的其他结构、功能或结构和功能来实践的这样的装置或方法。应当理解，本文所公开的公开内容的任何方面可以由权利要求的一个或多个要素来实现。
以下结合附图阐述的详细描述意在作为本发明的示例性方面的描述，并且不意在表示可以实践本发明的唯一示例性方面。在本描述中使用的术语“示例性”指“用作示例、实例或说明”，并且不应被解释为优于或胜过其他示例性方面。具体描述包括出于提供对本发明的示例性方面的全面理解的目的的特定细节。对本领域技术人员显而易见的是，本发明的示例性方面可以在没有这些特定细节的情况下被实践。在一些情况下，公知的结构和设备以框图的形式示出，以避免模糊本文中所呈现的示例性方面的新颖性。在本说明书和权利要求中，术语“模块”和“块”可以互换地使用，以表示被配置为执行所描述的操作的实体。
图1图示了可以实现本公开的技术的现有技术无线通信设备100的设计的框图。图1示出了示例性收发器设计。通常，在发射机和接收机中的信号的调节可以由一级或多级放大器、滤波器、上变频器、下变频等来执行。这些电路块可以与图1所示的配置不同地被布置。此外，还可以使用图1中未示出的其他电路块来调节发射机和接收机中的信号。除非另有说明，图1中或者在附图中的任何其他图中的任何信号可以是单端或差分的。图1中的一些电路块也可以省略。
在图1中所示的设计中，无线设备100包括收发器120和数据处理器110。数据处理器110可以包括用于存储数据和程序代码的存储器(未示出)。收发器120包括支持双向通信的发射机130和接收机150。通常，无线设备100可以包括用于任何数目的通信系统和频带的任何数目的发射机和/或接收机。收发器120的全部或一部分可以在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等中实现。
发射机或接收机可以通过超外差架构或直接转换架构来实现。在超外差架构中，信号以多级方式，例如对于接收机在一级中从射频(RF)到中频(IF)，并且然后在另一级中从IF到基带，在RF和基带之间进行频率转换。在直接转换架构中，信号在一级中、在RF和基带之间进行频率转换。超外差和直接转换架构可以使用不同电路块和/或具有不同的要求。在图1所示的设计中，发射机130和接收机150通过该直接转换架构来实现。
在发射路径中，数据处理器110处理要发射的数据，并且向发射机130提供I和Q模拟输出信号。在示出的示例性实施例中，数据处理器110包括数字到模拟转换器(DAC)114a和114b，用于将由数据处理器110生成的数字信号转换成I和Q模拟输出信号，例如I和Q输出电流，以用于进一步处理。
在发射机130内，低通滤波器132a和132b分别对I和Q模拟输出信号进行滤波，以移除由于现有技术的数字到模拟转换所产生的不期望的图像。放大器(Amp)134a和134b分别放大来自低通滤波器132a和132b的信号，并且提供I和Q基带信号。上变频器140用来自TXLO信号生成器190的I和Q发射(TX)本地振荡器(LO)信号来上变频I和Q基带信号，并且提供上变频的信号。滤波器142对该上变频的信号进行滤波，以移除由于频率上转换所产生的不期望的图像以及接收频带中的噪声。功率放大器(PA)144放大来自滤波器142的信号，以获得期望的输出功率电平并且提供发射RF信号。发射RF信号被路由通过双工器或开关146并且经由天线148被发射。
在接收路径中，天线148接收由基站发射的信号，并且提供接收的RF信号，该接收的RF信号被路由通过双工器或开关146，并且被提供给低噪声放大器(LNA)152。双工器146被设计为利用特定RX到TX双工器频率分离进行操作，使得RX信号与TX信号隔离。接收到的RF信号由LNA 152放大并且通过滤波器154被过滤，以获得期望的RF输入信号。下变频混合器161a和161b将滤波器154的输出与来自RX LO信号生成器180的I和Q接收(RX)LO信号(即，LO_I和LO_Q)混合，以生成I和Q基带信号。I和Q基带信号通过放大器162a和162b来放大，并且进一步通过低通滤波器164a和164b来滤波，以获得I和Q模拟输入信号，其被提供给数据处理器110。在所示出的示例性实施例中，数据处理器110包括模拟到数字转换器(ADC)116a和116b，用于将模拟输入信号转换成数字信号，以进一步由数据处理器110来处理。
在图1中，TX LO信号生成器190生成用于频率上转换的I和QTX LO信号，而RX LO信号生成器180生成用于频率下转换的I和QRX LO信号。每个LO信号是具有特定基频的周期性信号。PLL 192从数据处理器110接收定时信息，并且生成用于调节来自LO信号生成器190的TX LO信号的相位和/或频率的控制信号。类似地，PLL 182从数据处理器110接收定时信息，并且生成用于调节来自LO信号生成器180的RX LO信号的相位和/或频率的控制信号。
当前的无线设备通常被设计为支持用于多频带和/或操作模式的无线电处理。为了支持这样的特征，通常提供多个开关(例如，串联和/或分路开关)来在用于该频带和模式中的每一个的电路之间共享一个或多个天线。图2图示了利用多个开关的RF前端200的现有技术实现。注意，图2仅出于说明的目的被示出，并且不意在将本公开的范围限制为本文所公开的技术的任何具体应用。
在图2中，天线148经由对应的RF开关210.1至210.M被分别耦合到多个M个发射/接收(TX/RX)信号路径201.1至201.M。具体地，电压Vin存在于天线148的输入/输出端子处，而电压V1至VM分别存在于信号路径201.1至201.M中的每一个的输入/输出端子处。信号路径201.1至201.M中的每一个可以被设计为处理不同频带，例如信号路径201.1可以处理带1信号，信号路径201.m可以处理带m信号(其中m是从1至M的整数索引)等。为了选择用于唯一频带带m用于活动处理，开关210.m可以闭合，而其他开关(例如，排除了210.m的210.1至210.M)可以打开。以该方式，与带m相关联的信号路径201.m可以经由对应的开关210.m被选择性地耦合到天线148，而其他(非活动)信号路径(例如，排除了210.m的电路210.1至210.M)可以与天线148解耦合。
为了在活动信号路径201.m和其他非活动信号路径之间提供附加隔离，进一步提供排除了220.m的分路开关220.1至220.M以将排除了Vm的对应电压V1至VM选择性地耦合到地。具体地，当信号路径210.m活动时，开关220.m可以打开，而其他开关(例如，排除了210.m的210.1至210.M)可以闭合。以该方式，当信号路径201.m活动时，与非活动信号路径(例如，排除了Vm的电路V1至VM)相关联的电压接地。
图3图示了分路开关220.m的现有技术电路的实现220.m.1。注意，图3仅出于说明目的被示出，其不意味将本公开的范围限制为本文所公开的技术的任何具体应用。还注意，例如电压VC和电流I_R3的示出的信号的极性通常可以与图3中给出的示例中不同地被选择。本领域普通技术人员将理解，下文的描述将容易地应用于与电路图3中所示的电路类似的电路，但是对信号极性采用不同的惯例。
虽然在图3中示出了用于分路开关220.m的具体实现220.m.1，但是应当理解，开关220.1至220.M中的任何一个可以采用与针对分路开关220.m.1示出的架构相同的架构。此外，虽然说明性电压和波形可以被提供和描述用于分路开关220.m.1的晶体管330.1，但是将理解，类似的原理适用于所示出的例如晶体管330.2至330.N的其他晶体管以及其他开关的其他晶体管(未示出)。
在图3中，串联开关210.m闭合，并且分路开关220.m的说明性实现220.m.1被有效地打开，以选择信号路径201.m用于活动处理。具体地，分路开关220.m.1包括彼此串联堆叠的多个N个晶体管330.1至330.N。第一偏置电压VB1经由电阻器R0、经由各个电阻器R1.1至R1.N被耦合到晶体管330.1至330.N的栅极。第二偏置电压VB2经由电阻器R3(这里也被称为“第一电阻器”)、经由各个电阻器R2.1至R2.N被耦合到晶体管330.1至330.N的衬底。
为了有效地打开分路开关220.m.1，偏置电压VB1和VB2可以被设置为比例如对应晶体管的漏极和源极处存在的电压本质上负得多。例如，分路开关220.m.1的晶体管330.1至330.N可以理想地通过将栅极偏置电压VB1和衬底偏置VB2二者设置为本质上负得多的电压，例如-2.7V来被断开。因此，几乎没有或没有电流应当流动通过分路开关220.m.1，例如，从Vm到地。
然而，在实践中，即使当施加负的偏置电压时，也可能由于存在可能的高功率输入信号、例如在Vm处的大的电压摆动而导致不期望的漏电流流动通过分路开关220.m.1。具体地，跨晶体管330.1至330.N中的任何一个的漏极到衬底结(图3中说明性地示出为电压降VA-VB)或源极到衬底结建立的大的负电势(例如，由于Vm中的高输入功率而导致的)可能分别使关联的漏极到衬底结二极管D1或源极到衬底结二极管D2不期望地变得不太被负偏置。这可能使得关联的二极管电流I_D1、I_D2等变得不可忽略。从这些效果可以看到，参考图3在本文中还表示为Ileak的通过晶体管330.1的衬底的总漏电流可以归因于例如I_D1、I_D2等的通过存在于衬底处的结型二极管的所有电流的组合。
因此，当Ileak大时，施加到晶体管330.1的衬底的有效电压VB将通过量Vleak被相应地呈现为不太负(其中Vleak等于Ileak·R2.1)。这减少了在衬底上的反向偏置量。因为该效果存在于所有晶体管330.2至330.N中，所以分路开关220.m.1的线性可能因此受到Vm中的大的负电压摆动的不利影响。
图4和图5进一步图示了衬底偏置电压和漏电流对输入信号功率的依赖性。注意，图4和图5仅出于说明性目的被示出，并且不意味着将本公开的范围限制为所示出的任何具体信号波形。
在图4中，对分路开关的输入信号的输入功率(Pin)(例如，这对应于图3中的电压Vm)被绘制在曲线图的水平轴上，而偏置电压VC被绘制在垂直轴上。应当理解，在低信号功率处，例如，Pin<Pin1，VC处于第一电平VC1。图5示出了与Pin1和VC1相对应的通过电阻器R3的电流I_R3的第一电平I1。
为了比较的目的，图4和图5中还示出了与大于Pin1的第二输入功率Pin2相对应的VC和I_R3。具体地，较高的信号功率Pin2>Pin1将使得VC从VC1转移为不太负的值VC2，即，VC2>VC1，并且使得I_R3从I1转移为较大的值I2。因此，较高的输入功率Pin2通常增加流动通过晶体管的衬底的漏电流的量(幅度)，例如在图3中用I_R3量化的，这还使得偏置电压VC变得不太负(例如，由于跨所示出的电阻元件的欧姆I_R3下降)。
从前面的描述应当理解，跨分路开关的大幅度Vm可能不期望地导致幅度相关(或等同地，输入功率电平相关)的漏电流，并且由此生成信号电压中的非线性失真。因此，期望提供用于改善分路开关的线性的有效技术。
图6图示了本公开的示例性实施例600，其中负整流器630用于处理上述问题。注意，图6仅出于说明的目的被示出，并且不意味着将本公开的范围限制为所示出的任何具体示例性实施例。
在图6中，具有增益α的增益元件610在输入处被耦合到电压Vm，以生成与Vm成比例的输出电压VRIN(这里也被表示为“增益电压”)。VRIN被耦合到负整流器630，其对VRIN的负部分进行整流以生成输出电压VROUT(这里也被表示为“整流电压”)。VROUT经由电阻器R6(这里也被表示为“第二电阻器”)被耦合到节点610a，支持电压VC。以该方式，可归因于VROUT的电压分量将被叠加在可归因于VB2的偏置电压分量上以生成VC。在示例性实施例中，VB2可以通过例如电荷泵来生成。当预期VROUT为负时，VC将被呈现得比在仅VB2被提供以偏置晶体管330.1至330.N的衬底时的情况更负。因此，当更负的偏置电压被施加到衬底时，根据本文中以上参考图4-5的描述，分路开关620.m的线性可以被改善。
本领域普通技术人员将理解，本领域中已知用于实现负整流器630的负整流功能的各种技术。例如，可以使用负二极管整流器或负电压倍增整流器等，如下文参考例如图8和图11所述。
在替代示例性实施例(在图6中未示出)中，例如，其中增益α被设置为1，增益元件610可以被省略，并且负整流器630可以替代地被直接耦合到Vm。这样的替代示例性实施例被认为是在本公开的范围内。
图7图示了本公开的包含特定增益元件610.1和负二极管整流器630.1的示例性示例600.1。注意，图7仅出于说明的目的被示出，并且不意味着将本公开的范围限制为所示出的任何具体示例性实施例。
在图7中，图示了增益元件610的示例性实施例610.1。增益元件610.1包括电阻器RD1、RD2，其中RD1可以是静态电阻，并且RD2可以是可变电阻。电压Vm跨由RD1和RD2的串联组合形成的电阻分压器下降，并且基于由电阻分压器定义的比率来生成增益元件610.1的输出电压VRIN。VRIN被提供到负二极管整流器630.1的输入，这是负整流器630的特定示例性实施例。
注意，在替代示例性实施例(未示出)中，可以容易地使得RD1可变，而可以使得RD2是静态的，以实现上文描述的可变分压功能。替代示例性实施例可以作为替代或结合电阻分压器来采用例如电容分压器，以实现本文上述的增益元件610。此外，例如放大器的有源增益元件(未示出)可以进一步或替代地被提供以实现增益元件610。这样的替代示例性实施例被认为是在本公开的范围内。
注意，在增益元件610.1中，可以进一步提供具有栅极电压SD的可选控制晶体管702，以在期望时通过将VRIN有效地设置为0来禁用负整流器630.1。
图8图示了负二极管整流器630.1的示例性实施例630.1.1。注意，图8仅出于说明的目的被示出，并且不意味着将本公开的范围限制于所示出的任何具体示例性实施例。
在图8中，负二极管整流器630.1.1包含二极管DR、电容器C以及电阻器RL。二极管DR被配置为当VRIN比VROUT更负时被正向偏置。图9以图900图示了示例性波形，示出了在负二极管整流器630.1.1的输入波形VRIN和输出波形VROUT之间的关系。注意，图9仅出于说明的目的被示出，并且不意味着将本公开的范围限制于所示出的任何具体示例性波形。
注意，示例性实施例630.1.1不意味着将本公开的范围限制为半波整流器。应当理解，本公开的技术可以容易地适用于还包含全波整流器。这样的替代示例性实施例被认为是在本公开的范围内。
图10图示了本公开的包含特定增益元件610.1和负电压倍增整流器630.2的替代示例性实施例600.2。注意，图10仅出于说明的目的被示出，并且不意味着将本公开的范围限制于所示出的任何具体示例性实施例。
在图10中，负电压倍增整流器630.2被提供为负整流器630的替代特定示例性实施例。应当理解，负电压倍增整流器630.2优于例如负二极管整流器630.1的优点是，负电压倍增整流器630.2可以生成比负二极管整流器630.1更大的负输出电压。根据本公开的原理，以该方式，甚至可以向晶体管提供更负的衬底偏置电压，以更完全地断开对应的分路开关。
图11图示了负电压倍增整流器630.2的示例性实施例630.2.1。注意，图11中的负电压倍增整流器电路630.2.1的操作原理对于本领域普通技术人员来说将是清楚的，并且将不会在下文作进一步讨论。
虽然以上已经参考图8和图11描述了负整流器630的特定示例性实施例，但是应当理解，根据以上公开的技术，用于实现负整流器的替代技术对于本领域普通技术人员来说将是清楚的。这样的替代示例性实施例被认为是在本公开的范围内。
图12图示了本公开的替代示例性实施例1200，其中闭环技术用于控制衬底偏置电压。注意，图12仅出于说明的目的被示出，并且不意味着将本公开的范围限制于所示出的任何具体示例性实施例。
在图12中，比较电路1210将输入电压VC和参考电压Vref作比较，以生成差的放大版本作为输出控制电压VControl。VControl被提供给增益元件610以调节施加到Vm的缩放因子(α)。以该方式，连续调节负整流器630的输出，以保持恒定的衬底偏置电压VC，例如近似等于Vref，由此改善了分路开关的整体线性度。应当理解，闭环实现优于例如开环实现的优点在于，随着在例如工艺、温度和电压摆动中的变化，体电压可以相应地被保持恒定。
在示例性实施例中，可以理解，Vref可以基于线性度和可靠性约束来设置。在替代示例性实施例中，其他参数可以用于执行闭环参数的感测和调节。例如，一个或多个附加或替代感测电阻器(图13中未示出)可以例如在图13中的VC和节点610a之间串联地被提供，并且闭环反馈可以被配置为使得跨这样的感测电阻器的电压被保持恒定。这样的替代示例性实施例被认为是在本公开的范围内。
图13示出了包含示例性比较电路1210.1的闭环技术1200的示例性实施例1200.1。注意，图13仅出于说明的目的被示出，并且不意味着将本公开的范围限制于所示出的任何具体比较电路。
在图13中，比较电路1210.1包括耦合到VC的低通滤波器(LPF)1310。LPF 1310的输出经由电阻器Ra被耦合到运算放大器(op amp)1322的输入。参考电压Vref被耦合到op amp1322的另一输入，其还被设置有反馈块1321。op amp 1322的输出电压被提供为比较器输出Vcontrol，先前参考图12所述。应当理解，VC的低通滤波的版本将通过反馈环1321来驱动为近似等于参考电压Vref。
图14图示了根据本公开的方法1400的示例性实施例。注意，图14仅出于说明的目的被示出，并且不意味着将本公开的范围限制于所示出的任何具体示例性实施例。
在图14中，在框1410，生成与晶体管的漏极到源极电压成比例的增益电压。
在框1420，增益电压的负部分被整流，以生成整流的电压。
在框1430，整流的电压被耦合到晶体管的衬底。
图15图示了本公开的替代示例性实施例，其中负整流器630的输出电压VROUT被直接耦合到衬底偏置电压VC。此外，Vm被直接耦合到负整流器630作为VRIN。因此，可以理解，负整流器630直接整流RF输入电压Vm，以生成整流的输出电压VROUT。此外，VROUT经由R6被直接耦合到衬底偏置电压VC，而没有例如被进一步叠加在分离地生成的偏置电压上。
在本说明书和权利要求书中，应当理解，当元件被称为“连接到”或“耦合到”另一元件时，其可以直接连接或耦合到另一元件或者可以存在中间元件。相反，当元件被称为被“直接连接到”或“直接耦合到”另一元件时，不存在中间元件。此外，当元件被称为在“电耦合”到另一元件时，是指低电阻的路径存在于这样的元件之前，而当元件被简称为“耦合”到另一元件时，在这样的元件之间可以或可以不存在低电阻的路径。
本领域的技术人员应当理解，可以使用各种不同的技术和技巧中的任何一种来表示信息和信号。例如，可以在以上描述中引用的数据、指令、命令、信息、信号、比特、符号和码片可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或者其任何组合来表示。
本领域技术人员将进一步了解，结合本文公开的示例性方面描述的各种说明性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或二者的组合。为了清楚地说明硬件和软件的这种可互换性，以上通常根据其功能来描述各种说明性组件、块、模块、电路和步骤。这种功能被实现为硬件还是软件取决于对整个系统施加的具体应用和设计约束。本领域技术人员可以针对每个具体应用来以各种方式实现所描述的功能，但是这样的实现决定不应当被解释为导致脱离本发明的示例性方面的范围。
结合本文公开的示例性方面描述的各种说明性逻辑块、模块和电路可以通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、离散硬件组件或设计为执行本文描述的功能的其任何组合来实现或执行。通用处理器可以是微处理器，但是在替代中，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如，DSP和微处理器、多个微处理器、一个或多个微处理器结合DSP核心或任何其他这样的配置的组合。
结合本文公开的示例性方面描述的方法或算法步骤可以直接以硬件、以由处理器执行的软件模块或二者的组合来实现。软件模块可以驻留在随机存取存储器(RAM)、闪速存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移除盘、CD-ROM或本领域中公知的任何其他形式的存储介质中。示例性存储介质被耦合到处理器，使得处理器可以从存储介质读取信息并且将信息写入存储介质。在替代中，存储介质可以集成到处理器中。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在替代中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性方面中，所描述的功能可以以硬件、软件、固件或其任何组合来实现。如果以软件实现，则功能可以作为一个或多个指令或代码被存储在计算机可读介质或通过其传送。计算机可读介质包括计算机存储介质和通信介质二者，包括促进计算机程序从一个地方传输到另一地方的任何介质。存储介质可以是计算机可以访问的任何可用介质。通过示例而非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备或者能够用于携带或以指令或数据结构的形式存储期望的程序代码并且可以由计算机访问的任何其他介质。而且，任何连接被适当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或诸如红外、无线电和微波的无线技术从网站、服务器或其他远程源传送软件，则同轴电缆、光纤电缆、双绞线、DSL或诸如红外、无线电和微波的无线技术被包括在介质的定义中。如本文中所使用的磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常磁性地再现数据，而光盘用激光再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
所公开的示例性方面的先前描述是为了使本领域技术人员能够实现或使用本发明而提供的。对这些示例性方面的各种修改对本领域技术人员来说是显而易见，并且在不脱离本发明的精神或范围的情况下，本文定义的一般原理可以应用于其他示例性方面。因此，本公开不旨在被限制为本文所示的示例性方面，而是应当被赋予与本文所公开的原理和新颖特征一致的最广范围。

Claims (18)

1.一种装置，包括：
具有衬底的晶体管；以及
负整流器，被配置为对与所述晶体管的漏极到源极电压相关的电压的负部分进行整流，
所述衬底经由第一电阻器被耦合到恒定偏置电压并且经由第二电阻器被耦合到所述负整流器的输出。
2.根据权利要求1所述的装置，进一步包括增益元件，所述增益元件被配置为生成与所述晶体管的漏极到源极电压相关的电压，作为与所述晶体管的漏极到源极电源成比例的增益电压。
3.根据权利要求2所述的装置，所述增益元件包括串联电阻分压器，其中所述串联电阻分压器的至少一个电阻器具有可调节电阻。
4.根据权利要求2所述的装置，进一步包括：
闭环电路，用于调节所述增益元件的增益，使得所述晶体管的衬底偏置电压近似等于参考电压。
5.根据权利要求4所述的装置，所述闭环电路包括：
耦合到所述衬底偏置电压的低通滤波器；以及
运算放大器电路，具有耦合到所述低通滤波器的第一输入并且具有耦合到所述参考电压的第二输入，其中所述运算放大器电路被耦合到所述增益元件中具有可调节电阻的电阻器。
6.根据权利要求2所述的装置，所述增益元件包括电容分压器。
7.根据权利要求1所述的装置，所述负整流器包括负二极管整流器。
8.根据权利要求7所述的装置，所述负二极管整流器包括负电压倍增器。
9.根据权利要求1所述的装置，进一步包括与所述晶体管串联耦合的多个晶体管，其中所述多个晶体管中的每一个晶体管被耦合到所述负整流器。
10.根据权利要求9所述的装置，其中所述多个晶体管的栅极被耦合到负偏置电压。
11.一种装置，包括：
用于对与晶体管的漏极到源极电压相关的电压的负部分进行整流以生成整流电压的部件；
用于将所述整流电压耦合到所述晶体管的衬底的部件；
用于生成与所述晶体管的漏极到源极电压相关的电压作为与所述晶体管的漏极到源极电源成比例的电压的部件；以及
用于调节与所述漏极到源极电压成比例的所述电压以保持恒定整流电压的部件。
12.根据权利要求11所述的装置，用于对所述负部分进行整流的部件包括用于将与所述漏极到源极电压成比例的所述电压耦合到负电压倍增器的部件。
13.根据权利要求12所述的装置，用于对所述负部分进行整流的所述部件进一步包括负二极管整流器。
14.一种方法，包括：
对与晶体管的漏极到源极电压成比例的电压的负部分进行整流以生成整流电压；以及
经由第一电阻器将所述整流电压耦合到所述晶体管的衬底；
其中，所述晶体管的所述衬底经由第二电阻器被耦合到恒定偏置电压。
15.根据权利要求14所述的方法，其中对所述负部分进行整流包括将与所述漏极到源极电压成比例的所述电压耦合到负电压倍增器。
16.根据权利要求7所述的装置，其中所述负二极管整流器包括：
输入端子；
输出端子；
电容器，耦合到地并且耦合到所述输出端子；
电阻器，耦合到地并且耦合到所述输出端子；以及
二极管，耦合到所述输入端子并且耦合到所述输出端子。
17.根据权利要求1所述的装置，其中所述晶体管被包括在分路开关中，所述分路开关被配置用于将与收发器的非活动信号路径相关联的电压接地。
18.根据权利要求17所述的装置，其中所述非活动信号路径被调谐到多个频带中的第一频带。
CN201480042423.8A 2013-08-07 2014-07-24 用于rf前端的模拟开关 Active CN105409123B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/961,852 US9128502B2 (en) 2013-08-07 2013-08-07 Analog switch for RF front end
US13/961,852 2013-08-07
PCT/US2014/048025 WO2015020809A1 (en) 2013-08-07 2014-07-24 Analog switch for rf front end

Publications (2)

Publication Number Publication Date
CN105409123A CN105409123A (zh) 2016-03-16
CN105409123B true CN105409123B (zh) 2018-03-09

Family

ID=51300885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480042423.8A Active CN105409123B (zh) 2013-08-07 2014-07-24 用于rf前端的模拟开关

Country Status (6)

Country Link
US (1) US9128502B2 (zh)
EP (2) EP3031135B1 (zh)
JP (1) JP6096384B2 (zh)
KR (1) KR101747346B1 (zh)
CN (1) CN105409123B (zh)
WO (1) WO2015020809A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780756B2 (en) 2013-08-01 2017-10-03 Qorvo Us, Inc. Calibration for a tunable RF filter structure
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9774311B2 (en) 2013-03-15 2017-09-26 Qorvo Us, Inc. Filtering characteristic adjustments of weakly coupled tunable RF filters
US9871499B2 (en) 2013-03-15 2018-01-16 Qorvo Us, Inc. Multi-band impedance tuners using weakly-coupled LC resonators
US9755671B2 (en) 2013-08-01 2017-09-05 Qorvo Us, Inc. VSWR detector for a tunable filter structure
US9825656B2 (en) 2013-08-01 2017-11-21 Qorvo Us, Inc. Weakly coupled tunable RF transmitter architecture
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
US9859863B2 (en) 2013-03-15 2018-01-02 Qorvo Us, Inc. RF filter structure for antenna diversity and beam forming
US9685928B2 (en) 2013-08-01 2017-06-20 Qorvo Us, Inc. Interference rejection RF filters
US9294045B2 (en) 2013-03-15 2016-03-22 Rf Micro Devices, Inc. Gain and phase calibration for closed loop feedback linearized amplifiers
US9866197B2 (en) 2013-06-06 2018-01-09 Qorvo Us, Inc. Tunable RF filter based RF communications system
US9628045B2 (en) 2013-08-01 2017-04-18 Qorvo Us, Inc. Cooperative tunable RF filters
US9705542B2 (en) 2013-06-06 2017-07-11 Qorvo Us, Inc. Reconfigurable RF filter
US9780817B2 (en) * 2013-06-06 2017-10-03 Qorvo Us, Inc. RX shunt switching element-based RF front-end circuit
US9966981B2 (en) 2013-06-06 2018-05-08 Qorvo Us, Inc. Passive acoustic resonator based RF receiver
US9800282B2 (en) 2013-06-06 2017-10-24 Qorvo Us, Inc. Passive voltage-gain network
US9306617B2 (en) * 2013-12-11 2016-04-05 Peregrine Semiconductor Corporation Independent control of branch FETs for RF performance improvement
US10796835B2 (en) 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
CN106712729B (zh) * 2016-12-21 2020-02-14 锐迪科微电子（上海）有限公司 一种高线性度的cmos功率放大器
US10250999B1 (en) * 2017-09-18 2019-04-02 Infineon Technologies Ag PVT compensated resistive biasing architecture for a capacitive sensor
US10693459B2 (en) * 2017-12-31 2020-06-23 Skyworks Solutions, Inc. Biasing architectures and methods for lower loss switches
KR102428337B1 (ko) * 2018-01-24 2022-08-01 삼성전기주식회사 스위칭 응답 지연을 개선한 고주파 스위치 회로 및 장치
US10250251B1 (en) * 2018-02-07 2019-04-02 Infineon Technologies Ag RF sensor in stacked transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767733A (en) * 1996-09-20 1998-06-16 Integrated Device Technology, Inc. Biasing circuit for reducing body effect in a bi-directional field effect transistor
WO2002025393A1 (en) * 2000-09-22 2002-03-28 Infineon Technologies North America Corp. Biasing circuits
CN1792034A (zh) * 2003-05-16 2006-06-21 特里奎恩特半导体公司 用于高频开关的升压电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
KR100243295B1 (ko) * 1997-06-26 2000-02-01 윤종용 반도체장치의 백 바이어스 발생기 및 그 발생방법
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7808047B1 (en) * 2002-11-14 2010-10-05 Altera Corporation I/O ESD protection device for high performance circuits
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7215189B2 (en) 2003-11-12 2007-05-08 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing
US6989697B2 (en) 2004-01-15 2006-01-24 Organicid, Inc. Non-quasistatic phase lock loop frequency divider circuit
JP4519713B2 (ja) 2004-06-17 2010-08-04 株式会社東芝 整流回路とこれを用いた無線通信装置
US20060001100A1 (en) * 2004-07-05 2006-01-05 Matsushita Electric Industrial Co., Ltd. Method for simulating electrostatic discharge protective circuit
JP2007096731A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd ミュート回路
US8131225B2 (en) * 2008-12-23 2012-03-06 International Business Machines Corporation BIAS voltage generation circuit for an SOI radio frequency switch
JP2010212801A (ja) 2009-03-06 2010-09-24 Renesas Electronics Corp スイッチ回路
US8395435B2 (en) * 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
US9178492B2 (en) 2009-12-28 2015-11-03 Nxp B.V. Adjustable MOS resistor
GB2484102B (en) 2010-09-29 2018-02-07 Broadcom Europe Ltd Near field RF communicators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767733A (en) * 1996-09-20 1998-06-16 Integrated Device Technology, Inc. Biasing circuit for reducing body effect in a bi-directional field effect transistor
WO2002025393A1 (en) * 2000-09-22 2002-03-28 Infineon Technologies North America Corp. Biasing circuits
CN1792034A (zh) * 2003-05-16 2006-06-21 特里奎恩特半导体公司 用于高频开关的升压电路

Also Published As

Publication number Publication date
US20150042399A1 (en) 2015-02-12
KR101747346B1 (ko) 2017-06-14
JP2016533052A (ja) 2016-10-20
JP6096384B2 (ja) 2017-03-15
CN105409123A (zh) 2016-03-16
KR20160035082A (ko) 2016-03-30
EP3031135A1 (en) 2016-06-15
US9128502B2 (en) 2015-09-08
EP3031135B1 (en) 2018-12-19
WO2015020809A1 (en) 2015-02-12
EP3514957B1 (en) 2021-08-25
EP3514957A1 (en) 2019-07-24

Similar Documents

Publication Publication Date Title
CN105409123B (zh) 用于rf前端的模拟开关
US8779859B2 (en) Multi-cascode amplifier bias techniques
CN101331678B (zh) 切换电路、调制器、解调器、以及混频单元及其操作方法
CN104488191B (zh) 无源混频器电路中改进的线性度
CN103516371B (zh) 可配置无线发射机
KR20220070009A (ko) 아날로그 인터페이스를 이용한 멀티-레벨 포락선 추적
US8774742B2 (en) High efficiency transmitter
US10284166B2 (en) Transmitter matching network using a transformer
CN105580271A (zh) 基带处理电路装置
CN114514696A (zh) 具有分离的直流和交流路径的多级包络跟踪系统
CN104798149B (zh) 共享变压器中的端口隔离
US10644650B2 (en) Amplifier configuration for load-line enhancement
JP6208367B2 (ja) 調整可能な負荷線
CN107112957A (zh) 用于带内载波聚合的接收器前端架构
CN104081660A (zh) 用于无线发射机的具有可配置效率的基带滤波器和上变频器
CN102904531B (zh) 放大器与相关的接收器
Alavi et al. Orthogonal summing and power combining network in a 65-nm all-digital RF I/Q modulator
KR20210024416A (ko) 무선 통신 시스템에서 신호를 상향 변환하기 위한 장치 및 방법
CN102301587B (zh) 集成压控振荡器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant