CN105405876A - 光耦合双向可控硅元件 - Google Patents

光耦合双向可控硅元件 Download PDF

Info

Publication number
CN105405876A
CN105405876A CN201510484213.0A CN201510484213A CN105405876A CN 105405876 A CN105405876 A CN 105405876A CN 201510484213 A CN201510484213 A CN 201510484213A CN 105405876 A CN105405876 A CN 105405876A
Authority
CN
China
Prior art keywords
mentioned
photosensitive
photosensitive thyristor
pad
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510484213.0A
Other languages
English (en)
Other versions
CN105405876B (zh
Inventor
冈本朋昭
松本浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105405876A publication Critical patent/CN105405876A/zh
Application granted granted Critical
Publication of CN105405876B publication Critical patent/CN105405876B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供能够实现品质稳定化和芯片缩小的光耦合双向可控硅元件，其具有在半导体衬底(11)的表面相互分离地形成有第一、第二光敏晶闸管部(12a、12b)的1个半导体芯片，各光敏晶闸管部具有PNPN部，还具有与阳极扩散区域(13)和阴极扩散区域(15)电连接且与控制极扩散区域(14)绝缘的1个接合焊盘，第一、第二光敏晶闸管部(12a、12b)的PNPN部相对于半导体芯片的中心大致点对称地配置，或者相对于通过中心且与一边平行的线段大致线对称地配置，第一光敏晶闸管部(12a)的接合焊盘(18a)和第二光敏晶闸管部(12b)的接合焊盘(18b)相互分离地配置在上述线段的延伸方向一端侧和另一端侧。

Description

光耦合双向可控硅元件
技术领域
本发明涉及光耦合双向可控硅(PHOTOTRIAL)元件。
背景技术
目前，作为光耦合双向可控硅元件，有日本特开平10-209431号公报(专利文献1)中公开的平面型半导体元件。
该平面型半导体元件在由矩形的沟道阻挡区域内的衬底两侧具有由2个阳极区域、2个控制极区域、2个阴极区域和2个电阻区域构成的2个沟道。在这种情况下，上述各个阳极区域靠近上述沟道阻挡区域(即沟道阻挡区域内的外侧)，上述各个控制极区域形成在上述各阳极区域与上述衬底的中央侧之间，上述各个阴极区域形成在上述控制极区域内的光信号的光进入区域外。
而且，上述2个沟道中的1个沟道中的上述阳极区域上的接合焊盘(以下简称为“焊盘”)和上述2个沟道中的另1个沟道中的上述阳极区域上的焊盘分别通过焊线与同一个第一引线框架连接。同样，上述1个沟道中的上述阳极区域上的焊盘和上述另1个沟道的上述阳极区域上的焊盘分别通过焊线与同一个第二引线框架连接。
然而，在上述平面型半导体元件中，各沟道需要形成2个、合计每个芯片需要形成4个焊盘，上述焊盘与上述焊盘之间的距离较短，存在上述焊盘的大小被限制而难以取接合余量的问题。
因此，在光耦合双向可控硅元件中，通常为双沟道双焊盘结构。该双沟道双焊盘结构是指构成光耦合双向可控硅元件的2个沟道的每个沟道设置1个焊盘、共计2个焊盘。而且，是用内部配线将各沟道的上述阳极区域及上述阴极区域与上述焊盘连接的结构。
图5表示通常的双沟道双焊盘的光耦合双向可控硅的平面结构。如图5所示，具有俯视时相对于中心线A-A’和与该中心线正交的线段B-B’的交点180度旋转对称，即相对于上述交点大致点对称的图案。以下，将相对于中心线A-A’位于图中左侧的光敏晶闸管(photothyristor)称为CH(沟道)1的光敏晶闸管，将右侧的光敏晶闸管称为CH2的光敏晶闸管。
上述现有的双沟道双焊盘的光耦合双向可控硅，由在N型硅衬底1的表面相互分离地形成的CH1的第一光敏晶闸管2a和CH2的第二光敏晶闸管2b构成。
上述第一光敏晶闸管2a和第二光敏晶闸管2b分别具有：P型阳极扩散区域3；在中心线A-A’的延伸方向上与该阳极扩散区域3相对的P型控制极扩散区域4；和在该控制极扩散区域4内在中心线A-A’的延伸方向上与阳极扩散区域3相对地形成的N型阴极扩散区域5。这样，从阳极扩散区域3向阴极扩散区域5形成PNPN部。另外，6是用于防止误动作的高电阻图案。
此外，沿着芯片的周边，在N型硅衬底1的表面侧形成有作为沟道阻挡层的高浓度N型扩散区域(未图示)。而且，在上述N型硅衬底1上形成有SiO2膜(未图示)，在该SiO2膜的阳极扩散区域3和阴极扩散区域5上的部分设置有开口。此外，在CH1的第一光敏晶闸管2a和CH2的第二光敏晶闸管2b的上述SiO2膜上，以覆盖阳极扩散区域3和控制极扩散区域4的方式形成有作为上述内部配线的Al电极7。
而且，在上述CH1的第一光敏晶闸管2a的图中左下角的Al电极7的正上方形成有呈大致矩形的焊盘8a。同样，在CH2的第二光敏晶闸管2b的图中左下角的Al电极7的正上方形成有呈大致矩形的焊盘8b，其经由Al电极7与阳极扩散区域3和阴极扩散区域5连接。此时，控制极扩散区域4与焊盘8a、8b之间由上述SiO2膜进行绝缘。
而且，上述CH1用的焊盘8a与引线框架T2(未图示)通过使用Au线9a的焊线连接。同样，上述CH2用的焊盘8b与引线框架T1(未图示)通过使用Au线9b的焊线连接。
在具有上述结构的光耦合双向可控硅中，在上述引线框架T2与引线框架T1之间偏置有电压比元件的导通电压高的电源电压的条件下，首先在引线框架T2侧相比引线框架T1侧位于正电位的情况下，如果射入来自LED等的光，则由CH1侧的阴极扩散区域5及控制极扩散区域4和硅衬底1构成的图5中上侧的NPN晶体管成为导通状态。于是，由CH2侧的阳极扩散区域3、硅衬底1和CH1侧的控制极扩散区域4构成的上述上侧的PNP晶体管的基极电流被引出，该PNP晶体管导通。接着，利用上述上侧的PNP晶体管的集电极电流，向上述上侧的NPN晶体管供给基极电流，通过正反馈使上述上侧的PNPN部导通，如实线箭头所示那样，与交流电路的负载对应的导通电流从引线框架T1流向引线框架T2。在这种情况下，在图5中下侧，由于施加偏压的方向是反向，所以不会产生PNPN部的正反馈，仅流过1次光电流。
另一方面，在上述引线框架T1侧相比引线框架T2侧位于正电位的情况下，上述下侧的PNPN部与上述情况完全同样地进行正反馈动作而导通，流过由虚线箭头所示的导通电流，在上述上侧仅流过1次光电流。
这样，在上述引线框架T2与引线框架T1之间经由焊盘8a和焊盘8b双向地流过与电路的负载对应的导通电流。
现有技术文献
专利文献
专利文献1：日本特开平10-209431号公报
发明内容
发明要解决的问题
然而，在上述现有的双沟道双焊盘的光耦合双向可控硅中，存在下述问题。
即，在图5所示的上述双沟道双焊盘的光耦合双向可控硅结构中，由于焊盘8a和焊盘8b沿着光耦合双向可控硅元件的芯片的同一边配置，所以有可能产生下述的不良情况。另外，将焊盘8a和焊盘8b沿着芯片的同一边配置的原因是不需要变更用于形成焊盘的框架结构。
(1)上述焊盘8a和焊盘8b之间的距离较短，作为晶片测试之一的耐压测试中会导致放电。因此，需要扩大焊盘8a与焊盘8b之间的距离，从而伴随芯片尺寸的增大。
(2)焊盘8a和焊盘8b的大小、特别是形成于阴极扩散区域5旁边的CH2用焊盘8b的大小受到限制，因此接合余量较少。因此，如果扩大焊盘8a和焊盘8b的大小，则芯片尺寸增大。
(3)例如与上述CH2用的焊盘8b连接的Au线9b，引线可能覆盖特别是包含阴极扩散区域5的受光区域，存在影响受光灵敏度的情况。
(4)由于上述(3)的影响，因此也难以进一步缩小芯片。
(5)在上述CH1的第一光敏晶闸管2a侧和CH2的第二光敏晶闸管2b侧，由于焊盘8a和焊盘8b相对于阳极扩散区域3、控制极扩散区域4和阴极扩散区域5的相对位置不同，所以CH1的第一光敏晶闸管2a和CH2的第二光敏晶闸管2b的受光灵敏度变得不平衡，从而使最小触发电流IFT、保持电流IH、导通时间ton等变得不平衡。
因此，本发明的目的在于提供一种能够实现品质稳定化和芯片缩小的光耦合双向可控硅元件。
用于解决问题的技术手段
为了解决上述问题，本发明的光耦合双向可控硅元件，其特征在于：包括1个半导体芯片，该半导体芯片在具有N型和P型中的一种导电类型的半导体衬底的表面相互分离地形成有第一光敏晶闸管部和第二光敏晶闸管部，上述各光敏晶闸管部具有PNPN部，该PNPN部包括：阳极扩散区域，其具有N型和P型中的另一种导电类型；控制极扩散区域，其与上述阳极扩散区域相对，具有上述另一种导电类型；和阴极扩散区域，其与上述阳极扩散区域相对地形成在该控制极扩散区域内，并且具有上述一种导电类型，上述各光敏晶闸管部还具有1个接合焊盘，该接合焊盘形成在上述各扩散区域的上层，并且与上述阳极扩散区域和上述阴极扩散区域电连接，与上述控制极扩散区域电绝缘，上述第一光敏晶闸管部的上述PNPN部和上述第二光敏晶闸管部的上述PNPN部相对于上述半导体芯片的中心大致点对称地配置，或者相对于通过上述半导体芯片的中心且与上述半导体芯片的一边平行的线段大致线对称地配置，上述第一光敏晶闸管部的上述接合焊盘和上述第二光敏晶闸管部的上述接合焊盘相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。
此外，在一实施方式的光耦合双向可控硅元件中，上述第一光敏晶闸管部的上述接合焊盘和上述第二光敏晶闸管部的上述接合焊盘相对于上述半导体芯片的中心大致点对称地配置，由此相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。
此外，在一实施方式的光耦合双向可控硅元件中，上述第一光敏晶闸管部的上述PNPN部和上述第二光敏晶闸管部的上述PNPN部相对于上述半导体芯片的中心大致点对称地配置，上述第一光敏晶闸管部的上述接合焊盘和上述第二光敏晶闸管部的上述接合焊盘相对于上述半导体芯片的中心大致点对称地配置，由此相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。
此外，在一实施方式的光耦合双向可控硅元件中，上述第一光敏晶闸管部的上述PNPN部和上述第二光敏晶闸管部的上述PNPN部相对于通过上述半导体芯片的中心且与上述半导体芯片的一边平行的线段大致线对称地配置，上述第一光敏晶闸管部的上述接合焊盘和上述第二光敏晶闸管部的上述接合焊盘相对于上述半导体芯片的中心大致点对称地配置，由此相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。
此外，在一实施方式的光耦合双向可控硅元件中，上述第一光敏晶闸管部的上述接合焊盘和上述第二光敏晶闸管部的上述接合焊盘配置在使所连接的金属线覆盖触发用的光的受光区域的比例下降的位置，使上述第一光敏晶闸管部与上述第二光敏晶闸管部的上述光的受光面积大致相同。
发明效果
由以上说明可知，本发明的光耦合双向可控硅元件中，将上述第一光敏晶闸管部的上述焊盘和上述第二光敏晶闸管部的上述焊盘相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。因此，能够将上述两焊盘之间的距离设定得比对放电的耐压为600V以上所需要的器件的最小焊盘间距离即200μm大，能够确保所需要的耐压。
而且，上述第一光敏晶闸管部的上述PNPN部和上述第二光敏晶闸管部的上述PNPN部，相对于上述半导体芯片的中心大致点对称地配置，或者相对于通过上述半导体芯片的中心且与上述半导体芯片的一边平行的线段大致线对称地配置。
因此，能够使与上述第一光敏晶闸管部和上述第二光敏晶闸管部的上述焊盘连接的金属线覆盖触发用的光的受光区域的比例下降。其结果是，能够在将上述光的受光灵敏度保持在必要灵敏度内的范围内缩小受光面积，实现芯片的进一步缩小。
即，根据本发明，不会增加工序数，而仅变更用于形成上述焊盘的掩模，就能够廉价地消除上述各种不良情况。
附图说明
图1是表示本发明的光耦合双向可控硅元件的第一实施方式的概略图案布局的图。
图2是表示第二实施方式的概略图案布局的图。
图3是用于说明第三实施方式的图。
图4是用于说明第四实施方式的图。
图5是表示通常的双沟道双焊盘的光耦合双向可控硅的平面结构的图。
符号说明
11、21、31、41…N型硅衬底，
12a、22a、32a、42a…第一光敏晶闸管部，
12b、22b、32b、42b…第二光敏晶闸管部，
13、23、33、43…P型阳极扩散区域，
14、24、34、44…P型控制极扩散区域，
15、25、35、45…N型阴极扩散区域，
16、26、36、46…高电阻图案，
17、27、37、47…Al电极，
18a、28a、38a、48a…CH1的焊盘，
18b、28b、38b、48b…CH2的焊盘，
19a、29a、39a、49a…CH1的Au线，
19b、29b、39b、49b…CH2的Au线，
39a…CH1的扩大位置标记，
39b…CH2的扩大位置标记。
具体实施方式
下面，通过图示的实施方式详细地说明本发明。
(第一实施方式)
本实施方式的光耦合双向可控硅元件，与图5所示的光耦合双向可控硅元件同样地，是点对称型的光耦合双向可控硅元件。
图1表示本实施方式的光耦合双向可控硅元件的概略图案布局。如图1所示，具有俯视时相对于中心线C-C’和与该中心线正交的线段D-D’的交点180度旋转对称、即相对于上述交点大致点对称的图案。以下，将相对于中心线C-C’位于图中左侧的光敏晶闸管称为CH1的光敏晶闸管，将右侧的光敏晶闸管称为CH2的光敏晶闸管。
本光耦合双向可控硅元件由相互分离地形成在N型硅衬底11的表面的CH1的第一光敏晶闸管12a和CH2的第二光敏晶闸管12b构成。
上述第一光敏晶闸管12a和第二光敏晶闸管12b分别具有：在中心线C-C’的延伸方向一端侧形成的P型阳极扩散区域13；在中心线C-C’的延伸方向上与该阳极扩散区域13相对地形成的P型控制极扩散区域14；和在该控制极扩散区域14内在中心线C-C’的延伸方向上与阳极扩散区域13相对地形成的N型阴极扩散区域15。这样，从阳极扩散区域13向阴极扩散区域15形成有PNPN部。另外，16是用于防止误动作的高电阻图案。
此外，沿着芯片的周边，在N型硅衬底11的表面侧形成有作为沟道阻挡层的高浓度N型扩散区域(未图示)。此外，在N型硅衬底11上形成有SiO2膜(未图示)，在CH1的第一光敏晶闸管12a和CH2的第二光敏晶闸管12b的上述SiO2膜上，以覆盖阳极扩散区域13和控制极扩散区域14的方式形成有Al电极17。而且，Al电极17与阳极扩散区域13和阴极扩散区域15通过设置于上述SiO2膜的开口连接。
上述结构与图5所示的现有的光耦合双向可控硅元件完全一样。以下，对作为本实施方式的特征的焊盘的配置位置进行说明。
在图1中，在上述CH1的第一光敏晶闸管12a的图中左下角的Al电极17的正上方形成有呈大致矩形的焊盘18a，其经由Al电极17与阳极扩散区域13和阴极扩散区域15连接。与此相对，上述CH2用的焊盘18b在CH2的第二光敏晶闸管12b的图中右上角的Al电极17的正上方形成为大致矩形的形状，经由Al电极17与阳极扩散区域13和阴极扩散区域15连接。此时，控制极扩散区域14与焊盘18a、18b之间由上述SiO2膜进行绝缘。即，在本实施方式中，使上述CH2用的焊盘18b与上述CH1用的焊盘18a相对于上述交点大致点对称地形成。
而且，上述CH1用的焊盘18a和引线框架T2(未图示)通过使用Au线19a的焊线连接。同样，上述CH2用的焊盘18b和引线框架T1(未图示)通过使用Au线19b的焊线连接。
在具有上述结构的光耦合双向可控硅元件中，与图5所示的光耦合双向可控硅元件的情况同样地动作。即，在上述引线框架T2与引线框架T1之间偏置有电压比元件的导通电压高的电源电压的条件下，首先在上述引线框架T2侧相比上述引线框架T1侧位于正电位的情况下，如果射入来自LED等的光，则由于正反馈动作使图1中上侧的PNPN部导通，如实线箭头所示，导通电流从引线框架T1流向引线框架T2。在这种情况下，在图1中下侧，由于施加偏压的方向是反向，所以不会产生PNPN部的正反馈，仅流过1次光电流。
另一方面，在上述引线框架T1侧相比上述引线框架T2侧位于正电位的情况下，上述下侧的PNPN部与上述情况完全同样地进行正反馈动作而导通，流过由虚线箭头所示的导通电流，在上述上侧仅流过1次光电流。
而且，在本实施方式中，使上述CH1用的焊盘18a和CH2用的焊盘18b位于相对于上述交点大致点对称的位置，并且形成在阳极扩散区域13中的高电阻图案16的连接位置的上部。即，设置于本光耦合双向可控硅元件芯片的对角位置。
通常，在空气放电为3V(e)/μm，对放电的耐压为600V以上所需要的器件进行晶片测试的情况下，需要使焊盘与焊盘之间相隔200μm以上。在本实施方式的光耦合双向可控硅元件中，由于将CH1用的焊盘18a和CH2用的焊盘18b设置在本光耦合双向可控硅元件芯片的对角位置，所以能够使焊盘18a与CH2用的焊盘18b之间的距离为340μm。因此，能够设定得比耐压为600V以上所需要的器件的最小焊盘间距离即200μm大，能够确保所需要的耐压。
此外，使上述焊盘18a与焊盘18b都形成在阴极扩散区域13中的高电阻图案16的连接位置的上部。因此，不会设置在作为受光区域的阴极扩散区域15的旁边，能够确保用于获得所需要的接合余量的大小。而且，由于焊盘18a和焊盘18b没有设置在作为受光区域的阴极扩散区域15的旁边，所以Au线19a、19b覆盖上述受光区域的可能性较低，能够消除对受光灵敏度的影响。因此，能够在将来自LED等的光的受光灵敏度保持在必要灵敏度内的范围内，实现芯片的进一步的缩小。
此外，使上述第一光敏晶闸管12a和第二光敏晶闸管12b中的阴极扩散区域13、控制极扩散区域14和阴极扩散区域15的图案相对于中心线C-C’和与该中心线正交的线段D-D’的交点大致点对称地形成。而且，使焊盘18a和焊盘18b形成在相对于上述交点大致点对称的位置。因此，在CH1的第一光敏晶闸管12a侧和CH2的第二光敏晶闸管12b侧，能够使焊盘18a和焊盘18b相对于阴极扩散区域13、控制极扩散区域14和阴极扩散区域15的相对位置相同。因此，能够防止CH1的第一光敏晶闸管12a和CH2的第二光敏晶闸管12b的受光灵敏度变得不平衡、从而使最小触发电流IFT、保持电流IH、导通时间ton等变得不平衡。
即，根据本实施方式，不会增加工序数，而仅变更用于形成上述焊盘的掩模，就能够廉价地消除上述各种不良情况。
(第二实施方式)
本实施方式的光耦合双向可控硅元件是线对象型的光耦合双向可控硅元件。
图2表示本实施方式的光耦合双向可控硅元件的概略图案布局。如图2所示，具有俯视时相对于中心线E-E’大致线对称的图案。以下，将相对于中心线E-E’位于图中左侧的光敏晶闸管称为CH1的光敏晶闸管，而将右侧的光敏晶闸管称为CH2的光敏晶闸管。
本光耦合双向可控硅元件由在N型硅衬底21的表面相互分离形成的CH1的第一光敏晶闸管22a和CH2的第二光敏晶闸管22b构成。
上述第一光敏晶闸管22a和第二光敏晶闸管22b分别具有：在中心线E-E’侧沿着中心线E-E’形成的P型阳极扩散区域23；在与中心线E-E’的延伸方向正交的方向上与该阳极扩散区域23相对地形成的P型控制极扩散区域24；和在该控制极扩散区域24内在与中心线E-E’的延伸方向正交的方向上与阳极扩散区域23相对地形成的N型阴极扩散区域25。这样，从阳极扩散区域23向阴极扩散区域25形成有PNPN部。另外，26是用于防止误动作的高电阻图案。
沿着芯片的周边，在N型硅衬底21的表面侧形成有N型扩散区域(未图示)作为沟道阻挡层。而且，在N型硅衬底21的表面形成有SiO2膜(未图示)，在该SiO2膜的阳极扩散区域23和阴极扩散区域25上的部分设置有开口。此外，在CH1的第一光敏晶闸管22a和CH2的第二光敏晶闸管22b的上述SiO2膜上，以覆盖阳极扩散区域23和控制极扩散区域24的方式形成有Al电极27。
而且，在上述CH1的第一光敏晶闸管22a的图中右下角的Al电极27的正上方形成有呈大致矩形的焊盘28a，其经由Al电极27与阳极扩散区域23和阴极扩散区域25连接。与此相对，上述CH2用的焊盘28b在CH2的第二光敏晶闸管22b的图中左上角的Al电极27的正上方形成为大致矩形的形状，经由Al电极27与阳极扩散区域23和阴极扩散区域25连接。此时，控制极扩散区域24与焊盘28a、28b之间由上述SiO2膜进行绝缘。即，在本实施方式中，使上述CH2用的焊盘28b与上述CH1用的焊盘28a相对于中心线E-E’和与其正交的线段的交点大致点对称地形成。
而且，上述CH1用的焊盘28a和引线框架T2(未图示)通过使用Au线29a的焊线连接。同样，上述CH2用的焊盘28b和引线框架T1(未图示)通过使用Au线29b的焊线连接。
在具有上述结构的光耦合双向可控硅元件中，与上述第一实施方式的光耦合双向可控硅元件的情况同样地动作。即，在上述引线框架T2与引线框架T1之间偏置有电压比元件的导通电压高的电源电压的条件下，在上述引线框架T2侧相比上述引线框架T1侧位于正电位的情况下，如果射入来自LED等的光，则由CH2的第二光敏晶闸管22b的阳极扩散区域23、N型硅衬底21、以及CH1的第一光敏晶闸管22a的控制极扩散区域24和阴极扩散区域25构成的PNPN部进行正反馈动作而导通，如实线箭头所示，导通电流从引线框架T1流向引线框架T2。
另一方面，在上述引线框架T1侧相比上述引线框架T2侧位于正电位的情况下，由CH1的第一光敏晶闸管22a的阳极扩散区域23、N型硅衬底21、以及CH2的第二光敏晶闸管22b的控制极扩散区域24和阴极扩散区域25构成的PNPN部进行正反馈动作而导通，流过如虚线箭头所示那样的导通电流。
进而，在本实施方式中，使上述CH1用的焊盘28a和CH2用的焊盘28b位于相对于上述交点大致点对称的位置，并且在阴极扩散区域23与控制极扩散区域24之间形成。因此，能够使焊盘28a和焊盘28b之间的距离为210μm。即，能够设定得比耐压为600V以上所需要的器件的最小焊盘间距离即200μm大，能够确保所需要的耐压。
此外，由于成为受光区域的阴极扩散区域25沿着中心线E-E’较长地形成，所以在上述受光区域内Au线29a、29b覆盖的比例较低，能够使对受光灵敏度产生影响的比例降低。因此，能够在将来自LED等的光的受光灵敏度保持在必要灵敏度内的范围内缩小受光面积，实现芯片的进一步缩小。
(第三实施方式)
本实施方式的光耦合双向可控硅元件是与上述第一实施方式的情况相同的点对称型的光耦合双向可控硅元件。
图3表示本实施方式的光耦合双向可控硅元件的图案布局。在图3中，N型硅衬底31、CH1的第一光敏晶闸管32a、CH2的第二光敏晶闸管32b、P型阳极扩散区域33、P型控制极扩散区域34、N型阴极扩散区域35、高电阻图案36、Al电极37、焊盘38a、38b、Au线40a、40b，与上述第一实施方式中的N型硅衬底11、CH1的第一光敏晶闸管12a、CH2的第二光敏晶闸管12b、P型阳极扩散区域13、P型控制极扩散区域14、N型阴极扩散区域15、高电阻图案16、Al电极17、焊盘18a、18b、Au线19a、19b完全相同。
此外，本实施方式的光耦合双向可控硅元件的动作也与上述第一实施方式的情况完全相同。
本实施方式的光耦合双向可控硅元件是点对称型的光耦合双向可控硅元件，与图5所示的光耦合双向可控硅元件相同。
在图5所示的光耦合双向可控硅元件的情况下，CH1用的焊盘8a和CH2用的焊盘8b沿着光耦合双向可控硅元件的芯片的同一边配置。因此，特别是在包含受光区域的阴极扩散区域5的附近形成的CH2用的焊盘8b，当扩大时，由于覆盖上述受光区域而使受光灵敏度下降。因此，对CH2用的焊盘的大小有限制，因此接合余量较少。
与此相对，在本实施方式的光耦合双向可控硅元件中，使CH1用的焊盘38a和CH2用的焊盘38b与上述第一实施方式的情况同样地，配置在相对于芯片的中心线和与该中心线正交的线段的交点大致点对称的位置。因此，CH2用的焊盘38b与CH1用的焊盘38a同样地，形成在阳极扩散区域33中的高电阻图案36的连接位置。其结果，即使CH1用的焊盘38a和CH2用的焊盘38b都扩大，也不会覆盖上述受光区域，对于受光灵敏度(特性)的下降，影响较小。
因此，在本实施方式中，能够将上述CH1用的焊盘38a和CH2用的焊盘38b扩大到绘制在其周围的矩形标记39a、39b的位置。其结果是，焊盘的尺寸增大，能够实现接合余量的增大。
(第四实施方式)
涉及在上述CH1侧和CH2侧因焊盘相对于各扩散区域的图案的相对位置不同而产生的CH不平衡的改善。
本实施方式的光耦合双向可控硅元件是与上述第一实施方式的情况一样的点对称型的光耦合双向可控硅元件。
图4表示本实施方式的光耦合双向可控硅元件的概略图案布局。在图4中，N型硅衬底41、CH1的第一光敏晶闸管42a、CH2的第二光敏晶闸管42b、P型阳极扩散区域43、P型控制极扩散区域44、N型阴极扩散区域45、高电阻图案46、Al电极47、焊盘48a、48b、Au线49a、49b，与上述第一实施方式中的N型硅衬底11、CH1的第一光敏晶闸管12a、CH2的第二光敏晶闸管12b、P型阳极扩散区域13、P型控制极扩散区域14、N型阴极扩散区域15、高电阻图案16、Al电极17、焊盘18a、18b、Au线19a、19b完全相同。
此外，本实施方式的光耦合双向可控硅元件的动作也与上述第一实施方式的情况完全相同。
本实施方式的光耦合双向可控硅元件是点对称型的光耦合双向可控硅元件，与图5所示的光耦合双向可控硅元件相同。
在图5所示的光耦合双向可控硅元件的情况下，CH1用的焊盘8a和CH2用的焊盘8b沿着芯片的同一边配置。与此相对，CH1的第一光敏晶闸管2a和CH2的第二光敏晶闸管2b的阳极扩散区域3、控制极扩散区域4和阴极扩散区域5相对于线A-A’和与该中心线正交的线段B-B’的交点大致点对称地配置。因此，焊盘8a、8b相对于各扩散区域3、4、5的相对位置在CH1侧和CH2侧不同，在CH1和CH2产生各种不平衡。
例如上述CH2用的焊盘8b在俯视时形成在包含受光区域的阴极扩散区域5的旁边，所以与焊盘8b连接的Au线9b在包含受光区域的阴极扩散区域5上横穿。因此，由于Au线9b覆盖上述受光区域而使实质的受光面积变窄，在CH1侧和CH2侧受光灵敏度产生不平衡。
与此相对，在本实施方式的光耦合双向可控硅元件中，与上述第一实施方式的情况同样地，将CH1用的焊盘38a和CH2用的焊盘38b相对于芯片的中心线和与该中心线正交的线段的交点大致点对称地配置。这样，通过使CH2侧的阳极扩散区域43、控制极扩散区域44、阴极扩散区域45和焊盘48b与CH1侧的阳极扩散区域43、控制极扩散区域44、阴极扩散区域45和焊盘48a相对于上述交点大致点对称地配置，能够使焊盘8a、8b相对于各扩散区域3、4、5的相对位置在CH1侧和CH2侧相同。
因此，(a)能够以Au线49a、49b不会覆盖CH1侧和CH2侧的任意受光区域的方式，使CH1侧和CH2侧的实质受光面积相同。即，能够改善CH1侧和CH2侧的受光灵敏度的不平衡。
(b)在上述(a)的情况下，能够使本光耦合双向可控硅元件的CH1侧和CH2侧的受光灵敏度下降到在图5所示的光耦合双向可控硅元件中因Au线9b在上述受光区域上横穿而降低的CH2侧的受光灵敏度(正常范围内的受光灵敏度)。其结果是，能够缩小CH1侧和CH2侧的受光面积，缩小芯片尺寸。
即，根据本实施方式，能够改善上述CH1侧和CH2侧的受光灵敏度的不平衡，并且能够不对受光灵敏度(特性)产生影响而实现芯片尺寸的缩小。
另外，本发明不限定于上述各实施方式，可以在权利要求所记载的范围内适当进行变形。例如各半导体的导电类型可以与上述各实施方式相反。此外，材料也可以在发挥上述功能和效果的范围内适当选择。此外，Al电极17、27、37、47也不限定于Al，只要是能够作为电极发挥功能的金属即可。
以上，总结而言，本发明的光耦合双向可控硅元件，具有1个半导体芯片，该半导体芯片在具有N型和P型中的一种导电类型的半导体衬底11、21、31、41的表面相互分离地形成有第一光敏晶闸管部12a、22a、32a、42a和第二光敏晶闸管部12b、22b、32b、42b，上述各光敏晶闸管部具有PNPN部，该PNPN部包括：阳极扩散区域13、23、33、43，其具有N型和P型中的另一种导电类型；控制极扩散区域14、24、34、44，其与上述阳极扩散区域13、23、33、43相对，具有上述另一种导电类型；和阴极扩散区域15、25、35、45，其与上述阳极扩散区域13、23、33、43相对地形成在该控制极扩散区域14、24、34、44内并且具有上述一种导电类型，上述各光敏晶闸管部还具有1个焊盘，该焊盘形成在上述各扩散区域的上层，并且与上述阳极扩散区域13、23、33、43和上述阴极扩散区域15、25、35、45电连接，与上述控制极扩散区域14、24、34、44电绝缘，上述第一光敏晶闸管部12a、22a、32a、42a的上述PNPN部和上述第二光敏晶闸管部12b、22b、32b、42b的上述PNPN部相对于上述半导体芯片的中心大致点对称地配置，或者相对于通过上述半导体芯片的中心且与上述半导体芯片的一边平行的线段大致线对称地配置，上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。
根据上述结构，上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。因此，能够将上述两焊盘之间的距离设定得比对放电的耐压为600V以上所需要的器件的最小焊盘间距离即200μm大，能够确保所需要的耐压。
而且，上述第一光敏晶闸管部12a、22a、32a、42a的上述PNPN部和上述第二光敏晶闸管部12b、22b、32b、42b的上述PNPN部相对于上述半导体芯片的中心大致点对称地配置，或者相对于通过上述半导体芯片的中心且与上述半导体芯片的一边平行的线段大致线对称地配置。
因此，能够使与上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b连接的金属线覆盖触发用的光的受光区域的比例下降。其结果是，能够使受光面积减小使覆盖受光区域的比例下降的量，能够在将上述光的受光灵敏度保持在必要灵敏度内的范围内缩小受光面积，实现芯片的进一步缩小。
此外，在一实施方式的光耦合双向可控硅元件中，上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b相对于上述半导体芯片的中心大致点对称地配置，由此相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。
根据该实施方式，上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b相对于上述半导体芯片的中心大致点对称地配置。因此，能够将上述两焊盘设置在上述半导体芯片的对角位置，能够使上述两焊盘间的距离扩大到大致最大值。即，进而能够提高耐压。
此外，在一实施方式的光耦合双向可控硅元件中，上述第一光敏晶闸管部12a、22a、32a、42a的上述PNPN部和上述第二光敏晶闸管部12b、22b、32b、42b的上述PNPN部相对于上述半导体芯片的中心大致点对称地配置，上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b相对于上述半导体芯片的中心大致点对称地配置，由此相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。
根据该实施方式，上述第一光敏晶闸管部12a、22a、32a、42a的上述PNPN部及上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述PNPN部及上述焊盘18b、28b、38b、48b相对于上述半导体芯片的中心大致点对称地配置。因此，将上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b中的一方配置在上述金属线覆盖上述受光区域的比例较低的位置上，由此能够降低与另一方的上述焊盘连接的金属线覆盖上述受光区域的比例。
此外，在一实施方式的光耦合双向可控硅元件中，上述第一光敏晶闸管部22a的上述PNPN部和上述第二光敏晶闸管部22b的上述PNPN部相对于通过上述半导体芯片的中心且与上述半导体芯片的一边平行的线段大致线对称地配置，上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b相对于上述半导体芯片的中心大致点对称地配置，由此相互分离地配置在上述线段的延伸方向的一端侧和另一端侧。
根据该实施方式，将上述第一光敏晶闸管部22a的上述PNPN部和上述第二光敏晶闸管部22b的上述PNPN部相对于通过上述半导体芯片的中心且与上述半导体芯片的一边平行的线段大致线对称地配置。因此，包含上述受光区域的上述阴极扩散区域25沿着上述线段较长地形成。因此，在上述受光区域内上述金属线覆盖的比例降低，能够使上述金属线对受光灵敏度产生影响的比例降低。
其结果是，能够在将上述光的受光灵敏度保持在必要灵敏度内的范围内缩小受光面积，实现上述半导体芯片的进一步缩小。
此外，在一实施方式的光耦合双向可控硅元件中，上述第一光敏晶闸管部12a、22a、32a、42a的上述焊盘18a、28a、38a、48a和上述第二光敏晶闸管部12b、22b、32b、42b的上述焊盘18b、28b、38b、48b配置在使所连接的金属线覆盖触发用的光的受光区域的比例下降的位置上，从而使上述第一光敏晶闸管部12a、22a、32a、42a与上述第二光敏晶闸管部12b、22b、32b、42b的上述光的受光面积大致相同。
根据该实施方式，使上述第一光敏晶闸管部12a、22a、32a、42a与上述第二光敏晶闸管部12b、22b、32b、42b的上述光的受光面积大致相同，由此能够改善第一光敏晶闸管部12a、22a、32a、42a与上述第二光敏晶闸管部12b、22b、32b、42b的受光灵敏度的不平衡。
此外，此时能够使受光灵敏度在正常范围内下降上述金属线覆盖上述受光区域的比例降低的量。其结果是，能够缩小第一光敏晶闸管部12a、22a、32a、42a和上述第二光敏晶闸管部12b、22b、32b、42b的受光面积，缩小上述半导体芯片的芯片尺寸。

Claims (5)

1.一种光耦合双向可控硅元件，其特征在于：
包括1个半导体芯片，该半导体芯片在具有N型和P型中的一种导电类型的半导体衬底的表面相互分离地形成有第一光敏晶闸管部和第二光敏晶闸管部，
所述各光敏晶闸管部具有PNPN部，该PNPN部包括：阳极扩散区域，其具有N型和P型中的另一种导电类型；控制极扩散区域，其与所述阳极扩散区域相对，具有所述另一种导电类型；和阴极扩散区域，其与所述阳极扩散区域相对地形成在该控制极扩散区域内，并且具有所述一种导电类型，
所述各光敏晶闸管部还具有1个接合焊盘，该接合焊盘形成在所述各扩散区域的上层，并且与所述阳极扩散区域和所述阴极扩散区域电连接，与所述控制极扩散区域电绝缘，
所述第一光敏晶闸管部的所述PNPN部和所述第二光敏晶闸管部的所述PNPN部相对于所述半导体芯片的中心大致点对称地配置，或者相对于通过所述半导体芯片的中心且与所述半导体芯片的一边平行的线段大致线对称地配置，
所述第一光敏晶闸管部的所述接合焊盘和所述第二光敏晶闸管部的所述接合焊盘相互分离地配置在所述线段的延伸方向的一端侧和另一端侧。
2.根据权利要求1所述的光耦合双向可控硅元件，其特征在于：
所述第一光敏晶闸管部的所述接合焊盘和所述第二光敏晶闸管部的所述接合焊盘相对于所述半导体芯片的中心大致点对称地配置，由此相互分离地配置在所述线段的延伸方向的一端侧和另一端侧。
3.根据权利要求1或2所述的光耦合双向可控硅元件，其特征在于：
所述第一光敏晶闸管部的所述PNPN部和所述第二光敏晶闸管部的所述PNPN部相对于所述半导体芯片的中心大致点对称地配置，
所述第一光敏晶闸管部的所述接合焊盘和所述第二光敏晶闸管部的所述接合焊盘相对于所述半导体芯片的中心大致点对称地配置，由此相互分离地配置在所述线段的延伸方向的一端侧和另一端侧。
4.根据权利要求1或2所述的光耦合双向可控硅元件，其特征在于：
所述第一光敏晶闸管部的所述PNPN部和所述第二光敏晶闸管部的所述PNPN部相对于通过所述半导体芯片的中心且与所述半导体芯片的一边平行的线段大致线对称地配置，
所述第一光敏晶闸管部的所述接合焊盘和所述第二光敏晶闸管部的所述接合焊盘相对于所述半导体芯片的中心大致点对称地配置，由此相互分离地配置在所述线段的延伸方向的一端侧和另一端侧。
5.根据权利要求1至4中任一项所述的光耦合双向可控硅元件，其特征在于：
所述第一光敏晶闸管部的所述接合焊盘和所述第二光敏晶闸管部的所述接合焊盘配置在使所连接的金属线覆盖触发用的光的受光区域的比例下降的位置，使所述第一光敏晶闸管部与所述第二光敏晶闸管部的所述光的受光面积大致相同。
CN201510484213.0A 2014-09-10 2015-08-07 光耦合双向可控硅元件 Expired - Fee Related CN105405876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014184109A JP5941955B2 (ja) 2014-09-10 2014-09-10 フォトトライアック素子
JP2014-184109 2014-09-10

Publications (2)

Publication Number Publication Date
CN105405876A true CN105405876A (zh) 2016-03-16
CN105405876B CN105405876B (zh) 2018-05-29

Family

ID=55471259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510484213.0A Expired - Fee Related CN105405876B (zh) 2014-09-10 2015-08-07 光耦合双向可控硅元件

Country Status (2)

Country Link
JP (1) JP5941955B2 (zh)
CN (1) CN105405876B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025084A (zh) * 2016-07-13 2016-10-12 电子科技大学 基于ZnO纳米颗粒阴极缓冲层的有机太阳能电池及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897403A (ja) * 1994-09-22 1996-04-12 Sharp Corp 光ｐｎｐｎスイッチ
JPH09223791A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 半導体装置
US20040262633A1 (en) * 2002-12-18 2004-12-30 Sharp Kabushiki Kaisha Bidirectional photothyristor chip
CN1694255A (zh) * 2004-03-17 2005-11-09 夏普株式会社 双向光控晶闸管芯片、光起弧耦合器及固体继电器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3495847B2 (ja) * 1995-09-11 2004-02-09 シャープ株式会社 サイリスタを備える半導体集積回路
JPH1070292A (ja) * 1996-08-27 1998-03-10 Sharp Corp サイリスタおよび光駆動回路を備える半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897403A (ja) * 1994-09-22 1996-04-12 Sharp Corp 光ｐｎｐｎスイッチ
JPH09223791A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 半導体装置
US20040262633A1 (en) * 2002-12-18 2004-12-30 Sharp Kabushiki Kaisha Bidirectional photothyristor chip
CN1694255A (zh) * 2004-03-17 2005-11-09 夏普株式会社 双向光控晶闸管芯片、光起弧耦合器及固体继电器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025084A (zh) * 2016-07-13 2016-10-12 电子科技大学 基于ZnO纳米颗粒阴极缓冲层的有机太阳能电池及制备方法
CN106025084B (zh) * 2016-07-13 2018-07-03 电子科技大学 基于ZnO纳米颗粒阴极缓冲层的有机太阳能电池及制备方法

Also Published As

Publication number Publication date
JP2016058570A (ja) 2016-04-21
JP5941955B2 (ja) 2016-06-29
CN105405876B (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
EP0594111B1 (en) High voltage MIS transistor and semiconductor device
US7989885B2 (en) Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
JP5526849B2 (ja) 半導体装置
CN102280493A (zh) 半导体装置
JP2018133433A (ja) 半導体装置
JP2009117786A (ja) 半導体装置
CN107750392A (zh) 半导体芯片以及使用了该半导体芯片的半导体模块
JP2006120789A (ja) 半導体装置
US10553710B2 (en) Semiconductor device
JP7346889B2 (ja) 半導体装置
US20150270240A1 (en) Power semiconductor device
CN103367333A (zh) 半导体器件及半导体模块
CN105405876A (zh) 光耦合双向可控硅元件
US10396071B2 (en) Semiconductor device having a sense diode portion
CN103839925B (zh) 半导体装置
JP2021048337A (ja) 半導体装置及び半導体回路
CN104106136B (zh) 在功率半导体中用于电流传感器的半导体布置
US20200335492A1 (en) Semiconductor device
JP2011199039A (ja) 半導体装置
US20180240795A1 (en) Semiconductor device
JP2020043200A (ja) 半導体装置
JP5870140B2 (ja) 双方向フォトサイリスタチップ、ソリッドステートリレー
JPH0563202A (ja) 半導体装置
JP4186346B2 (ja) 半導体装置
JP2021064673A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180529