CN105376507A - Ccd多路输出结构 - Google Patents

Ccd多路输出结构 Download PDF

Info

Publication number
CN105376507A
CN105376507A CN201510645729.9A CN201510645729A CN105376507A CN 105376507 A CN105376507 A CN 105376507A CN 201510645729 A CN201510645729 A CN 201510645729A CN 105376507 A CN105376507 A CN 105376507A
Authority
CN
China
Prior art keywords
horizontal transfer
output
district
dimensional array
ccd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510645729.9A
Other languages
English (en)
Inventor
李仁豪
廖乃镘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 44 Research Institute
Original Assignee
CETC 44 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 44 Research Institute filed Critical CETC 44 Research Institute
Priority to CN201510645729.9A priority Critical patent/CN105376507A/zh
Publication of CN105376507A publication Critical patent/CN105376507A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种CCD多路输出结构，所述CCD多路输出结构包括多个输出单元，单个输出单元包括垂直转移区、水平转移区和输出放大器；其创新在于：所述水平转移区内的信号转移方向记为A向，单个输出单元内，垂直转移区位于水平转移区A向的一侧，输出放大器位于水平转移区A向的另一侧；多个输出单元对应的多个水平转移区按一维阵列形式分布，多个水平转移区对应的多个A向朝向相同且与一维阵列的轴向重合，多个水平转移区对应的输出放大器位于一维阵列的同侧。本发明的有益技术效果是：能降低结构复杂度，保证器件性能。

Description

CCD多路输出结构
技术领域
本发明涉及一种CCD结构，尤其涉及一种CCD多路输出结构。
背景技术
现有技术中，典型的CCD多路输出结构如图1所示，从图中可见，水平转移区和输出放大器（图中的复位晶体管漏极、复位晶体管栅极、输出二极管和输出晶体管栅极即构成输出放大器）位于同一直线上，这种设计的好处是节省了竖向空间，但在实际应用中，却存在如下问题：由于水平转移区和输出放大器位于同一直线上，因此相邻两个水平转移区之间就需要为输出放大器留出空间，反过来看，也即输出放大器挤占了水平转移区的空间，导致水平转移区内可供信号转移的长度大幅缩短，为了实现CCD功能，垂直转移区就不得不设计为倾斜结构，这不仅提高了设计复杂性，而且还使得垂直转移区上倾斜部分的有效面积大幅缩减，不利于信号传输，而且相邻垂直转移区的倾斜部分之间的沟阻有效面积也变小，容易发生信号串扰。
发明内容
针对背景技术中的问题，本发明提出了一种CCD多路输出结构，所述CCD多路输出结构包括多个输出单元，单个输出单元包括垂直转移区、水平转移区和输出放大器；其创新在于：所述水平转移区内的信号转移方向记为A向，单个输出单元内，垂直转移区位于水平转移区A向的一侧，输出放大器位于水平转移区A向的另一侧；多个输出单元对应的多个水平转移区按一维阵列形式分布，多个水平转移区对应的多个A向朝向相同且与一维阵列的轴向重合，多个水平转移区对应的输出放大器位于一维阵列的同侧。
本发明的原理是：从背景技术中的分析可以看出，现有技术的设计思路虽然节省了空间，但却引出了一系列新的问题，发明人认为这是得不偿失的，有鉴于此，本发明中将水平转移区和输出放大器错位设置，错位设置后，最明显的好处是，水平转移区的空间不再被挤占，水平转移区的长度可以设计为与垂直转移区所覆盖的区域相匹配，从而避免在垂直转移区上设置倾斜段，这不仅可以降低结构复杂度，更为有意义的是，垂直转移区的有效面积以及相邻垂直转移区之间的沟阻宽度都可以得到很好的保证，保证器件的工作稳定性。本发明的工作原理及控制方法均与现有技术完全相同。
本发明的有益技术效果是：能降低结构复杂度，保证器件性能。
附图说明
图1、典型CCD多路输出结构；
图2、本发明的结构示意图（图中隐去了各种栅极结构）；
图3、图2中所示结构设置了各种栅极结构后的结构示意图；
图中各个标记所对应的名称分别为：垂直转移区1、水平转移区2、水平转移控制栅一2-1、水平转移控制栅二2-2、水平转移控制栅三2-3、水平转移控制栅四2-4、用于形成输出放大器的区域3、复位晶体管漏极4、复位晶体管栅极5、输出二极管6、输出晶体管栅极7、水平转移区内的信号转移方向A。
具体实施方式
一种CCD多路输出结构，所述CCD多路输出结构包括多个输出单元，单个输出单元包括垂直转移区1、水平转移区2和输出放大器；其创新在于：所述水平转移区2内的信号转移方向记为A向，单个输出单元内，垂直转移区1位于水平转移区2A向的一侧，输出放大器位于水平转移区2A向的另一侧；多个输出单元对应的多个水平转移区2按一维阵列形式分布，多个水平转移区2对应的多个A向朝向相同且与一维阵列的轴向重合，多个水平转移区2对应的输出放大器位于一维阵列的同侧。
本发明的方案可用于对面阵式CCD和线阵式CCD进行优化。

Claims (1)

1.一种CCD多路输出结构，所述CCD多路输出结构包括多个输出单元，单个输出单元包括垂直转移区（1）、水平转移区（2）和输出放大器；其特征在于：所述水平转移区（2）内的信号转移方向记为A向，单个输出单元内，垂直转移区（1）位于水平转移区（2）A向的一侧，输出放大器位于水平转移区（2）A向的另一侧；多个输出单元对应的多个水平转移区（2）按一维阵列形式分布，多个水平转移区（2）对应的多个A向朝向相同且与一维阵列的轴向重合，多个水平转移区（2）对应的输出放大器位于一维阵列的同侧。
CN201510645729.9A 2015-10-09 2015-10-09 Ccd多路输出结构 Pending CN105376507A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510645729.9A CN105376507A (zh) 2015-10-09 2015-10-09 Ccd多路输出结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510645729.9A CN105376507A (zh) 2015-10-09 2015-10-09 Ccd多路输出结构

Publications (1)

Publication Number Publication Date
CN105376507A true CN105376507A (zh) 2016-03-02

Family

ID=55378261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510645729.9A Pending CN105376507A (zh) 2015-10-09 2015-10-09 Ccd多路输出结构

Country Status (1)

Country Link
CN (1) CN105376507A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106791499A (zh) * 2016-11-22 2017-05-31 北京空间机电研究所 一种实现提高电子倍增ccd相机输出图像信噪比的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373603A (zh) * 2001-02-28 2002-10-09 松下电器产业株式会社 固体摄像器件及其驱动方法
EP1353383A2 (en) * 2002-04-10 2003-10-15 Victor Company Of Japan, Ltd. Image-sensing device having a plurality of output channels
JP2005064304A (ja) * 2003-08-15 2005-03-10 Koji Eto 高感度高速撮像素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373603A (zh) * 2001-02-28 2002-10-09 松下电器产业株式会社 固体摄像器件及其驱动方法
EP1353383A2 (en) * 2002-04-10 2003-10-15 Victor Company Of Japan, Ltd. Image-sensing device having a plurality of output channels
JP2005064304A (ja) * 2003-08-15 2005-03-10 Koji Eto 高感度高速撮像素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106791499A (zh) * 2016-11-22 2017-05-31 北京空间机电研究所 一种实现提高电子倍增ccd相机输出图像信噪比的方法
CN106791499B (zh) * 2016-11-22 2019-06-18 北京空间机电研究所 一种实现提高电子倍增ccd相机输出图像信噪比的方法

Similar Documents

Publication Publication Date Title
TWI463374B (zh) 觸控面板
SG10201805059SA (en) Semiconductor memory device and method of manufacturing the same
JP6281571B2 (ja) 半導体集積回路装置
JP2015228492A5 (ja) 記憶装置
WO2007030346A3 (en) Memory cell layout and process flow
JP2014075334A5 (zh)
JP2012095289A5 (zh)
DE602006017141D1 (de) Leiterplatte
JP2014064005A5 (zh)
JP2015005879A5 (zh)
KR20170037201A (ko) 서브 워드라인 드라이버를 포함하는 반도체 메모리 장치의 레이아웃
US9846757B2 (en) Cell grid architecture for FinFET technology
CN105518846A (zh) 半导体集成电路及逻辑电路
CN105376507A (zh) Ccd多路输出结构
JP2016506051A5 (zh)
JP2016523454A (ja) フィールドプレート・トレンチ・ｆｅｔ、及び、半導体構成素子
JP2017162886A5 (zh)
US10374049B2 (en) Heat management in a multi-finger FET
WO2013074250A3 (en) Improved coupling gates strapping of split gate array non-volatile floating gate memory cells
JP2016503224A5 (zh)
CN102339850A (zh) 一种八边形网格状mosfet功率管版图结构
US20150054998A1 (en) Solid-state imaging apparatus
US9177634B1 (en) Two gate pitch FPGA memory cell
US9887665B2 (en) Junction box for solar cell
KR101299799B1 (ko) 멀티 게이트 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160302

RJ01 Rejection of invention patent application after publication