CN106791499B - 一种实现提高电子倍增ccd相机输出图像信噪比的方法 - Google Patents

Abstract

本发明提供一种实现提高电子倍增CCD相机输出图像信噪比的方法，该方法根据微光电子倍增CCD器件的特点，应用连续垂直转移间断水平转移的工作方式，利用输出多行CCD模拟信号进行模数转换后数字图像数据的延时相加，解决了电子倍增CCD器件应用中单行模拟信号输出时信噪比不高和动态范围不够的问题，实现了信噪比和动态范围的提升。本发明所述方法可以应用于电子倍增CCD以及其他面阵CCD的成像系统中，具有易实现、精度高等优点，能够有效地提高信噪比、增加动态范围，从而提高图像质量，提升成像系统的性能。

Description

一种实现提高电子倍增CCD相机输出图像信噪比的方法

技术领域

本发明属于航天遥感器技术领域，涉及一种实现提高电子倍增CCD相机输出图像信噪比的方法，可以应用于电子倍增CCD以及其他面阵CCD的成像系统中，具有易实现、精度高等优点，能够有效地提高信噪比、增加动态范围，从而提高图像质量，提升成像系统的性能。

背景技术

电子倍增CCD(简称EMCCD)的结构与普通CCD相似，只是在读出寄存器与输出放大器之间增加了一个特殊的倍增寄存器。倍增寄存器的结构与读出寄存器类似，只是其中一相电极被一对电极取代，一个加直流电压，一个由高电压时钟驱动。两个电极间的电势差形成强电场，使转移到该电极下的信号电荷与硅晶格发生碰撞电离，激发出新的电子，实现了信号电荷的倍增。其主要应用微光成像系统，通过高压脉冲或者高压正弦信号控制倍增寄存器，实现不同的电子倍增倍数。

实际的应用中电子倍增CCD可以有面阵工作和线阵工作两种模式，微光器件对于光很敏感，而且EMCCD多数需要制冷条件，高压正弦信号的质量也是影响EMCCD工作的因素。对于EMCCD输出一行模拟信号的应用方式，在高压正弦信号和其他条件相对固定的情况下，由于某EMCCD的满井电荷只有80K电子，对入射光非常敏感，对于光强变化的要求也非常高，在制冷条件不足的情况下，噪声的影响也很明显，信噪比和动态范围不能达到预期的要求。

发明内容

本发明的技术解决问题是：针对EMCCD器件在输出一行图像数据的应用中，信噪比不足和动态范围不够的问题，提供了一种实现提高电子倍增CCD相机输出图像信噪比的方法，提高了信噪比。

本发明的技术解决方案是：一种实现提高电子倍增CCD相机输出图像信噪比的方法，包括如下步骤：

(1)产生垂直转移时序、水平转移时序和清倒信号(DG信号，Dump Gate信号)输入电子倍增CCD器件，垂直转移时序包括积分区时序和存储区时序，水平转移时序包括水平移位寄存器时序，垂直转移时序在一个帧周期内连续输入全部行给电子倍增CCD器件，水平转移时序在一个帧周期内连续输入N行给电子倍增CCD器件，清倒信号与帧周期一致，在N行水平转移时序时为低电平对应保留的这部分电荷，其余为高电平对应清除其余行无用的电荷；

(2)产生一个高压信号，当水平转移时序输出时，高压信号同时输出给电子倍增CCD器件；

(3)电子倍增CCD器件，根据垂直转移时序、水平转移时序、清倒信号和高压信号按照设定的逻辑由电荷积累(曝光区感光后电荷积累)、转移(从曝光区转移到存储区，再从存储区转移到水平寄存器)、放大(电荷经过CCD器件的放大器放大后)产生CCD模拟信号，将CCD模拟信号转换为数字信号，并得到每一帧对应CCD模拟信号的N行数字信号，所述数字信号即图像数据；模拟信号转换为数字信号的位宽为Wbit；

(4)设定第x帧对应CCD模拟信号的N行数字信号中的第y行数字信号表示为F_xL_y；F_x表示第x帧的数字信号；L_y表示帧中的第y行的数字信号，y＝1、2、…、N；

(5)将第x+1帧的数字信号延时1行，再将第x帧的数字信号中每一行的像元和延时后的第x+1帧的数字信号中与第x帧的数字信号相对应的行的像元相加，得到延时相加结果；

(6)重复步骤(5)，用延时相加结果替换步骤(5)中第x帧的数字信号，用x+1替换替换步骤(5)中x，直至x+1等于N-1，步骤(5)输出延时相加的第一组结果；

令x+1等于N，步骤(5)输出延时相加的第二组结果，令x+1等于N+1，步骤(5)输出延时相加的第三组结果，以此类推，直到输出需要的结果数量；

(7)对步骤(5)输出的延时相加的所有结果取高W位；从第N帧开始输出所有结果的高W位，即连续的图像数据，每帧一行图像数据，并将连续的图像数据与辅助数据按照规定的格式进行编排，并按照数传接口格式进行输出；所述辅助数据包括图像数据的帧号、行号、相机标识；

还包括步骤(8)和(9)，如下：

(8)对步骤(7)输出的连续图像数据和辅助数据进行数据采集，提取图像数据的帧号、行号和图像数据，根据图像数据的帧号、行号定位图像数据，对定位的图像数据进行灰度值均值S和均方根噪声R的计算；

(9)根据信噪比计算公式dB＝20logS/R，S为信号均值，R为均方根噪声，计算定位的图像数据的信噪比。

垂直转移时序包括多个垂直转移信号，每个垂直转移信号是帧格式的，在一个帧周期内积分区时序的垂直转移信号为1033个行周期，存储区时序的垂直转移信号1037个行周期。

N取2ⁿ，每行的数据为1024；

数传接口格式根据电子倍增CCD器件所在的相机的数传接口格式要求确定；

步骤(8)对定位的图像数据取列向平均进行灰度值均值S和均方根噪声R的计算。

高压信号为高压正弦信号，幅值为4V-50V。

需要的结果数量为1000个结果以上。

本发明与现有技术相比的优点在于：

(1)本发明方法利用电子倍增CCD器件的工作特点，提出了一种基于EMCCD的时序控制方法，可以用于其他面阵CCD；

(2)本发明方法通过对电子倍增CCD输出多行模拟信号，利用数字图像的延时相加，得到了延时积分的图像数据。这种方法不需要增加硬件资源，在逻辑设计上易于实现，且节约成本；

(3)本发明方法通过对电子倍增CCD图像数据的延时相加，不降低信号的均值，减少了系统噪声，从而提高了信噪比，增加了动态范围；

(4)本发明方法通过产生高压正弦信号给电子倍增CCD器件，正弦信号具有缓变特点，从而提高了电子倍增CCD器件工作的稳定性。

(5)本发明方法采用了串行的数传接口格式，有效地节省了接口的数量，减少了电缆数量。

(6)本发明方法对图像数据采用列向取平均的方法，减少了固定频率干扰对于计算结果的影响。

(7)本发明方法对图像数据的存储和乘法计算设计了优化逻辑，减少了FPGA中的逻辑资源占用，提高了时序余量。

附图说明

图1为本发明一种实现提高电子倍增CCD相机输出图像信噪比的方法的流程图；

图2为电子倍增CCD的时序图；

图3为正弦信号生成示意图；

图4的(a)为AD输出信号时序图；(b)为4(a)中第1行图像数据的串行数据H和串行数据L的放大图、(c)为为4(a)中第2行图像数据的串行数据H和串行数据L的放大图；

图5为RAM中的数据排列示意图；

图6为第1帧数据与第2帧数据延时相加示意图；

图7为第3帧到来时延时相加示意图；

图8为数据延时相加原理示意图；

图9为数据延时相加实现框图；

图10为数传接口信号时序图；

图11为一种电子倍增CCD的视频处理系统；

具体实施方式

本发明的基本思路为：提出一种实现提高电子倍增CCD相机输出图像信噪比的方法，该方法根据微光电子倍增CCD器件的特点，应用连续垂直转移间断水平转移的工作方式，利用输出多行CCD模拟信号进行模数转换后数字图像数据的延时相加，解决了电子倍增CCD器件应用中单行模拟信号输出时信噪比不高和动态范围不够的问题，实现了信噪比和动态范围的提升。本发明所述方法可以应用于电子倍增CCD以及其他面阵CCD的成像系统中，具有易实现、精度高等优点，能够有效地提高信噪比、增加动态范围，从而提高图像质量，提升成像系统的性能。

下面结合附图和具体实施例对本发明进行详细说明。

如图11所示，本发明的方法可以基于一种电子倍增CCD的视频处理系统，包括：电子倍增CCD器件、AD芯片、FPGA、图像采集设备、DA芯片、放大电路。成像过程开始，FPGA产生一组电子倍增CCD器件的时序给驱动电路，驱动电路能够驱动时序，使时序满足电子倍增CCD器件的要求；同时FPGA产生数字量给DA芯片，DA芯片将数字量转换为模拟量给放大电路，放大电路将模拟量转换为高压信号，送至电子倍增CCD器件；电子倍增CCD器件，能够根据驱动电路驱动后的时序和高压信号，产生模拟信号给AD芯片进行模数转换，得到数字信号送至FPGA，FPGA对数字信号进行延时相加以及数据编排，得到图像数据。，将图像数据输出给图像采集设备，图像采集设备对图像数据提取并进行信噪比计算。

电子倍增CCD器件，包括：积分区、存储区、水平转移寄存器和倍增寄存器几个部分；积分区根据时序将光电转换后的电荷转移到存储区，存储区根据时序将电荷转移到水平转移寄存器，水平转移寄存器根据时序将保留的电荷转移到倍增寄存器，倍增寄存器根据高压信号(包括高压正弦信号)将电荷倍增放大输出，得到模拟信号。

垂直转移时序包括多个垂直转移信号，每个垂直转移信号是帧格式的，在一个帧周期内每个垂直转移信号分为多个行周期，每个行周期对应一行，所述行为一个周期内的垂直转移信号；垂直转移时序能够输出一个帧周期内的所有行或部分行。

水平转移时序包括多个水平转移信号，每个水平转移信号是帧格式的，在一个帧周期内每个水平转移信号分为多个行周期，每个行周期对应一行，所述行为一个周期内的水平转移信号；每一行包含P个像元；水平转移时序能够输出一个帧周期内的所有行或部分行，每行输出所有的像元。

如图1所示，为本发明方法的流程框图，其主要步骤如下：

(1)产生垂直转移时序、水平转移时序和清倒信号输入电子倍增CCD器件，垂直转移时序包括积分区时序和存储区时序，水平转移时序包括水平移位寄存器时序，垂直转移时序在一个帧周期内连续输入全部行给电子倍增CCD器件，水平转移时序在一个帧周期内连续输入N行给电子倍增CCD器件，清倒信号与帧周期一致，在N行水平转移时序时为低电平对应保留的这部分电荷，其余为高电平对应清除其余行无用的电荷。

具体实现方法就是产生电子倍增CCD工作所需要的时序信号。

某电子倍增CCD的时序包括垂直转移时序、水平转移时序和清倒信号。垂直转移时序包括积分区时序I和存储区时序S，I信号包括I1、I2、I3和I4，S信号包括S1、S2、S3和S4信号，I信号用于将积分区的电荷转移到存储区，S信号用于将存储区的电荷转移到水平移位寄存器。在垂直转移过程中，I信号和S信号输出波形周期与行周期一致。水平转移时序包括水平移位寄存器时序，水平移位寄存器时序包括R、R1、R2和R3，水平移位寄存器时序用于驱动水平移位寄存器进行电荷转移，转移到倍增寄存器中。清倒信号DG用于将水平移位寄存器中无用的电荷清除，保留有用的电荷，其中低电平部分为保留电荷部分，高电平部分为倒掉电荷部分。

如图2所示，I1、I2、I3和I4，S1、S2、S3和S4均为垂直转移时序，I1、I2、I3和I4控制曝光区，S1、S2、S3和S4控制存储区，R1、R2和R3、R均为水平转移时序，与高压信号R2HV一起控制电荷水平转移输出，DG为清倒信号，将无用电荷清楚，保留有用电荷。

(2)产生一个高压信号R2HV，当水平转移时序输出时，高压信号同时输出给电子倍增CCD器件。

具体实现就是将高压正弦信号给倍增寄存器用于电荷倍增。

如图3所示，首先由FPGA输出数字数据给DA芯片，这个数字数据在一个像元周期内是有8个数值的变化，来对应正弦信号的8个相位点，这8个相位点是等间距的。经过DA芯片之后得到一个阶梯波信号，这个阶梯波信号的幅值与这8个点的数字数据对应。这个信号经过放大电路之后就得到了高压正弦波信号。

(3)电子倍增CCD器件，根据垂直转移时序、水平转移时序、清倒信号和高压信号产生CCD模拟信号，将CCD模拟信号转换为数字信号，并得到每一帧对应CCD模拟信号的N行数字信号，所述数字信号即图像数据；模拟信号转换为数字信号的位宽为Wbit。

具体实现包括两个部分，一部分是模拟信号生成，另一部分是数字信号生成。

在水平转移过程中，S信号和R、R1、R2、R3，以及高压正弦信号一起起作用，DG用于将这个过程的电荷保留。如图2所示，T为帧周期，T1为垂直转移区间，T2和T3为水平转移区间，T2为输出N(N通常为2ⁿ)行有效信号区间，T3为输出其他行区间。T1区间包含1033个I信号周期，其中I1、I2信号波形一致，I3、I4信号波形一致，同时包含1037个S信号周期，S1、S2信号波形一致，S3、S4信号波形一致，I1/I2与S1/S2沿对齐，I3/I4与S3/S4沿对齐。这个过程中水平信号保持固定电平，清倒信号DG保持高电平进行电荷清除。T2、T3区间包含1037个S信号周期，S1、S2信号波形一致，S3、S4信号波形一致。T2区间包含N个S信号周期，每个S信号周期包含1072个R、R1、R2、R3信号周期，以及1072个高压正弦信号周期，此时I信号保持固定电平，清倒信号DG为低电平保留电荷。T3区间包含1037-N个S信号周期，此时的S信号周期与垂直转移时保持一致，R、R1、R2、R3信号以及高压正弦信号保持固定电平，清倒信号DG保持高电平进行电荷清除。在这些信号的作用下，整个电荷转移过程之后，就得到了输出模拟信号。在典型应用中，T为73ms，I和S信号周期1.6us，R、R1、R2、R3、R2HV周期200ns，N为64。

应用某AD芯片进行模数转换，将模拟信号转换为数字信号，得到N行数字信号即图像数据。具体时序如图4(a)所示，4(b)为4(a)中第1行图像数据的串行数据H和串行数据L的放大图、(c)为为4(a)中第2行图像数据的串行数据H和串行数据L的放大图。输出信号包括串行数据、伴随时钟和数据同步信号。串行数据分为高位和低位2bit，高位包括D13-D7，低位包括D6-D0，串行数据中高位在前低位在后；数据同步信号高电平占用2或3个时钟周期，用于标记一组数据的起始；伴随时钟信号用于采集数据同步和串行数据，根据数据同步的高电平到来，采集一组新的数据。对应T2区间的N行图像数据，每一行图像数据都包含了1024个像元的数据，也就是1024个数据同步信号周期，以及7*1024个串行数据和伴随时钟周期。应用FPGA对AD输出的数据进行数据格式转换，将2bit串行数据进行转并行处理，得到2组并行的7bit数据；数据拼接部分是将高位和低位的7bit数据拼在一起，得到一组14bit的图像数据，这样就得到了对应N行图像数据的N*1024个14bit图像数据。对于不同的应用AD芯片以及数据的具体输出方式不尽相同，可以根据具体应用进行具有针对性的设计。

(4)设定第x帧对应CCD模拟信号的N行数字信号中的第y行数字信号表示为F_xL_y；F_x表示第x帧的数字信号；L_y表示帧中的第y行的数字信号，y＝1、2、…、N。

具体的实现方式就是定义帧，行以及行内的数据。

取N＝64，x＝1。首先将64行数字图像数据存储在RAM中，RAM中的数据排列如图5所示。RAM中连续存储了64行数据，F1L1表示第1帧第1行的图像数据，F1L2表示第1帧第2行的图像数据，依次类推，F1L64表示第1帧第64行的图像数据。每一行中的P1、P2、P3……P1024表示一行的1024个图像数据，每个图像数据为14bit。当第1帧图像数据存储之后，64*1024个图像数据就完全排列好了。

(5)将第x+1帧的数字信号延时1行，再将第x帧的数字信号中每一行的像元和延时后的第x+1帧的数字信号中与第x帧的数字信号相对应的行的像元相加，得到延时相加结果。

具体的实现方式是完成一次延时相加过程。

取N＝64，x＝1，则x+1＝2。将第2帧的64行图像数据延时一行，与第1帧对应的图像数据相加。其对应的相加关系如图6所示，第1帧的第1行图像数据无用，第1帧的第2行图像数据F1L2内的1024个数据P1、P2……P1024与第2帧的第1行图像数据F2L1内的1024个数据P1、P2……P1024对应相加(即P1+P1，P2+P2，……P1024+P1024)。第1帧的第3行图像数据F1L3内的1024个数据P1、P2……P1024与第2帧的第2行图像数据F2L2内的1024个数据P1、P2……P1024对应相加。依次类推，第1帧的第64行图像数据F1L64内的1024个数据P1、P2……P1024与第2帧的第63行图像数据F2L63内的1024个数据P1、P2……P1024对应相加。第2帧的第64行数据F2L64内的1024个数据P1、P2……P1024与0相加，也就是第2帧第64行的数据，这样就得到了第1次的64*1024个相加结果。设第i次第j行相加结果用Z_iL_j表示，Z_i表示第i次数相加结果，i＝1则为第1次结果；L_j表示第j行的相加结果，j＝1，2……64；每一行内有1024个相加结果J1、J2……J1024，对应P1、P2……P1024。

(6)重复步骤(5)，用延时相加结果替换步骤(5)中第x帧的数字信号，用x+1替换替换步骤(5)中x，直至x+1等于N-1，步骤(5)输出延时相加的第一组结果；令x+1等于N，步骤(5)输出延时相加的第二组结果，令x+1等于N+1，步骤(5)输出延时相加的第三组结果，以此类推，直到输出需要的结果数量。

具体的实现方式分两个部分，一部分是在上一次延时相加的基础上继续进行延时相加，一部分是在延时相加多次之后输出结果数据，并保持连续输出。

先取N＝64，x＝2，则x+1＝3，接着之前的步骤重复延时一行相加的操作。将第3帧的64行图像数据延时一行，与第1次相加的结果数据进行相加。用之前相加的结果替换第1帧数字信号，结果为Z_iL_j，Z_i表示第i次数相加结果，i＝1则为第1次结果；L_j表示第j行的相加结果，j＝1，2……64；每一行内有1024个相加结果J1、J2……J1024。第1次相加结果i取1，其对应的相加关系如图7所示。第1次相加结果的第1行图像数据无用，第1次相加结果的第2行图像数据Z1L2内的1024个数据J1、J2……J1024与第3帧的第1行图像数据F3L1内的1024个数据P1、P2……P1024(即J1+P1，J2+P2，……J1024+P1024)对应相加。第1次相加结果的第3行图像数据Z1L3内的1024个数据J1、J2……J1024与第3帧的第2行图像数据F3L2内的1024个数据P1、P2……P1024对应相加。依次类推，第1次相加结果的第64行图像数据Z1L64内的1024个数据J1、J2……J1024与第3帧的第63行图像数据F3L63内的1024个数据P1、P2……P1024对应相加。第3帧的第64行数据F3L64内的1024个数据P1、P2……P1024与0相加，也就是第3帧第64行的数据，这样就得到了第2次的64*1024个相加结果，Z2L1、Z2L2……Z2L64对应64行，每一行内有1024个相加结果J1、J2……J1024。依次类推，进行循环延时相加，x依次取3、4、……63(N＝64，63＝N-1)，则x+1依次取4、5、……64。

整个64帧数据排列情况与延时对位情况如图8所示。F1表示第1帧，F2、F3……F63依次类推，F64表示第64帧；L1表示一帧中的第1行数据，L2、L3……L63依次类推，L64表示一帧中的第64行数据，每一行中还包含1024个图像数据；Z1表示第1次相加结果，Z2、Z3……Z63依次类推，Z64表示第64次相加结果。当第一帧数据F1到来时，对L1到L64的64行数据进行存储；在第二帧数据F2到来时，将数据延时一行与F1的数据进行相加，得到第一次相加结果Z1；当第三帧数据F3到来时，将数据对应F2再延时一行，并与之前的结果相加Z1，F4、F5……F63依次类推。当第64帧数据F64到来时，即x＝63，x+1＝64。重复上述操作，可以得到F1的L64、F2的L63、F3的L62……F63的L2、F64的L1这64行的相加结果Z63，这样经过数据延时相加得到了第一组输出结果，

当x＝64，x+1＝65时，第65帧数据F65到来时，重复上述操作，可以得到F2的L64、F3的L63、F4的L62……F64的L2、F65的L1这64行的相加结果Z64，这样得到了延时相加第二组输出结果。当x＝65，x+1＝66时，第66帧数据F66到来时，重复上述操作，可以得到F3的L64、F4的L63、F5的L62……F65的L2、F66的L1这64行的相加结果Z65，这样得到了延时相加第三组输出结果。依此类推，从第64帧数据到来开始，则连续输出延时相加后的结果数据。

逻辑实现可以应用FPGA芯片进行逻辑设计，对于数据的存储相加设计了存储器和乘法器的结构，具体如图9所示。L1、L2……L63、L64分别表示同一帧里的64行数据，Add1、Add2……Add63表示63个加法器，RAM1、RAM2……RAM64表示RAM存储区内的64块子模块用于存储数据，RAM0为数据缓存部分用于输出各组结果数据。当第N帧数据到来时，将其L1的数据与RAM2读出的数据进行相加，存入到RAM1中；L2的数据与RAM3读出的数据进行相加，存入到RAM2中；L3、L4……L62依次类推；L63的数据与RAM64读出的数据进行相加，存入到RAM63中；L64的数据直接存入到RAM64中。当N＝1时，所有RAM子模块的初始值为0，RAM1、RAM2……RAM63、RAM64中的数据为第1帧的L1、L2……L63、L64；当N＝2时，RAM1、RAM2……RAM63、RAM64中的数据分别为F2L1+F1L2、F2L2+F1L3……F2L63+F1L64、F2L64；当N＝3时，RAM1、RAM2……RAM63、RAM64中的数据分别为F3L1+F2L2+F1L3、F3L2+F2L3+F1L4……F3L63+F2L64、F3L64；当N＝4、N＝5……N＝63时依次类推；当N＝64时，RAM1、RAM2……RAM63、RAM64中的数据分别为此时RAM1中为64行数据的加和，将其转存到RAM0中并输出；当N＞64时，RAM1、RAM2……RAM63、RAM64中的数据分别为 在64帧数据之后连续的将RAM1中的数据转存到RAM0中，RAM0连续输出64行延时相加的数据。

(7)对步骤(5)输出的延时相加的所有结果取高W位；从第N帧开始输出所有结果的高W位，即连续的图像数据，每帧一行图像数据，并将连续的图像数据与辅助数据按照规定的格式进行编排，并按照数传接口格式进行输出；所述辅助数据包括图像数据的帧号、行号、相机标识。

具体实现方式也就是得到对应格式的数传接口数据。

令N＝64，将图像数据与辅助数据一起编排输出。每一帧输出一行图像数据，此行图像数据为64行数据相加的结果，输出的图像数据取相加结果的高位部分，低位部分按照四舍五入处理。在这个过程中，输入多帧数据为14bit，由应用的AD芯片决定，在进行了延时相加以后，就变成64个14bit相加的结果为20bit。数传接口要求输出的数据位为14bit，且与AD芯片的数据位数一致，则取相加结果20bit的高14bit输出，这样就得到了满足要求的图像数据。此应用中输出的数据格式为串行输出，具体格式如图10所示。数传信号包括数传同步、数传时钟和数传数据；数传同步低电平有效，对应辅助数据和图像数据；数传时钟上升沿对齐数据跳变沿，同时对齐数传同步的跳变沿，下降沿对数据中心，用于图像采集设备对数据的采集；辅助数据8bit和图像数据14bit都是串行输出，高位在前低位在后。在实际应用中，数传接口的数据格式不尽相同，可以根据具体应用的情况进行数据格式的编排，这里不详述。

(8)对步骤(7)输出的连续图像数据和辅助数据进行数据采集，提取图像数据的帧号、行号和图像数据，根据图像数据的帧号、行号定位图像数据，对定位的图像数据进行灰度值均值S和均方根噪声R的计算；

(9)根据信噪比计算公式dB＝20logS/R，S为信号均值，R为均方根噪声，计算定位的图像数据的信噪比。

这两个步骤的具体实现方式就是从输出数传数据中恢复出图像数据，并对图像数据进行相应的运算，举例如下。

应用图像采集设备进行数据采集，将数传接口的数据信号进行接收转换，得到并行的图像数据，从辅助数据的对应位置提取帧号和行号，从图像数据中提取对应的图像信息。并对这部分图像数据进行信号均值和均方根噪声的计算。在实际应用中，根据具体应用的情况进行数据格式转换以及数据的采集，在辅助数据中的帧号和行号具体的位置信息和格式，也因应用不同而有较大差别，这里不详述。典型应用中比较常用的信噪比计算公式为dB＝20logS/R，S为信号均值，R为均方根噪声，均为列向取值。这里是应用电子倍增CCD的视频处理系统，那么就要考虑电子倍增CCD的在不同的倍增倍数工作时，对于实际应用结果的影响，以及不同倍增倍数情况下数据采集计算的结果。

表1为电子倍增倍数较低的情况下固定积分时间固定AD增益得到的图像数据计算的结果

相加行数	均值S	噪声R	信噪比
				1	13245	43.66	49.64
2	13245	34.76	51.62
				4	13245	28.23	53.43
8	13245	23.83	54.90
				16	13245	18.04	57.32
32	13245	17.12	57.78
				64	13245	16.17	58.28

表1为电子倍增倍数较低的情况下，固定积分时间固定AD增益得到的图像数据计算的结果。表1给出了低电子倍增条件下不同延时行数的图像数据均值、噪声和信噪比；

为了验证N的取值对于实际效果的影响，还进行了不同行数延时相加的计算，N分别取1、2、4、8、16、32、64。第一列表示延时相加的行数(也就是N的取值，当此值为1时表示输出第1行图像数据没有延时相加过程)；第二列表示取得的图像数据的均值S(M为提取的图像列数)；第三列表示取得图像数据的噪声R(M为提取的图像列数，为之前计算出来的均值)；第四列表示信噪比的计算结果，应用的公式为dB＝20logS/R。通过对计算结果的分析可以得出，在延时相加的过程中，图像均值基本上保持不变，图像噪声得到了有效的降低，从而提高了图像的信噪比。而且随着延时相加的行数的增加，信噪比提高的幅度也不断增加。在应用中，取延时相加的行数为64(N＝64)，那么在上述条件下得到的图像数据比原始图像的信噪比提高了将近17dB。

表2为电子倍增倍数较高的情况下，固定积分时间固定AD增益得到的图像数据计算的结果

相加行数	均值S	噪声R	信噪比
				1	12912	236.46	34.75
2	12912	168.90	37.67
				4	12912	122.02	40.50
8	12912	90.16	43.14
				16	12912	68.19	45.59
32	12912	53.38	47.76
				64	12912	42.87	49.74

表2为电子倍增倍数较高的情况下，固定积分时间固定AD增益得到的图像数据计算的结果，表2给出了高电子倍增条件下不同延时行数的图像数据均值、噪声和信噪比。这种条件下，不同的延时相加行数中，图像均值基本上保持不变，图像噪声也随着延时相加的行数有效的降低，信噪比也随着延时相加的行数逐渐提高。高电子倍增的情况下，噪声明显增加，相对于低电子倍增的情况下信噪比有所下降，但在取延时相加的行数为64时(N＝64)，得到的图像数据比原始图像的信噪比提高了15dB，延时相加的结果还是大幅度的提高了信噪比，满足实际应用的要求。

本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (9)

1.一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于包括如下步骤：

(1)产生垂直转移时序、水平转移时序和清倒信号输入电子倍增CCD器件，垂直转移时序包括积分区时序和存储区时序，垂直转移时序在一个帧周期内连续输入全部行给电子倍增CCD器件，水平转移时序在一个帧周期内连续输入N行给电子倍增CCD器件，清倒信号的周期与帧周期一致，在一个帧周期内连续输入N行水平转移时序给电子倍增CCD器件时，清倒信号为低电平时，电子倍增CCD器件保留电荷，该电荷为电子倍增CCD器件根据产生垂直转移时序、水平转移时序经过光电转换产生的，清倒信号为高电平时，清除这部分电荷；清倒信号DG用于将水平移位寄存器中无用的电荷清除，保留有用的电荷；

(2)产生一个高压信号，当水平转移时序输出时，高压信号同时输出给电子倍增CCD器件；

(3)电子倍增CCD器件，根据垂直转移时序、水平转移时序、清倒信号和高压信号，由电荷积累、转移、放大输出CCD模拟信号，将CCD模拟信号转换为数字信号，并得到每一帧对应CCD模拟信号的N行数字信号，所述数字信号即图像数据；模拟信号转换为数字信号的位宽为Wbit；

(4)设定第x帧对应CCD模拟信号的N行数字信号中的第y行数字信号表示为F_xL_y；F_x表示第x帧的数字信号；L_y表示帧中的第y行的数字信号，y＝1、2、…、N；

(5)将第x+1帧的数字信号延时1行，再将第x帧的数字信号中每一行的像元和延时后的第x+1帧的数字信号中与第x帧的数字信号相对应的行的像元相加，得到延时相加结果；

(6)重复步骤(5)，用延时相加结果替换步骤(5)中第x帧的数字信号，用x+1替换步骤(5)中x，直至x+1等于N-1，步骤(5)输出延时相加的第一组结果；

令x+1等于N，步骤(5)输出延时相加的第二组结果，令x+1等于N+1，步骤(5)输出延时相加的第三组结果，以此类推，直到输出需要的结果数量；

(7)对步骤(5)输出的延时相加的所有结果取高W位；从第N帧开始输出所有结果的高W位，即连续的图像数据，每帧一行图像数据，并将连续的图像数据与辅助数据按照规定的格式进行编排，并按照数传接口格式进行输出；所述辅助数据包括图像数据的帧号、行号、相机标识。

2.根据权利要求1所述的一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于：还包括步骤(8)和(9)，如下：

(8)对步骤(7)输出的连续图像数据和辅助数据进行数据采集，提取图像数据的帧号、行号和图像数据，根据图像数据的帧号、行号定位图像数据，对定位的图像数据进行灰度值均值S和均方根噪声R的计算；

(9)根据信噪比计算公式dB＝20logS/R，S为灰度值均值，R为均方根噪声，计算定位的图像数据的信噪比。

3.根据权利要求1所述的一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于：垂直转移时序包括多个垂直转移信号，每个垂直转移信号是帧格式的，在一个帧周期内积分区时序的垂直转移信号为1033个行周期，存储区时序的垂直转移信号为1037个行周期，水平转移时序包括多个水平转移信号，每个行周期内的水平转移信号为1072个像元周期，高压信号也为1072个像元周期。

4.根据权利要求1所述的一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于：N取2ⁿ，每行的数据为1024。

5.根据权利要求1所述的一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于：数传接口格式根据电子倍增CCD器件所在的相机的数传接口格式要求确定。

6.根据权利要求1所述的一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于：步骤(8)对定位的图像数据取列向平均进行灰度值均值S和均方根噪声R的计算。

7.根据权利要求1所述的一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于：高压信号为高压正弦信号，幅值为4V-50V。

8.根据权利要求1所述的一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于：垂直转移时序下降沿之后0.3us以后才能产生水平转移时序，水平转移时序结束后0.1us以后才能产生垂直转移时序上升沿，清倒信号的跳变沿必须在垂直转移时序的高电平期间。

9.根据权利要求1所述的一种实现提高电子倍增CCD相机输出图像信噪比的方法，其特征在于：需要的结果数量为1000个结果以上。