CN105374397B - 半导体存储器件及其操作方法 - Google Patents

半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN105374397B
CN105374397B CN201510509325.7A CN201510509325A CN105374397B CN 105374397 B CN105374397 B CN 105374397B CN 201510509325 A CN201510509325 A CN 201510509325A CN 105374397 B CN105374397 B CN 105374397B
Authority
CN
China
Prior art keywords
program
memory cell
memory cells
programming
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510509325.7A
Other languages
English (en)
Other versions
CN105374397A (zh
Inventor
朴玟相
李允峰
朴石光
许晃
李东郁
金明寿
赵诚勋
李相朝
鲜于昌辰
崔吉福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105374397A publication Critical patent/CN105374397A/zh
Application granted granted Critical
Publication of CN105374397B publication Critical patent/CN105374397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5622—Concurrent multilevel programming of more than one cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种操作半导体存储器件的方法，包括：执行第一编程操作，以将具有不同目标电平的存储单元的阈值电压同时增大至低于不同的目标电平的子电平；通过分别利用不同的验证电压来验证存储单元；执行第二编程操作，以分开存储单元的阈值电压；以及执行第三编程操作，以将存储单元的阈值电压分别增大至不同的目标电平。

Description

半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求于2014年8月18日提交的第10-2014-0107220号韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用整体合并于此。
技术领域
各种示例性实施例总体上涉及一种半导体存储器件及其操作方法，更具体地讲，涉及一种半导体存储器件的编程方法。
背景技术
半导体器件可包括其中储存数据的存储单元阵列。存储单元阵列可包括多个存储块。每个存储块可包括多个存储单元。
已经使用在单个存储单元中储存一位的信息的单级单元(single level cell，SLC)模式。然而，已经对用于在单个存储单元中储存超过一位的信息的技术进行研究，以增加数据容量并降低制造成本。例如，在多级单元(multi level cell，MLC)模式中，两位的信息储存在单个存储单元中，在三级单元(triple level cell，TLC)模式中，三位的信息储存在单个存储单元中。近来，已经对在单个存储单元中储存四位的信息的四级单元(quadruple level cell，QLC)模式进行积极研究。
然而，当数据储存方法从SLC模式发展到MLC、TLC及QLC模式时，半导体存储器件会需要执行更复杂的操作。因此，操作时间会增长，并且半导体存储器件的寿命会缩短。
发明内容
实施例涉及一种能够缩短编程操作时间并且减小阈值电压分布宽度的半导体存储器件及其操作方法。
根据实施例的操作半导体存储器件的方法包括：执行第一编程操作，以将具有不同的目标电平的存储单元的阈值电压同时增大至低于不同的目标电平的子电平；通过分别利用不同的验证电压来验证存储单元；执行第二编程操作，以分开存储单元的阈值电压；以及执行第三编程操作，以将存储单元的阈值电压分别增大至不同的目标电平。
根据实施例的操作半导体存储器件的方法包括：执行第一编程操作，以将分别具有彼此不同的第一目标电平、第二目标电平及第三目标电平的第一存储单元、第二存储单元及第三存储单元的阈值电压增大至低于不同的目标电平的子电平；执行第一验证操作，以通过利用第一验证电压来验证第一存储单元；执行第二验证操作，以通过利用第二验证电压来验证第二存储单元；执行第三验证操作，以通过利用第三验证电压来验证第三存储单元；执行第二编程操作，以分开第一存储单元至第三存储单元的阈值电压；以及执行第三编程操作，以对第一存储单元、第二存储单元及第三存储单元编程，其中，第一存储单元、第二存储单元及第三存储单元的阈值电压分别大于第一目标电平、第二目标电平及第三目标电平。
根据实施例的操作半导体存储器件的方法包括：限定多个存储单元组，每个存储单元组包括具有不同的目标电平的存储单元；对所述多个存储单组执行第一编程操作，以具有不同的阈值电压分布；通过利用不同的验证电压来验证具有不同的目标电平的存储单元；执行第二编程操作，以将存储单元分开成为不同的阈值电压分布；以及执行第三编程操作，以将存储单元的阈值电压分别增大至不同的目标电平。
根据实施例的半导体存储器件包括：存储单元阵列，包括储存数据的多个存储单元；外围电路，适合用于对所述多个存储单元执行编程操作、读取操作及擦除操作；以及控制电路，适合用于控制外围电路来：执行第一编程操作，以将存储单元中的具有不同的目标电平的第一存储单元的阈值电压同时增大至低于不同的目标电平的子电平；通过分别利用不同的验证电压来验证第一存储单元；执行第二编程操作，以分开第一存储单元的阈值电压；以及执行第三编程操作，以将存储单元的阈值电压增大为分别大于不同的目标电平。
根据实施例的操作半导体存储器件的方法包括：通过利用第一编程脉冲对具有第一编程目标电平的第一存储单元以及具有不同于第一编程目标电平的第二编程目标电平的第二存储单元编程，以具有第一阈值电压分布；通过分别利用彼此不同的第一验证电压及第二验证电压来验证第一存储单元及第二存储单元；通过利用第二编程脉冲来对第一存储单元及第二存储单元编程，以分别具有彼此不同的第二阈值电压分布及第三阈值电压分布；以及对第一存储单元及第二存储单元编程，以将其阈值电压分别增大至第一编程目标电平及第二编程目标电平。
附图说明
图1是图示根据本发明实施例的存储器件的示意图.
图2是图示根据各种编程方法的阈值电压分布的示图；
图3是图示根据本发明实施例的编程方法的流程图；
图4是图示根据本发明的第一实施例的编程方法的示图；
图5是图示根据本发明的第二实施例的编程方法的示图；
图6是图示根据本发明的第三实施例的编程方法的示图；
图7是图示根据本发明的第四实施例的编程方法的示图；
图8是图示根据本发明的第一实施例的三级单元模式的示图；
图9是图示设定编程脉冲和验证电压的方法的示图；
图10是图示根据本发明的第二实施例的三级单元模式的示图；
图11是图示根据本发明实施例的利用四级单元模式的编程方法的示图；
图12是图示根据本发明实施例的包括半导体存储器件的固态驱动器的框图；
图13是图示根据本发明实施例的包括半导体存储器件的存储系统的框图；以及
图14是根据本发明实施例的包括半导体存储器件的计算系统的示意性配置。
具体实施方式
在下文中，将参照附图详细地描述各种示例性实施例。在附图中，为了便于图示，可以夸大组件的厚度及长度。在以下描述中，为了简化及简洁起见，可以省略对相关功能及构造的详细描述。在整个说明书及附图中，同样的附图标记指代同样的元件。
提供附图以容许本领域技术人员能够实现及理解本发明的范围。然而，本发明可以以不同的形式来实施，并且不应该被解释为受限于所阐述的实施例。而是，提供这些实施例使得本公开将是彻底的且完整的。此外，提供实施例以将本发明的范围完整传达给本领域技术人员。
图1是图示根据本发明实施例的半导体存储器件的示意图。
参照图1，半导体存储器件1100可包括储存数据的存储单元阵列110、对存储单元阵列110执行编程、读取及擦除操作的外围电路120、以及控制外围电路120的控制电路130。
存储单元阵列110可包括多个存储块。存储块可具有二维或三维结构。例如，二维存储块可包括在半导体基板上水平地布置的多个串。三维存储块可包括在半导体基板上水平地布置并堆叠的多个串。每个串可包括串联耦接在位线BL与共源极线之间的漏极选择晶体管、存储单元和源极选择晶体管。
外围电路120可包括电压产生器21、行译码器22、页缓冲器23、列译码器24以及输入/输出电路25。
电压产生器21可以响应于操作命令信号OP_CMD来产生具有各种电平的操作电压。操作命令信号OP_CMD可包括编程命令信号、读取命令信号以及擦除命令信号。例如，电压产生器21可以产生具有各种电平的擦除电压Vera、编程电压Vpgm、读取电压Vread、通过电压Vpass以及其它电压。擦除电压Vera可传输到所选择的存储块，包括编程电压Vpgm、读取电压Vread以及通过电压Vpass的其它电压可传输至行译码器22。
行译码器22可以响应于行地址RADD来选择包括在存储单元阵列110中的存储块中的一个，并且将操作电压传输至耦接到所选择的存储块的字线WL、漏极选择线DSL以及源极选择线SSL。
页缓冲器23可以通过位线BL耦接至存储块，在编程、读取及擦除操作期间与所选择的存储块交换数据，并且暂时储存所传输的数据。
列译码器24可以响应于列地址CADD与页缓冲器23交换数据。
输入/输出电路25可以将从外部装置传输的命令信号CMD和地址ADD传输至控制电路130，将外部传输的数据DATA传输至列译码器24，并且将从列译码器24传输的数据DATA输出或传输至外部装置或控制电路130。
控制电路130可以响应于命令信号CMD和地址ADD来控制外围电路120。例如，控制电路130可以响应于命令信号CMD和地址ADD来控制外围电路120，以执行编程操作、读取操作或擦除操作。
图2是图示根据各种编程方法的阈值电压分布的示图。
参照图2，半导体存储器件可包括储存数据的多个存储单元。编程方法可以根据将被储存在每个存储单元中的位的数目而变化。
在单个存储单元中储存一位的信息的单级单元(SLC)模式中，存储单元可以基于其阈值电压分布而分成擦除状态Se和编程状态Sp。
在单个存储单元中储存两位的信息的多级单元(MLC)模式中，存储单元可以基于其阈值电压分布而分成擦除状态Me和三个编程状态Mp。
在单个存储单元中储存三位的信息的三级单元(TLC)模式中，存储单元可以基于其阈值电压分布而分成擦除状态Ce和七个编程状态Cp。
在单个存储单元中储存四位的信息的四级单元(QLC)模式中，存储单元可以基于其阈值电压分布而分成擦除状态Qe和十五个编程状态Qp。
随着编程方法从SLC模式发展到QLC模式，阈值电压分布的数目可以增加。因此，编程操作时间可以增长，在阈值电压分布之间的距离MA1、MA2、MA3及MA4可以缩短。
下面描述用于缩短编程操作时间并减小阈值电压分布宽度的编程方法。
图3是图示根据本发明实施例的编程方法的流程图。
参照图3，当编程命令被输入至图1中示出的控制电路130时，控制电路130可以控制图1中示出的外围电路120。因此，外围电路120可以：执行第一编程操作，使得存储单元可以分成通过其阈值电压区分的预定数目的单元组；验证存储单元；执行第二编程操作，使得存储单元的阈值电压可以基于验证结果而分成目标数目的电压分布；以及执行第三编程操作，使得存储单元的阈值电压可以分别大于目标电平。
以上编程操作可包括第一编程操作31、验证操作32、第二编程操作33以及第三编程操作34。下面详细地描述每个操作。
1)第一编程操作31
当编程操作开始时，可以通过将编程脉冲施加至所选的字线来执行第一编程操作，以增大所选的存储单元的阈值电压。在TLC或QLC模式中，即，当存在许多最终目标电平的阈值电压时，可执行第一编程操作，使得可以对具有不同目标电平的存储单元进行分组，并且可以将分组的存储单元的阈值电压同时增大至低于最终目标电平的子电平。例如，可以对包括具有不同目标电平的存储单元的多个存储单元组进行限定，并且可以将存储单元组的阈值电压增大至不同的子电平。为了缩短编程操作时间，可以通过将编程脉冲施加至所选的字线，来对每个存储单元组执行第一编程操作。换言之，可以通过将不同的编程脉冲顺序地施加至所选的字线来执行第一编程操作，使得包括在不同组中的存储单元的阈值电压分布可以彼此区别开。可以将每个编程脉冲施加至所选的字线一次。此外，可以将例如0V的编程允许电压施加至耦接到所选的存储单元组的位线，可以将例如VCC的编程禁止电压施加至耦接到其余的存储单元组的位线。
2)验证操作32
当对分组的存储单元进行验证时，可以利用不同的验证电平来验证存储单元，其中，验证电平基于目标电平的数目而确定。例如，当包括在第一存储单元组中的存储单元有两个目标电平时，可使用两个不同的验证电平。当有三个目标电平时，可使用三个不同的验证电平。
可以通过待被验证的存储单元的阈值电压分布来确定在验证操作32中利用的验证电平。可以将验证电压设定为大于阈值电压分布中的最低阈值电压。因此，当执行验证操作时，验证操作的结果可以因具有低于验证电平的阈值电压的存储单元而被确定为失败。
3)第二编程操作33
基于验证操作的结果，可执行第二编程操作，使得存储单元的阈值电压可以通过目标电平的数目而分开。可以对失败的存储单元执行第二编程操作。例如，通过将编程脉冲施加至耦接到失败的存储单元的所选的字线，失败的存储单元可以同时增大，而与目标电平无关。可将编程脉冲施加至所选的字线一次，以缩短操作时间。由于对存储单元执行不同的验证操作，因此存储单元在被编程之后具有不同的阈值电压分布，即使是利用相同的编程脉冲。例如，当在验证操作32期间，比用于第一存储单元高的验证电平被用于第二存储单元，并且执行第二编程操作时，第二存储单元的阈值电压可增大为大于第一存储单元的阈值电压。因此，具有不同目标电平的存储单元可分开成不同的阈值电压分布。
4)第三编程操作34
当存储单元的阈值电压分布基于目标电平的数目而分开时，可执行第二编程操作，使得存储单元的阈值电压可以分别达到目标电平。可以通过增量步阶脉冲编程(Incremental Step Pulse Program，ISPP)方法来执行第三编程操作。
下面描述基于上述编程方法的各种实施例。
图4是图示根据本发明的第一实施例的编程方法的示图。
参照图4，当对具有擦除状态ER的存储单元执行编程操作时，可执行第一编程操作41，使得待被编程至第一目标电平VT1的第一存储单元A1以及待被编程至第二目标电平VT2的第二存储单元A2的阈值电压可以同时增大。可以通过将编程脉冲施加至耦接到第一存储单元A1及第二存储单元A2的所选的字线来执行第一编程操作41。换言之，可以通过将编程脉冲施加至所选的字线一次来同时增大第一存储单元A1及第二存储单元A2的阈值电压。由于只通过执行第一编程操作41难以将第一存储单元A1及第二存储单元A2的阈值电压增大至第一目标电平VT1及第二目标电平VT2，因此可执行以下操作。
可执行利用第一验证电压VS1的第一验证操作42，以验证对其执行第一编程操作41的第一存储单元A1的阈值电压。例如，可将第一验证电压VS1设定为与对其执行第一编程操作41的第一存储单元A1的阈值电压分布的中心对应的电压。因此，当执行第一验证操作42时，第一验证操作42可以因具有低于第一验证电压VS1的阈值电压的存储单元而被确定为失败。
当第一验证操作42结束时，可执行利用第二验证电压VS2的第二验证操作43，以验证对其执行第一编程操作41的第二存储单元A2的阈值电压。第二验证电压VS2可被设定为大于第一验证电压VS1，且低于对其执行第一编程操作41的第二存储单元A2的阈值电压中的最高电压(VR)。因此，当执行第二验证操作43时，第二验证操作43可以因具有低于第二验证电压VS2的阈值电压的存储单元而被确定为失败。
当第二验证操作43结束时，可执行第二编程操作44，以分开第一存储单元A1及第二存储单元A2的因第一编程操作41而分布在相同区间上的阈值电压。可以同时对第一验证操作42及第二验证操作43的失败的存储单元执行第二编程操作44。例如，可以通过将编程脉冲施加至所选的字线一次来执行第二编程操作44。当编程脉冲被施加至所选的字线时，第一存储单元A1及第二存储单元A2中的失败的存储单元的阈值电压可以同时增大。然而，第一存储单元A1及第二存储单元A2的阈值电压分布可以由于先前所执行的第一验证操作42及第二验证操作43而彼此不同。即使当相同的编程脉冲被施加至所选的字线时，使用比用于其它存储单元更高的验证电压的存储单元的阈值电压可增大更多。换言之，即使在后续的第二编程操作44期间使用相同的编程脉冲，在第一验证操作42及第二验证操作43中所用的第一验证电压VS1与第二验证电压VS2之间的差异也可以造成第一存储单元A1与第二存储单元A2之间的阈值电压分布的差异。
当第一存储单元A1及第二存储单元A2的阈值电压分布通过第二编程操作44分开时，可执行第三编程操作45，使得第一存储单元A1及第二存储单元A2的阈值电压可分别达到目标电平VT1和VT2。例如，第三编程操作可包括对第一存储单元A1执行的编程操作以及对第二存储单元A2执行的编程操作。可通过增量步阶脉冲编程(ISPP)方法，对第一存储单元A1及第二存储单元A2执行编程操作。当通过执行第三编程操作使得第一存储单元A1的阈值电压大于第一目标电平VT1，并且第二存储单元A2的阈值电压大于第二目标电平VT2时，可终止包括第一存储单元A1及第二存储单元A2的页的编程操作。
图5是图示根据本发明的第二实施例的编程方法的示图。
参照图5，当开始对具有擦除状态ER的存储单元执行编程操作时，可执行第一编程操作51，以同时增大待被编程至第一目标电平VT1的第一存储单元A1、待被编程至第二目标电平VT2的第二存储单元A2、以及待被编程至第三目标电平VT3的第三存储单元A3的阈值电压。可以通过将编程脉冲施加至耦接到第一存储单元A1至第三存储单元A3的所选的字线来执行第一编程操作51。例如，可以通过将编程脉冲施加至所选的字线一次来同时增大第一存储单元A1至第三存储单元A3的阈值电压。由于只通过执行第一编程操作51难以将第一存储单元A1、第二存储单元A2及第三存储单元A3的阈值电压分别增大至第一目标电平VT1、第二目标电平VT2及第三目标电平VT3，因此可执行以下操作。
为了验证对其执行第一编程操作51的第一存储单元A1至第三存储单元A3中的第一存储单元A1的阈值电压，可执行利用第一验证电压VS1的第一验证操作52。第一验证电压VS1可被设定为介于与对其执行第一编程操作51的第一存储单元A1的阈值电压分布的中心对应的电压与阈值电压分布中的最低电压之间。因此，当执行第一验证操作52时，第一验证操作52可以因具有低于第一验证电压VS1的阈值电压的存储单元而被确定为失败。
当第一验证操作52结束时，可执行利用第二验证电压VS2的第二验证操作53，以验证对其执行第一编程操作51的第一存储单元A1至第三存储单元A3中的第二存储单元A2的阈值电压。第二验证电压VS2可被设定为与对其执行第一编程操作51的第二存储单元A2的阈值电压分布的中心对应的电压。因此，当执行第二验证操作53时，第二验证操作53可以因具有低于第二验证电压VS2的阈值电压的存储单元而被确定为失败。
当第二验证操作53结束时，可执行利用第三验证电压VS3的第三验证操作54，以验证对其执行第一编程操作51的第一存储单元A1至第三存储单元A3中的第三存储单元A3的阈值电压。第三验证电压VS3可以大于第二验证电压VS2，并且低于对其执行第一编程操作51的第三存储单元A3的阈值电压中的最高电压(VR)。因此，当执行第三验证操作54时，第三验证操作54可以因具有低于第三验证电压VS3的阈值电压的存储单元而被确定为失败。
当第三验证操作54结束时，可执行第二编程操作55，以分开第一存储单元A1至第三存储单元A3的因第一编程操作51而分布在相同区间上的阈值电压。可以通过将编程脉冲施加至所选的字线一次或两次来执行第二编程操作55。例如，通过将例如0V的编程允许电压施加至耦接到第一存储单元A1至第三存储单元A3的位线并且将编程脉冲施加至所选的字线一次，第一存储单元A1至第三存储单元A3的阈值电压分布可分开。然而，当使用编程脉冲一次时，第一存储单元A1至第三存储单元A3之间的阈值电压分布的差异可能不显著。因此，可使用编程脉冲两次。
当编程脉冲被使用两次时，通过将编程允许电压施加至耦接到第一存储单元A1至第三存储单元A3的位线并且将编程脉冲施加至所选的字线一次，第一存储单元A1至第三存储单元A3的阈值电压分布可分开。接着，通过将例如VCC的编程禁止电压施加至耦接到第一存储单元A1的位线，将编程允许电压施加至耦接到第二存储单元A2及第三存储单元A3的位线，并且将编程脉冲再一次施加至所选的字线，第二存储单元A2及第三存储单元A3的阈值电压分布可进一步分开。在第二编程操作55中首先使用的编程脉冲可以具有低于接着使用的第二编程脉冲的电平。图5图示当编程脉冲在编程操作55期间被使用两次时的阈值电压分布。
当编程脉冲被施加至所选的字线时，第一存储单元A1至第三存储单元A3中的失败的存储单元的阈值电压可以同时增大。然而，第一存储单元A1至第三存储单元A3的阈值电压分布可以通过先前所执行的第一验证操作52至第三验证操作54而彼此不同。即使相同的编程脉冲被施加至所选的字线，使用更高的验证电压的存储单元的阈值电压仍然可以大于其它存储单元的阈值电压。换言之，即使在后续的第二编程操作55中使用相同的编程脉冲，分别用在第一验证操作52、第二验证操作53及第三验证操作54中的第一验证电压VS1、第二验证电压VS2及第三验证电压VS3之间的差异仍然可以导致第一存储单元A1、第二存储单元A2及第三存储单元A3之间的阈值电压分布上的差异。
当第一存储单元A1至第三存储单元A3的阈值电压分布通过第二编程操作55分开时，可执行第三编程操作56，使得第一存储单元A1、第二存储单元A2及第三存储单元A3的阈值电压可以分别达到目标电平VT1、VT2及VT3。例如，第三编程操作56可包括对第一存储单元A1执行的编程操作、对第二存储单元A2执行的编程操作、以及对第三存储单元A3执行的编程操作。可通过增量步阶脉冲编程(ISPP)方法来对第一存储单元A1至第三存储单元A3执行编程操作。通过执行第三编程操作56，第一存储单元A1的阈值电压可以大于第一目标电平VT1，第二存储单元A2的阈值电压可以大于第二目标电平VT2，第三存储单元A3的阈值电压可以大于第三目标电平VT3。于是，可终止对包括第一存储单元A1至第三存储单元A3的页执行的编程操作。
图6是图示根据本发明的第三实施例的编程方法的示图。
参照图6，当开始对具有擦除状态ER的存储单元执行编程操作时，可执行第一编程操作61，使得待被编程至第一目标电平VT1的第一存储单元A1、待被编程至第二目标电平VT2的第二存储单元A2、以及待被编程至第三目标电平VT3的第三存储单元A3的阈值电压可以同时增大。可以通过将编程脉冲施加至耦接到第一存储单元A1至第三存储单元A3的所选的字线来执行第一编程操作61。例如，通过将编程脉冲施加至所选的字线一次，第一存储单元A1至第三存储单元A3的阈值电压可以同时增大。然而，由于只通过执行第一编程操作61难以将第一存储单元A1至第三存储单元A3的阈值电压增大至第一目标电平VT1、第二目标电平VT2或第三目标电平VT3，因此执行以下操作。
可执行利用第一验证电压VS1的第一验证操作62，以验证对其执行第一编程操作61的第一存储单元A1至第三存储单元A3中的第一存储单元A1的阈值电压。第一验证电压VS1可被设定为介于与对其执行第一编程操作61的第一存储单元A1的阈值电压分布的中心对应的电压和阈值电压分布中的最高电压之间。因此，当执行第一验证操作62时，第一验证操作62可以因具有低于第一验证电压VS1的阈值电压的存储单元而被确定为失败。
当第一验证操作62结束时，可执行利用第二验证电压VS2的第二验证操作63，以验证对其执行第一编程操作61的第一存储单元A1至第三存储单元A3中的第二存储单元A2的阈值电压。第二验证电压VS2可被设定为介于第二目标电平VT2与对其执行第一编程操作61的第二存储单元A2的阈值电压分布中的最高电压之间的电压。因此，当执行第二验证操作63时，第二验证操作63可因具有低于验证电压VS2的阈值电压的存储单元而被确定为失败。
当第二验证操作63结束时，可执行利用第三验证电压VS3的第三验证操作64，以验证对其执行第一编程操作61的第一存储单元A1至第三存储单元A3中的第三存储单元A3的阈值电压。第三验证电压VS3可被设定为介于第二验证电压VS2与第三目标电平VT3之间的电压。因此，第三验证操作64可以因具有低于第三验证电压VS3的阈值电压的存储单元而被确定为失败。
当第三验证操作64结束时，可执行第二编程操作65，以将第一存储单元A1至第三存储单元A3的因第一编程操作61而分布在相同区间上的阈值电压分开。可以通过将编程脉冲施加至所选的字线三次来执行第二编程操作65。例如，通过将编程允许电压施加至耦接到第一存储单元A1至第三存储单元A3的位线并将第一编程脉冲施加至所选的字线，第一存储单元A1至第三存储单元A3的阈值电压分布可分开成不同的分布。接着，通过将例如VCC的编程禁止电压施加至耦接到第一存储单元A1的位线，将编程允许电压施加至耦接到第二存储单元A2及第三存储单元A3的位线，以及将第二编程脉冲施加至所选的字线，第一存储单元A1的阈值电压分布与第二存储单元A2和第三存储单元A3的阈值电压分布可以分开。接着，通过编程禁止电压施加至耦接到第一存储单元A1及第二存储单元A2的位线，将编程允许电压施加至耦接到第三存储单元A3的位线，以及将第三编程脉冲施加至所选的字线，第一存储单元A1和第二存储单元A2的阈值电压分布与第三存储单元A3的阈值电压分布可分开。第二编程脉冲可以具有大于第一编程脉冲的电平。第三编程脉冲可以具有大于第二编程脉冲的电平。
当编程脉冲被施加至所选的字线时，第一存储单元A1至第三存储单元A3中的失败的存储单元的阈值电压可以同时增大。第一存储单元A1至第三存储单元A3的阈值电压分布可以通过先前所执行的第一验证操作62至第三验证操作64而彼此不同。即使相同的编程脉冲被施加至所选的字线，使用更高的验证电压的存储单元的阈值电压仍然可以大于其它存储单元的阈值电压。换言之，即使在第二编程操作65期间使用相同的编程脉冲，在第一验证操作62、第二验证操作63及第三验证操作64中使用的第一验证电压VS1、第二验证电压VS2及第三验证电压VS3之间的差异仍然可以导致第一存储单元A1、第二存储单元A2及第三存储单元A3之间的阈值电压分布上的差异。
当第一存储单元A1至第三存储单元A3通过第二编程操作65分开成不同的阈值电压分布时，可执行第三编程操作66，使得第一存储单元A1、第二存储单元A2及第三存储单元A3的阈值电压可以分别达到目标电平(VT1、VT2及VT3)。例如，第三编程操作66可包括对第一存储单元A1执行的编程操作、对第二存储单元A2执行的编程操作、以及对第三存储单元A3执行的编程操作。可通过增量步阶脉冲编程(ISPP)方法对第一存储单元A1至第三存储单元A3执行编程操作。通过执行第三编程操作66，第一存储单元A1的阈值电压可以大于第一目标电平VT1，第二存储单元A2的阈值电压可以大于第二目标电平VT2，第三存储单元A3的阈值电压可以大于第三目标电平VT3。于是，可终止对包括第一存储单元A1至第三存储单元A3的页的编程操作。
图7是图示根据本发明的第四实施例的编程方法的示图。
参照图7，当开始对具有擦除状态ER的存储单元执行编程操作时，可执行第一编程操作71，以同时增大第一存储单元A1至第四存储单元A4的阈值电压。可对第一存储单元A1编程，使得其阈值电压可以增大至第一目标电平VT1。可对第二存储单元A2编程，使得其阈值电压可以增大至大于第一目标电平VT1的第二目标电平VT2。可对第三存储单元A3编程，使得其阈值电压可以增大至大于第二目标电平VT2的第三目标电平VT3。可对第四存储单元A4编程，使得其阈值电压可以增大至大于第三目标电平VT3的第四目标电平VT4。
可以通过将编程脉冲施加至耦接到第一存储单元A1至第四存储单元A4的所选的字线来执行第一编程操作71。换言之，通过将编程脉冲施加至所选的字线一次，第一存储单元A1至第四存储单元A4的阈值电压可以同时增大。然而，由于只通过执行第一编程操作71难以充分地增大第一存储单元A1至第四存储单元A4的阈值电压，因此可执行以下操作。
可执行利用第一验证电压VS1的第一验证操作72，以验证对其执行第一编程操作71的第一存储单元A1至第四存储单元A4中的第一存储单元A1的阈值电压。第一验证电压VS1可被设定为对其执行第一编程操作71的第一存储单元A1的阈值电压分布的中心。因此，当执行第一验证操作72时，第一验证操作72可以因总是存在具有低于第一验证电压VS1的阈值电压的存储单元而被确定为失败。
当第一验证操作72结束时，可执行利用第二验证电压VS2的第二验证操作73，以验证对其执行第一编程操作71的第一存储单元A1至第四存储单元A4中的第二存储单元A2的阈值电压。第二验证电压VS2可被设定为介于第一验证电压VS1与对其执行第一编程操作71的第二存储单元A2的阈值电压分布中的最高电压之间的电压。因此，第二验证操作73可以因存在具有低于第二验证电压VS2的阈值电压的存储单元而总是被确定为失败。
当第二验证操作73结束时，可执行利用第三验证电压VS3的第三验证操作74，以验证对其执行第一编程操作71的第一存储单元A1至第四存储单元A4中的第三存储单元A3的阈值电压。第三验证电压VS3可被设定为介于第二验证电压VS2与第三目标电平VT3之间的电压。因此，第三验证操作74可以因具有低于第三验证电压VS3的阈值电压的存储单元而总是被确定为失败。
当第三验证操作74结束时，可执行利用第四验证电压VS4的第四验证操作75，以验证对其执行第一编程操作71的第一存储单元A1至第四存储单元A4中的第四存储单元A4的阈值电压。第四验证电压VS4可被设定介于第三验证电压VS3与第四目标电平VT4之间的电压。因此，第四验证操作75可以因具有低于第四验证电压VS4的阈值电压的存储单元而总是被确定为失败。
当第四验证操作75结束时，可执行第二编程操作76，以分开第一存储单元A1至第四存储单元A4的因为第一编程操作71而分布在相同区间上的阈值电压。可以同时对第一存储单元A1至第四存储单元A4的失败的存储单元执行第二编程操作76。例如，可以通过将编程脉冲施加至所选的字线一次来执行第二编程操作76。当编程脉冲被施加至所选的字线时，第一存储单元A1至第四存储单元A4的失败的存储单元的阈值电压可以同时增大。第一存储单元A1至第四存储单元A4的阈值电压分布可以通过先前所执行的第一验证操作72至第四验证操作75而彼此不同。即使相同的编程脉冲被施加至所选的字线，使用更高的验证电压的存储单元的阈值电压仍然可以大于其它存储单元的阈值电压。换言之，即使在第二编程操作76期间使用相同的编程脉冲，在第一验证操作72至第四验证操作75中使用的第一验证电压VS1至第四验证电压VS4的差异仍然可以导致在第一存储单元A1至第四存储单元A4之间的阈值电压分布上的差异。
在第二编程操作76结束之后，可执行第三编程操作77，以进一步增大第三存储单元A3及第四存储单元A4的阈值电压分布。在第三编程操作77期间，可以不选择第一存储单元A1及第二存储单元A2，而可以选择第三存储单元A3及第四存储单元A4。例如，通过将编程禁止电压施加至耦接到第一存储单元A1及第二存储单元A2的位线，将编程允许电压施加至耦接到第三存储单元A3及第四存储单元A4的位线，以及将编程脉冲施加至所选的字线，第三存储单元A3及第四存储单元A4的阈值电压可增大。可以通过将具有大于第二编程操作76的电平的编程脉冲施加至所选的字线一次来执行第三编程操作77。
当第一存储单元A1至第四存储单元A4通过第三编程操作77而被分开成不同的阈值电压分布时，可执行第四编程操作78，使得第一存储单元A1至第四存储单元A4的阈值电压可以分别达到目标电平VT1至VT4。例如，可以通过增量步阶脉冲编程(ISPP)方法来执行第四编程操作78。当第一存储单元A1至第四存储单元A4的阈值电压通过执行第四编程操作78而大于第一目标电平VT1至第四目标电平VT4时，可终止对包括第一存储单元A1至第四存储单元A4的页的编程操作。
下面描述应用在图4至7中的上述实施例的各种编程方法。
图8是图示根据本发明的第一实施例的三级单元模式的示图。
参照图8，可执行第一编程操作81，使得在具有擦除状态ER的第一存储单元A1至第七存储单元A7之中，第二存储单元A2及第三存储单元A3的阈值电压可以同时增大，第四存储单元A4及第五存储单元A5的阈值电压可以同时增大，第六存储单元A6的阈值电压可以同时增大，并且第七存储单元A7的阈值电压可增大。下面详细地描述第一编程操作81。
当将命令施加至控制电路以对所选的存储块执行编程操作时，控制电路可以控制外围电路以首先对所选的存储块执行擦除操作。在擦除操作完成之后，只有具有擦除状态ER的存储单元可以存在于所选的存储块中。在具有擦除状态ER的存储单元之中，具有不同目标电平的存储单元可被限定为第一存储单元A1、第二存储单元A2、第三存储单元A3、第四存储单元A4、第五存储单元A5、第六存储单元A6以及第七存储单元A7。第一存储单元A1可以是具有第一目标电平VT1的编程目标单元。第二存储单元A2可以是具有高于第一目标电平VT1的第二目标电平VT2的编程目标单元。第三存储单元A3可以是具有大于第二目标电平VT2的第三目标电平VT3的编程目标单元。第四存储单元A4可以是具有大于第三目标电平VT3的第四目标电平VT4的编程目标单元。第五存储单元A5可以是具有大于第四目标电平VT4的第五目标电平VT5的编程目标单元。第六存储单元A6可以是具有大于第五目标电平VT5的第六目标电平VT6的编程目标单元。第七存储单元A7可以是具有大于第六目标电平VT6的第七目标电平VT7的编程目标单元。可以如下地执行第一编程操作81。
当将编程允许电压施加至耦接到第二存储单元A2及第三存储单元A3的位线，并且将编程禁止电压施加至其余的位线时，可将第一编程脉冲施加至所选的字线，以增大第二存储单元A2及第三存储单元A3的阈值电压。接着，当将编程允许电压施加至耦接到第四存储单元A4及第五存储单元A5的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第一编程脉冲的电平的第二编程脉冲施加至所选的字线，以增大第四存储单元A4及第五存储单元A5的阈值电压。接着，当将编程允许电压施加至耦接到第六存储单元A6的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第二编程脉冲的电平的第三编程脉冲施加至所选的字线，以增大第六存储单元A6的阈值电压。接着，当将编程允许电压施加至耦接到第七存储单元A7的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第三编程脉冲的电平的第四编程脉冲施加至所选的字线，以增大第七存储单元A7的阈值电压。当将第一编程脉冲至第四编程脉冲施加至所选的字线时，第一编程脉冲至第四编程脉冲中的每个可被施加至所选的字线一次，以便于缩短编程操作时间。
通过在上述的第一编程操作81期间将编程脉冲施加至所选的字线四次，包括在所选的存储块中的存储单元的阈值电压可被分成五个阈值电压分布，即，擦除状态ER及第一存储单元A1的阈值电压分布、第二存储单元A2及第三存储单元A3的阈值电压分布、第四存储单元A4及第五存储单元A5的阈值电压分布、第六存储单元A6的阈值电压分布、以及第七存储单元A7的阈值电压分布。
当第一编程操作81完成时，如上参考图4至图7所描述的，可以对第一存储单元A1至第七存储单元A7执行利用不同验证电压的验证操作。当验证操作完成时，可执行第二编程操作82，以将五个阈值电压分布分开成为对应于最终的阈值电压的数目的八个电压分布。
可以如下地执行第二编程操作82。
当将编程允许电压施加至耦接到第一存储单元A1的位线，并且将编程禁止电压施加至其余的位线时，可将第五编程脉冲施加至所选的字线，以将第一存储单元A1的阈值电压增大为大于擦除状态ER。接着，当将编程允许电压施加至耦接到第二存储单元A2及第三存储单元A3的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第五编程脉冲的电平的第六编程脉冲施加至所选的字线，以增大第二存储单元A2及第三存储单元A3的阈值电压。尽管同时通过第六编程脉冲来对第二存储单元A2及第三存储单元A3进行编程，但是第三存储单元A3的阈值电压分布可以因为先前所执行的验证操作而大于第二存储单元A2的阈值电压分布。接着，当将编程允许电压施加至耦接到第四存储单元A4及第五存储单元A5的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第六编程脉冲的电平的第七编程脉冲施加至所选的字线，以增大第四存储单元A4及第五存储单元A5的阈值电压。尽管同时通过第七编程脉冲来对第四存储单元A4及第五存储单元A5进行编程，但是第五存储单元A5的阈值电压分布可以因为先前所执行的验证操作而高于第四存储单元A4的阈值电压分布。接着，当将编程允许电压施加至耦接到第六存储单元A6的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第七编程脉冲的电平的第八编程脉冲施加至所选的字线，以增大第六存储单元A6的阈值电压。接着，当将编程允许电压施加至耦接到第七存储单元A7的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第八编程脉冲的电平的第九编程脉冲施加至所选的字线，以增大第七存储单元A7的阈值电压。
如上述的第二编程操作82，通过将编程脉冲施加至所选的字线五次，包括在所选的存储块中的存储单元的阈值电压可被分成八个阈值电压分布，亦，擦除状态ER的阈值电压分布、第一存储单元A1的阈值电压分布、第二存储单元A2的阈值电压分布、第三存储单元A3的阈值电压分布、第四存储单元A4的阈值电压分布、第五存储单元A5的阈值电压分布、第六存储单元A6的阈值电压分布、以及第七存储单元A7的阈值电压分布。
当在第二编程操作82被终止后有八个阈值电压分布时，可以通过增量步阶脉冲(ISPP)方法来执行编程操作(83至85)，直到第一存储单元A1至第七存储单元A7的阈值电压分别达到第一目标电平VT1至第七目标电平VT7为止。
由于使用的编程脉冲的数目通过利用TLC模式来执行编程操作而减少，因此可缩短编程操作时间。
图9是图示设定在图8中示出的编程操作中使用的编程脉冲和验证电压的方法的示图。
下面参照图9来描述在存储单元的阈值电压增大时设定编程脉冲的方法以及在阈值电压分布的宽度减小时设定编程脉冲和验证电压的方法。
1)在阈值电压增大时设定编程脉冲的方法
被施加以增大具有擦除状态的存储单元的阈值电压的开始编程脉冲首先可以具有预设电平。换言之，对于开始编程脉冲而言，可使用半导体存储器件的预设电平。开始编程脉冲的电平可被限定为'VB1'(以伏特计)。在图9中，参考字符H1表示被施加开始编程脉冲VB1的存储单元的阈值电压分布。即，在对具有擦除状态的存储单元执行图8中示出的第一编程操作81之后，存储单元可以具有阈值电压分布H1。例如，在图8中示出的第一编程操作81中可使用第一编程脉冲至第四编程脉冲。第一编程脉冲至第四编程脉冲中的每个可以具有预设电平。为了简化解释，将表示为H1的阈值电压分布称为第一阈值电压分布H1，将在第一阈值电压分布H1中的最低电压电平限定为0V，可以将最高电压电平限定为'R1'(以伏特计)。因此，第一阈值电压分布H1的宽度可以是'R1'。
在将第一编程脉冲施加至存储单元以具有第一阈值电压分布H1之后，可以根据式1来设定第二编程脉冲的电平VB2。
[式1]
VB2＝VB1+(R2-R1)
参照式1，'VB2'可以是下一个编程脉冲的电平(以伏特计)，'R2'可以指在通过下一个编程脉冲进行编程的存储单元的阈值电压中的预期为最高的电压(以伏特计)。换言之，'R2'可以是半导体存储器件的预定值，下一个编程脉冲的电平VB2可以基于式1通过利用第一编程脉冲的电平VB1、'R1'以及'R2'来计算。
当利用其电平通过式1而被确定的第二编程脉冲对存储单元编程时，存储单元的阈值电压可增大为具有如图9中所示的阈值电压分布H2。在图9中，可将阈值电压分布H2限定为第二阈值电压分布H2，第二阈值电压分布H2可以对应于通过图8中的第二编程操作82所形成的阈值电压分布。例如，可以使用对应于第一存储单元至第七存储单元的'R2'及'R1'以及第一编程脉冲的电平VB1来计算第五编程脉冲至第九编程脉冲，可以通过利用计算的第五编程脉冲至第九编程脉冲来执行第二编程操作82。
2)在阈值电压分布的宽度减小时设定编程脉冲和验证电压的方法
当存储单元通过第二编程脉冲而具有第二阈值电压分布H2时，可执行编程操作，以减小第二阈值电压分布H2的宽度，其可以对应于图8中示出的第三编程操作83。可通过利用ISPP方法的编程方法来减小第二阈值电压分布H2的宽度。利用ISPP方法的编程方法可包括通过将编程脉冲施加至所选的字线并且验证存储单元，来增大存储单元的阈值电压。当存储单元的阈值电压被增大时，可以根据式2来设定编程脉冲的电平VB3。
[式2]
Figure BDA0000783748730000171
参照式2，'W'可以指第二阈值电压分布H2的宽度(以伏特计)。在利用ISPP方法的编程操作中，可通过利用先前的编程脉冲的电平VB2以及阈值电压分布的宽度W计算编程脉冲的电平VB3。在通过利用所计算的编程脉冲增大存储单元的阈值电压之后，可验证存储单元。
当验证存储单元时，可以根据式3设定验证电压Vf。
[式3]
Figure BDA0000783748730000172
参照式3，可以利用在第二阈值电压分布H2中的最高电压R2以及第二阈值电压分布H2的宽度W来计算验证电压Vf。为了将第二阈值电压分布H2的宽度W减小一半，可通过利用后续的编程脉冲，对具有比第二阈值电压分布H2的中心处的值(其被用作参考)低的阈值电压的存储单元进行编程。因此，阈值电压分布H3的宽度可减小。
图10是图示根据本发明的第二实施例的三级单元模式的示图。
参照图10，可执行第一编程操作101，使得在具有擦除状态ER的第一存储单元A1至第七存储单元A7之中，第二存储单元A2及第三存储单元A3的阈值电压可以同时增大，第四存储单元A4及第五存储单元A5的阈值电压可以同时增大，第六存储单元A6及第七存储单元A7的阈值电压可增大。下面描述第一编程操作101。
当将命令施加至控制电路以对所选的存储块执行编程操作时，控制电路可以控制外围电路，以首先对所选的存储块执行擦除操作。在擦除操作完成之后，只有具有擦除状态ER的存储单元可以存在于所选的存储块中。在具有擦除状态ER的存储单元中，可将具有不同目标电平的存储单元限定为第一存储单元A1、第二存储单元A2、第三存储单元A3、第四存储单元A4、第五存储单元A5、第六存储单元A6以及第七存储单元A7。第一存储单元A1可以是具有第一目标电平VT1的编程目标单元。第二存储单元A2可以是具有大于第一目标电平VT1的第二目标电平VT2的编程目标单元。第三存储单元A3可以是具有大于第二目标电平VT2的第三目标电平VT3的编程目标单元。第四存储单元A4可以是具有大于第三目标电平VT3的第四目标电平VT4的编程目标单元。第五存储单元A5可以是具有大于第四目标电平VT4的第五目标电平VT5的编程目标单元。第六存储单元A6可以是具有大于第五目标电平VT5的第六目标电平VT6的编程目标单元。第七存储单元A7可以是具有大于第六目标电平VT6的第七目标电平VT7的编程目标单元。
可以如下地执行第一编程操作101。
当将编程允许电压施加至耦接到第二存储单元A2及第三存储单元A3的位线，并且将编程禁止电压施加至其余的位线时，可将第一编程脉冲施加至一所选的字线，以增大第二存储单元A2及第三存储单元A3的阈值电压。接着，当将编程允许电压施加至耦接到第四存储单元A4及第五存储单元A5的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第一编程脉冲的电平的第二编程脉冲施加至所选的字线，以增大第四存储单元A4及第五存储单元A5的阈值电压。接着，当将编程允许电压施加至耦接到第六存储单元A6及第七存储单元A7的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第二编程脉冲的电平的第三编程脉冲施加至所选的字线，以增大第六存储单元A6及第七存储单元A7的阈值电压。当将第一编程脉冲至第三编程脉冲施加至所选的字线时，可将第一编程脉冲至第三编程脉冲中的每个施加至所选的字线一次，以缩短编程操作时间。
通过在上述的第一编程操作101期间将编程脉冲施加至所选的字线三次，包括在所选的存储块中的存储单元的阈值电压可被分成四个阈值电压分布，即，擦除状态ER及第一存储单元A1的阈值电压分布、第二存储单元A2及第三存储单元A3的阈值电压分布、第四存储单元A4及第五存储单元A5的阈值电压分布、以及第六存储单元A6及第七存储单元A7的阈值电压分布。
当第一编程操作101完成时，可以如上参考图4至图7所描述地对第一存储单元A1至第七存储单元A7执行利用不同的验证电压的验证操作。当验证操作完成时，可执行第二编程操作102，以将四个阈值电压分布分开成为对应于最终的阈值电压的数目的八个电压分布。
可以如下地执行第二编程操作102。
当将编程允许电压施加至耦接到第一存储单元A1的位线，并且将编程禁止电压施加至其余的位线时，可将第四编程脉冲施加至所选的字线，以将第一存储单元A1的阈值电压增大为大于擦除状态ER。接着，当将编程允许电压施加至耦接到第二存储单元A2及第三存储单元A3的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第四编程脉冲的电平的第五编程脉冲施加至所选的字线，以增大第二存储单元A2及第三存储单元A3的阈值电压。尽管同时通过第五编程脉冲对第二存储单元A2及第三存储单元A3进行编程，但是第三存储单元A3的阈值电压分布可以因为先前所执行的验证操作而高于第二存储单元A2的阈值电压分布。接着，当将编程允许电压施加至耦接到第四存储单元A4及第五存储单元A5的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第五编程脉冲的电平的第六编程脉冲施加至所选的字线，以增大第四存储单元A4及第五存储单元A5的阈值电压。尽管同时通过第六编程脉冲对第四存储单元A4及第五存储单元A5编程，但是第五存储单元A5的阈值电压分布可以因为先前所执行的验证操作而高于第四存储单元A4的阈值电压分布。接着，当将编程允许电压施加至耦接到第六存储单元A6及第七存储单元A7的位线，并且将编程禁止电压施加至其余的位线时，可将具有高于第六编程脉冲的电平的第七编程脉冲施加至所选的字线，以增大第六存储单元A6及第七存储单元A7的阈值电压。尽管同时通过第七编程脉冲对第六存储单元A6及第七存储单元A7编程，但是第七存储单元A7的阈值电压分布可以因为先前所执行的验证操作而高于第六存储单元A6的阈值电压分布。
如上述的第二编程操作102，通过将编程脉冲施加至所选的字线四次，包括在所选的存储块中的存储单元的阈值电压可分成八个阈值电压分布，即，擦除状态ER的阈值电压分布、第一存储单元A1的阈值电压分布、第二存储单元A2的阈值电压分布、第三存储单元A3的阈值电压分布、第四存储单元A4的阈值电压分布、第五存储单元A5的阈值电压分布、第六存储单元A6的阈值电压分布、以及第七存储单元A7的阈值电压分布。
当在第二编程操作102终止后有八个阈值电压分布时，可以通过增量步阶脉冲(ISPP)方法来执行编程操作(103至105)，直到第一存储单元A1至第七存储单元A7的阈值电压分别达到第一目标电平VT1至第七目标电平VT7为止。
如上所述，由于所用的编程脉冲的数目通过利用TLC模式来执行编程操作而减少，因此可缩短编程操作时间。此外，由于阈值电压分布的宽度减小，因此编程操作的可靠性可得到改善。
图11是图示根据本发明实施例的利用四级单元(QLC)模式的编程方法的示图。
参照图11，利用QLC模式的编程方法也可通过利用上述利用TLC模式的编程方法来执行。例如，通过执行第一编程操作111，在具有擦除状态ER的第一存储单元A1至第十五存储单元A15中，第一存储单元A1至第三存储单元A3的阈值电压可以同时增大，第四存储单元A4至第六存储单元A6的阈值电压可以同时增大，第七存储单元A7至第九存储单元A9的阈值电压可以同时增大，第十存储单元A10至第十二存储单元A12的阈值电压可以同时增大，第十三存储单元A13至第十五存储单元A15的阈值电压可以同时增大。在每个组中的存储单元的阈值电压可以通过将编程脉冲施加至所选的字线一次来执行。可以参考在图5中示出的第一编程操作51来执行在图11中示出的第一编程操作111。
当第一编程操作111完成时，可以对第一存储单元A1至第十五存储单元A15执行利用不同验证电压的验证操作。可以参考在图5中示出的第一验证操作52至第三验证操作54来执行验证操作。
可通过执行第二编程操作112将第一存储单元A1至第十五存储单元A15分开成不同的阈值电压分布。可以参考在图5中示出的第二编程操作55来执行在图11中示出的第二编程操作112。
可执行第三编程操作113，使得第一存储单元A1至第十五存储单元A15的阈值电压可以分别达到目标电平VT1至VT15。可以通过ISPP方法，用与在图5中示出的第三编程操作56基本相同的方式来执行在图11中示出的第三编程操作113。可以如上在图9中所描述地设定编程脉冲和验证电压。
除了TLC或QLC之外，上述的编程方法可被应用至用于比QLC更多的阈值电压分布的编程方法。
图12是图示根据本发明实施例的包括半导体器件的固态驱动器(SSD)的框图。
参照图12，驱动装置2000可包括主机2100以及SSD 2200。SSD 2200可包括SSD控制器2210、缓冲存储器2220以及半导体器件1100。
SSD控制器2210可以提供主机2100与SSD 2200之间的物理连接。换言之，SSD控制器2210可以响应于主机2100的总线格式来执行与SSD 2200的接口。SSD控制器2210可以对从主机2100提供的命令译码。根据译码结果，SSD控制器2210可以访问半导体器件1100。可以包括通用串行总线(USB)、小型计算机系统接口(SCSI)、外围组件快速互连(PCI-E)、先进技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、以及串行连接SCSI(SAS)来作为主机2100的总线格式。
缓冲存储器2220可以暂时储存从主机2100提供的编程数据、或从半导体器件1100读取的数据。当主机2100作出读取请求，并且半导体器件1100中的数据被缓存时，缓冲存储器2220可以支持缓存功能，以将缓存的数据直接提供给主机2100。一般而言，通过主机2100的总线格式(例如，SATA或SAS)的数据传输速度可以高于SSD 2200的存储沟道的传输速度。换言之，当主机2100的接口速度高于SSD 2200的存储沟道的传输速度时，可通过提供具有大容量的缓冲存储器2220来将由速度差异所引起的性能劣化最小化。可将缓冲存储器2220设置为同步DRAM，以在SSD 2200中提供充分缓冲。
可将半导体器件1100设置为SSD 2200的储存媒介。例如，可将半导体器件1100设置为如上参考图1详细地描述的具有大储存容量的非易失性存储器件。可将半导体器件1100设置为非易失性存储器中的NAND闪速存储器。
图13是图示根据本发明实施例的包括半导体器件的存储系统3000的框图。
参照图13，根据实施例的存储系统3000可包括存储控制单元3100以及半导体器件1100。
由于半导体器件1100可以以与在图1中示出的半导体器件基本相同的方式来进行配置，因此省略对半导体器件1100的详细描述。
存储控制单元3100可被配置为控制半导体器件1100。SRAM 3110可用作CPU 3120的工作存储器。主机接口(I/F)3130可包括主机与存储系统3000电耦接的数据交换协议。在存储控制单元3100中的错误校正电路(ECC)3140可以检测并校正在从半导体器件1100读取的数据中的错误。半导体I/F 3150可以与半导体器件1100接口。CPU 3120可以执行用于存储控制单元3100的数据交换的控制操作。此外，尽管未在图13中图示，但是用于储存与主机接口的代码数据的ROM(未示出)可设置在存储系统3000中。
在实施例中，存储系统3000可应用于计算机、超级移动PC(UMPC)、工作站、上网本、PDA、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、数字相机、数字录音机、数字音频播放器、数字图像记录器、数字图像播放器、数字录像机、数字视频播放器、在无线环境中发送及接收信息的装置、以及构成家庭网络的各种装置中的一种。
图14是图示根据本发明实施例的包括半导体器件的计算系统的示意性框图。
参照图14，计算系统4000可包括电耦接至总线4300的半导体器件1100、存储控制器4100、调制解调器4200、微处理器4400、以及用户接口4500。当计算系统4000是移动装置时，可以另外设置用于提供计算系统4000的操作电压的电池4600。尽管未在图9中示出，但计算系统4000可包括应用芯片组(未示出)、相机图像处理器(CIS)(未示出)、移动DRAM(未示出)等。
半导体器件1100可以以与在图1中示出的半导体器件1100基本相同的方式来进行配置。因此，将省略其详细描述。
存储控制器4100与半导体器件1100可以构成固态驱动器/硬盘(SSD)。
可以利用各种类型的封装来安装半导体器件1100和存储控制器4100。例如，可以利用诸如堆叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫包中裸片(Die in Waffle Pack)、晶圆形式裸片(Die inWafer Form)、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型集成电路(SOIC)、紧缩小外型封装(SSOP)、薄型小外型封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆叠封装(WSP)等的封装来安装半导体器件1100和存储控制器4100。
根据本发明的实施例，可以通过缩短编程操作时间来防止半导体存储器件的寿命变短，可通过减小被编程的存储单元的阈值电压分布宽度来改善编程操作的可靠性。
在附图及说明书中，已经公开本发明的典型示例性实施例，并且尽管采用特定术语，但是它们仅以一般和描述性的意思被使用，而不是出于限制的目的。对于本发明的范围，其将在权利要求书中阐述。因此，本领域技术人员将理解的是，在不脱离由权利要求书限定的本发明的精神和范围的情况下，在此可以做出形式和细节上的各种改变。
通过以上实施例可见，本申请可以提供以下技术方案。
技术方案1.一种操作半导体存储器件的方法，所述方法包括：
执行第一编程操作，以将具有不同的目标电平的存储单元的阈值电压同时增大至低于不同的目标电平的子电平；
通过分别利用不同的验证电压来验证存储单元；
执行第二编程操作，以分开存储单元的阈值电压；以及
执行第三编程操作，以将存储单元的阈值电压分别增大至不同的目标电平。
技术方案2.如技术方案1所述的方法，其中，执行第一编程操作的步骤包括：
将第一编程脉冲施加至耦接到存储单元的所选的字线一次。
技术方案3.如技术方案2所述的方法，其中，在无验证操作的情况下执行第一编程操作。
技术方案4.如技术方案2所述的方法，其中，对存储单元的阈值电压执行第一编程操作，以具有相同的分布。
技术方案5.如技术方案1所述的方法，其中，在存储单元的验证期间，将不同的验证电压设定为高于将通过不同的验证电压中的每个进行验证的存储单元的阈值电压之中的最低电压，并且分别低于不同的目标电平。
技术方案6.如技术方案5所述的方法，其中，存储单元因存储单元的验证的结果而被验证为失败。
技术方案7.如技术方案2所述的方法，其中，执行第二编程操作的步骤包括：
将第二编程脉冲施加至耦接到存储单元的所选的字线。
技术方案8.如技术方案7所述的方法，其中，在无验证操作的情况下执行第二编程操作。
技术方案9.如技术方案7所述的方法，其中，将第二编程脉冲设定为高于第一编程脉冲的电平。
技术方案10.如技术方案1所述的方法，其中，通过增量步阶脉冲编程方法来执行第三编程操作。
技术方案11.如技术方案10所述的方法，其中，执行第三编程操作的步骤包括：
将第三编程脉冲施加至耦接到存储单元的所选的字线，以增大存储单元的阈值电压；以及
验证存储单元。
技术方案12.一种操作半导体存储器件的方法，所述方法包括：
执行第一编程操作，以将分别具有彼此不同的第一目标电平、第二目标电平及第三目标电平的第一存储单元、第二存储单元及第三存储单元的阈值电压增大至低于不同的目标电平的子电平；
执行第一验证操作，以通过利用第一验证电压来验证第一存储单元；
执行第二验证操作，以通过利用第二验证电压来验证第二存储单元；
执行第三验证操作，以通过利用第三验证电压来验证第三存储单元；
执行第二编程操作，以分开第一存储单元至第三存储单元的阈值电压；以及
执行第三编程操作，以对第一存储单元、第二存储单元及第三存储单元编程，其中，第一存储单元、第二存储单元及第三存储单元的阈值电压分别大于第一目标电平、第二目标电平及第三目标电平。
技术方案13.如技术方案12所述的方法，其中，第二目标电平高于第一目标电平，第三目标电平高于第二目标电平。
技术方案14.如技术方案12所述的方法，其中，执行第一编程操作的步骤包括：
在未执行验证操作的情况下，将第一编程脉冲施加至耦接到第一存储单元至第三存储单元的字线一次。
技术方案15.如技术方案12所述的方法，其中，将彼此不同的第一验证电压至第三验证电压设定为分别大于在第一存储单元至第三存储单元的阈值电压中的最低电压。
技术方案16.如技术方案12所述的方法，其中，执行第二编程操作的步骤包括：
选择第一存储单元至第三存储单元，并且将第二编程脉冲施加至所选的字线；以及
选择第二存储单元及第三存储单元，并且将第三编程脉冲施加至所选的字线。
技术方案17.如技术方案16所述的方法，其中，将第二编程脉冲及第三编程脉冲中的每个施加至所选的字线一次。
技术方案18.如技术方案16所述的方法，其中，将第三编程脉冲设定为高于第二编程脉冲。
技术方案19.如技术方案16所述的方法，其中，执行第二编程操作的步骤还包括：
在将第三编程脉冲施加至所选的字线之后，选择第三存储单元，并且将第四编程脉冲施加至所选的字线。
技术方案20.如技术方案12所述的方法，其中，通过增量步阶脉冲编程方法对第一存储单元至第三存储单元中的每个执行第三编程操作。
技术方案21.一种操作半导体存储器件的方法，所述方法包括：
限定多个存储单元组，每个存储单元组包括具有不同的目标电平的存储单元；
对所述多个存储单组执行第一编程操作，以具有不同的阈值电压分布；
通过利用不同的验证电压来验证具有不同的目标电平的存储单元；
执行第二编程操作，以将存储单元分开成为不同的阈值电压分布；以及
执行第三编程操作，以将存储单元的阈值电压分别增大至不同的目标电平。
技术方案22.如技术方案21所述的方法，其中，执行第一编程操作的步骤包括：
将不同的编程脉冲顺序地施加至存储单元组的所选的字线。
技术方案23.如技术方案21所述的方法，其中，将不同的验证电压设定为高于将通过不同的验证电压中的每个进行验证的存储单元的阈值电压中的最低电压。
技术方案24.如技术方案21所述的方法，其中，执行第二编程操作的步骤包括：
在存储单元中选择具有相同目标电平的存储单元；以及
在未执行验证操作的情况下，将编程脉冲施加至耦接到所选的存储单元的字线。
技术方案25.如技术方案21所述的方法，其中，通过利用增量步阶脉冲编程方法来执行第三编程操作。
技术方案26.一种半导体存储器件，包括：
存储单元阵列，包括储存数据的多个存储单元；
外围电路，适合用于对所述多个存储单元执行编程操作、读取操作及擦除操作；以及
控制电路，适合用于控制外围电路来：执行第一编程操作，以将存储单元中的具有不同的目标电平的第一存储单元的阈值电压同时增大至低于不同的目标电平的子电平；通过分别利用不同的验证电压来验证第一存储单元；执行第二编程操作，以分开第一存储单元的阈值电压；以及执行第三编程操作，以将存储单元的阈值电压增大为分别大于不同的目标电平。
技术方案27.如技术方案26所述的半导体存储器件，其中，控制电路控制外围电路以：对第一存储单元执行擦除操作以具有擦除状态；以及通过在未执行验证操作的情况下，将编程脉冲施加至耦接到第一存储单元的所选的字线一次来执行第一编程操作。
技术方案28.如技术方案27所述的半导体存储器件，其中，当第一存储单元被验证时，控制电路控制外围电路来使用不同的验证电压，不同的验证电压高于将通过不同的验证电压中的每个进行验证的存储单元的阈值电压中的最低电压，并且分别低于不同的目标电平。
技术方案29.如技术方案26所述的半导体存储器件，其中，控制电路控制外围电路，以通过将编程脉冲施加至耦接到第一存储单元的所选的字线来执行第二编程操作。
技术方案30.如技术方案26所述的半导体存储器件，其中，控制电路控制外围电路，以通过增量步阶脉冲编程方法来执行第三编程操作。
技术方案31.如技术方案26所述的半导体存储器件，其中，控制电路控制外围电路，以在第一编程操作及第二编程操作期间跳过验证操作，并且在第三编程操作期间执行验证操作。
技术方案32.一种操作半导体存储器件的方法，所述方法包括：
通过利用第一编程脉冲对具有第一编程目标电平的第一存储单元以及具有不同于第一编程目标电平的第二编程目标电平的第二存储单元编程，以具有第一阈值电压分布；
通过分别利用彼此不同的第一验证电压及第二验证电压来验证第一存储单元及第二存储单元；
通过利用第二编程脉冲来对第一存储单元及第二存储单元编程，以分别具有彼此不同的第二阈值电压分布及第三阈值电压分布；以及
对第一存储单元及第二存储单元编程，以将其阈值电压分别增大至第一编程目标电平及第二编程目标电平。
技术方案33.如技术方案32所述的方法，其中，通过利用第一编程脉冲的电平、在第一阈值电压分布中的最高阈值电压的电平、以及在第二阈值电压分布及第三阈值电压分布中的最高阈值电压的电平执行操作来设定第二编程脉冲的电平。

Claims (30)

1.一种操作半导体存储器件的方法，所述方法包括：
执行第一编程操作，以通过在第一编程操作期间未执行验证操作的情况下将第一编程脉冲施加至耦接到存储单元的所选的字线一次，来将具有不同的目标编程电平的存储单元的阈值电压同时增大至低于不同的目标编程电平的子电平；
通过分别利用不同的验证电压来验证存储单元；
执行第二编程操作，以将存储单元的阈值电压分成目标数目的电压分布；以及
执行第三编程操作，以将存储单元的阈值电压分别增大至不同的目标编程电平。
2.如权利要求1所述的方法，其中，对存储单元的阈值电压执行第一编程操作，以具有相同的分布。
3.如权利要求1所述的方法，其中，在存储单元的验证期间，将不同的验证电压设定为高于将通过不同的验证电压中的每个进行验证的存储单元的阈值电压之中的最低电压，并且分别低于不同的目标编程电平。
4.如权利要求3所述的方法，其中，存储单元因存储单元的验证的结果而被验证为失败。
5.如权利要求1所述的方法，其中，执行第二编程操作的步骤包括：
将第二编程脉冲施加至耦接到存储单元的所选的字线。
6.如权利要求5所述的方法，其中，在无所述验证操作的情况下执行第二编程操作。
7.如权利要求5所述的方法，其中，将第二编程脉冲设定为高于第一编程脉冲的电平。
8.如权利要求1所述的方法，其中，通过增量步阶脉冲编程ISPP方法来执行第三编程操作。
9.如权利要求8所述的方法，其中，执行第三编程操作的步骤包括：
将第三编程脉冲施加至耦接到存储单元的所述所选的字线，以增大存储单元的阈值电压；以及
验证存储单元。
10.一种操作半导体存储器件的方法，所述方法包括：
执行第一编程操作，以将分别具有彼此不同的第一目标编程电平、第二目标编程电平及第三目标编程电平的第一存储单元、第二存储单元及第三存储单元的阈值电压增大至低于不同的目标编程电平的子电平，其中在第一编程操作期间未执行验证操作的情况下，将第一编程脉冲施加至耦接到第一存储单元至第三存储单元的字线一次；
执行第一验证操作，以通过利用第一验证电压来验证第一存储单元；
执行第二验证操作，以通过利用第二验证电压来验证第二存储单元；
执行第三验证操作，以通过利用第三验证电压来验证第三存储单元；
执行第二编程操作，以将第一存储单元至第三存储单元的阈值电压分成目标数目的电压分布；以及
执行第三编程操作，以对第一存储单元、第二存储单元及第三存储单元编程，其中，第一存储单元、第二存储单元及第三存储单元的阈值电压分别大于第一目标编程电平、第二目标编程电平及第三目标编程电平。
11.如权利要求10所述的方法，其中，第二目标编程电平高于第一目标编程电平，第三目标编程电平高于第二目标编程电平。
12.如权利要求10所述的方法，其中，将彼此不同的第一验证电压至第三验证电压设定为分别大于在第一存储单元至第三存储单元的阈值电压中的最低电压。
13.如权利要求10所述的方法，其中，执行第二编程操作的步骤包括：
选择第一存储单元至第三存储单元，并且将第二编程脉冲施加至所选的字线；以及
选择第二存储单元及第三存储单元，并且将第三编程脉冲施加至所选的字线。
14.如权利要求13所述的方法，其中，将第二编程脉冲及第三编程脉冲中的每个施加至所选的字线一次。
15.如权利要求13所述的方法，其中，将第三编程脉冲设定为高于第二编程脉冲。
16.如权利要求13所述的方法，其中，执行第二编程操作的步骤还包括：
在将第三编程脉冲施加至所选的字线之后，选择第三存储单元，并且将第四编程脉冲施加至所选的字线。
17.如权利要求10所述的方法，其中，通过增量步阶脉冲编程方法对第一存储单元至第三存储单元中的每个执行第三编程操作。
18.一种操作半导体存储器件的方法，所述方法包括：
限定多个存储单元组，每个存储单元组包括具有不同的目标编程电平的存储单元；
对所述多个存储单元组执行第一编程操作，以具有不同的阈值电压分布，其中在第一编程操作期间未执行验证操作的情况下，将第一编程脉冲施加至耦接到所述存储单元组的字线一次；
通过利用不同的验证电压来验证具有不同的目标编程电平的存储单元；
执行第二编程操作，以将存储单元的阈值电压分成目标数目的电压分布；以及
执行第三编程操作，以将存储单元的所述阈值电压分别增大至不同的目标编程电平。
19.如权利要求18所述的方法，其中，执行第一编程操作的步骤包括：
将不同的编程脉冲顺序地施加至存储单元组的所选的字线。
20.如权利要求18所述的方法，其中，将不同的验证电压设定为高于将通过不同的验证电压中的每个进行验证的存储单元的阈值电压中的最低电压。
21.如权利要求18所述的方法，其中，执行第二编程操作的步骤包括：
在存储单元中选择具有相同目标编程电平的存储单元；以及
在未执行验证操作的情况下，将编程脉冲施加至耦接到所选的存储单元的字线。
22.如权利要求18所述的方法，其中，通过利用增量步阶脉冲编程方法来执行第三编程操作。
23.一种半导体存储器件，包括：
存储单元阵列，包括储存数据的多个存储单元；
外围电路，适合用于对所述多个存储单元执行编程操作、读取操作及擦除操作；以及
控制电路，适合用于控制外围电路来：执行第一编程操作，以通过将编程脉冲施加至耦接到第一存储单元的所选的字线一次来将存储单元中的具有不同的目标编程电平的第一存储单元的阈值电压同时增大至低于不同的目标编程电平的子电平；通过分别利用不同的验证电压来验证第一存储单元；执行第二编程操作，以将第一存储单元的阈值电压分成目标数目的电压分布；以及执行第三编程操作，以将存储单元的阈值电压增大为分别大于不同的目标编程电平。
24.如权利要求23所述的半导体存储器件，其中，控制电路控制外围电路以：对第一存储单元执行擦除操作以具有擦除状态；以及在未执行验证操作的情况下，执行第一编程操作。
25.如权利要求24所述的半导体存储器件，其中，当第一存储单元被验证时，控制电路控制外围电路来使用不同的验证电压，不同的验证电压高于将通过不同的验证电压中的每个进行验证的存储单元的阈值电压中的最低电压，并且分别低于不同的目标编程电平。
26.如权利要求23所述的半导体存储器件，其中，控制电路控制外围电路，以通过将所述编程脉冲施加至耦接到第一存储单元的所述所选的字线来执行第二编程操作。
27.如权利要求23所述的半导体存储器件，其中，控制电路控制外围电路，以通过增量步阶脉冲编程方法来执行第三编程操作。
28.如权利要求23所述的半导体存储器件，其中，控制电路控制外围电路，以在第一编程操作及第二编程操作期间跳过验证操作，并且在第三编程操作期间执行验证操作。
29.一种操作半导体存储器件的方法，所述方法包括：
通过利用第一编程脉冲对具有第一目标编程电平的第一存储单元以及具有不同于第一目标编程电平的第二目标编程电平的第二存储单元编程，以具有第一阈值电压分布，其中在编程期间未执行验证操作的情况下，将第一编程脉冲施加至耦接到第一存储单元至第二存储单元的字线一次；
通过分别利用彼此不同的第一验证电压及第二验证电压来验证第一存储单元及第二存储单元；
通过利用第二编程脉冲来对第一存储单元及第二存储单元编程，以分别具有彼此不同的第二阈值电压分布及第三阈值电压分布；以及
对第一存储单元及第二存储单元编程，以将其阈值电压分别增大至第一目标编程电平及第二目标编程电平。
30.如权利要求29所述的方法，其中，通过利用第一编程脉冲的电平、在第一阈值电压分布中的最高阈值电压的电平、以及在第二阈值电压分布及第三阈值电压分布中的最高阈值电压的电平执行操作来设定第二编程脉冲的电平。
CN201510509325.7A 2014-08-18 2015-08-18 半导体存储器件及其操作方法 Active CN105374397B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140107220A KR20160021654A (ko) 2014-08-18 2014-08-18 반도체 메모리 장치 및 이의 동작방법
KR10-2014-0107220 2014-08-18

Publications (2)

Publication Number Publication Date
CN105374397A CN105374397A (zh) 2016-03-02
CN105374397B true CN105374397B (zh) 2021-01-26

Family

ID=55302639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510509325.7A Active CN105374397B (zh) 2014-08-18 2015-08-18 半导体存储器件及其操作方法

Country Status (4)

Country Link
US (2) US9478304B2 (zh)
KR (1) KR20160021654A (zh)
CN (1) CN105374397B (zh)
TW (1) TWI657449B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101736457B1 (ko) * 2011-07-12 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 소거 방법, 불휘발성 메모리 장치의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템, 메모리 시스템의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 카드 및 솔리드 스테이트 드라이브
KR20160138757A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102503169B1 (ko) * 2015-11-03 2023-02-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20170073980A (ko) * 2015-12-21 2017-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102429456B1 (ko) * 2016-03-08 2022-08-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9767909B1 (en) * 2016-03-17 2017-09-19 Micron Technology, Inc. Memory cell programming utilizing conditional enabling of memory cells
KR102469549B1 (ko) * 2016-04-11 2022-11-22 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102572610B1 (ko) * 2016-05-17 2023-09-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
TWI635499B (zh) * 2017-09-11 2018-09-11 旺宏電子股份有限公司 編程非揮發性記憶體的方法及記憶體系統
KR102504295B1 (ko) * 2017-11-24 2023-02-27 삼성전자 주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
US10482974B1 (en) 2018-08-21 2019-11-19 Micron Technology, Inc. Operation of a memory device during programming
JP2021044044A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム
CN113284541B (zh) * 2021-06-17 2022-05-20 长江存储科技有限责任公司 存储器系统及其编程方法
KR20230020858A (ko) 2021-08-04 2023-02-13 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
CN114783487A (zh) * 2022-03-03 2022-07-22 长江存储科技有限责任公司 存储器的编程方法、存储器装置及存储器系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537358A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US20110103151A1 (en) * 2009-11-03 2011-05-05 Samsung Electronics Co., Ltd. Methods of Programming Semiconductor Memory Devices
US20130044548A1 (en) * 2011-08-17 2013-02-21 Ememory Technology Inc. Flash memory and memory cell programming method thereof
CN103632719A (zh) * 2012-08-24 2014-03-12 爱思开海力士有限公司 半导体存储器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223551B2 (en) * 2009-02-19 2012-07-17 Micron Technology, Inc. Soft landing for desired program threshold voltage
KR101517597B1 (ko) 2009-03-25 2015-05-07 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법
US8472257B2 (en) * 2011-03-24 2013-06-25 Sandisk Technologies Inc. Nonvolatile memory and method for improved programming with reduced verify
KR101893145B1 (ko) 2011-12-06 2018-10-05 삼성전자주식회사 메모리 시스템들 및 그것들의 블록 복사 방법들
JP5740296B2 (ja) * 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537358A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US20110103151A1 (en) * 2009-11-03 2011-05-05 Samsung Electronics Co., Ltd. Methods of Programming Semiconductor Memory Devices
US20130044548A1 (en) * 2011-08-17 2013-02-21 Ememory Technology Inc. Flash memory and memory cell programming method thereof
CN103632719A (zh) * 2012-08-24 2014-03-12 爱思开海力士有限公司 半导体存储器件及其制造方法

Also Published As

Publication number Publication date
TWI657449B (zh) 2019-04-21
US20170011801A1 (en) 2017-01-12
US9478304B2 (en) 2016-10-25
CN105374397A (zh) 2016-03-02
TW201608569A (zh) 2016-03-01
US20160049200A1 (en) 2016-02-18
KR20160021654A (ko) 2016-02-26

Similar Documents

Publication Publication Date Title
CN105374397B (zh) 半导体存储器件及其操作方法
CN109935267B (zh) 半导体存储器装置及其操作方法
US9343158B2 (en) Methods of programming multi-level cell nonvolatile memory devices and devices so operating
US9466381B2 (en) Semiconductor device
CN109308931B (zh) 存储装置及其操作方法
US10672476B2 (en) Storage device using program speed and method of operating the same
US9032108B2 (en) Semiconductor device and method of operating the same
US11507448B2 (en) Non-volatile memory device, method of operating the device, and memory system including the device
US9030873B2 (en) Semiconductor device and method of operating the same
US9466389B2 (en) Multiple programming pulse per loop programming and verification method for non-volatile memory devices
US9679638B2 (en) Semiconductor device and method of operating the same
US20160104540A1 (en) Non-volatile memory device and operating method thereof
US9940030B2 (en) Memory system and method of operating the same
US11508434B2 (en) Semiconductor memory device and method for operating the same
US10073741B2 (en) Memory system with reduced program time and method of operating the same
US20150370481A1 (en) Semiconductor device
US20150194220A1 (en) Semiconductor device and memory system including the same
CN105575428B (zh) 半导体器件及其操作方法
CN110858501B (zh) 存储器系统以及存储器系统的操作方法
US9236138B2 (en) Semiconductor memory device
KR20140028718A (ko) 반도체 메모리 장치 및 이의 동작 방법
TW202119421A (zh) 半導體記憶體裝置及其操作方法
KR20140079912A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20190028999A (ko) 반도체 메모리 장치 및 그 동작 방법
US20210064345A1 (en) Memory system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant