CN105336750A

CN105336750A - 半导体器件及其制作方法

Info

Publication number: CN105336750A
Application number: CN201410245860.1A
Authority: CN
Inventors: 胡守时; 陈永南; 房世林
Original assignee: Wuxi CSMC Semiconductor Co Ltd
Current assignee: CSMC Technologies Corp
Priority date: 2014-06-04
Filing date: 2014-06-04
Publication date: 2016-02-17
Anticipated expiration: 2034-06-04
Also published as: CN105336750B

Abstract

本发明公开一种半导体器件及其制作方法。所述方法包括：a)提供半导体衬底，所述半导体衬底上具有光电区和有源区；b)在所述光电区上依次形成至少覆盖所述光电区和所述有源区的第一介电层和第一多晶硅层；c)在所述第一多晶硅层上形成至少一层布线层，并对所述光电区的布线层进行图案化，直至露出所述第一多晶硅层，其中每层所述布线层包括层间介电层和位于所述层间介电层之上的具有互连图案的金属互连层，且所述金属互连层具有对应所述光电区的开口；以及d)对所述光电区的所述第一多晶硅层进行刻蚀，直至露出所述第一介电层。该方法能够保证最终形成在光电区上的介电层的厚度符合要求，提高半导体器件的性能。

Description

半导体器件及其制作方法

技术领域

本发明涉及半导体技术领域，具体地，涉及一种半导体器件及其制作方法。

背景技术

随着光电产品的不断发展和集成化的要求，希望将光电区的器件(例如光电二极管)和有源区的器件(例如CMOS器件)等集成在一起。光电二极管基本上是一个工作于反向偏压的p-n结或金属-半导体接触，当光信号打在光电二极管上时，耗尽区会将由光产生的电子-空穴对予以分离，因此就有电流流至外部电路。光电区上的介电层要求均匀且厚度需要严格控制，一般应为光波波长的1/4的整数倍。

现有工艺中制作这种集成的器件过程中，针对光电区，仅保留金属间介电层和钝化层，最后再将光电区的金属间介电层和钝化层刻蚀掉。但是，刻蚀至半导体衬底时很难控制光电区的半导体衬底(例如硅)的损失。另一种方式是保留金属间介电层、金属层和钝化层，最后再刻蚀掉。但是，由于不用区域内的各层的厚度不同，很难控制不同区域的刻蚀速率，从而造成整片的刻蚀不均匀。并且，金属层的过刻蚀也很难控制，进而很难控制剩余的介电层的厚度。

因此，有必要提出一种半导体器件及其制作方法，以解决现有技术中存在的问题。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供一种半导体器件的制作方法。所述方法包括：a)提供半导体衬底，所述半导体衬底上具有光电区和有源区；b)在所述光电区上依次形成至少覆盖所述光电区的第一介电层和第一多晶硅层；c)在所述第一多晶硅层上形成至少一层布线层，并对所述光电区的布线层进行图案化，直至露出所述第一多晶硅层，其中每层所述布线层包括层间介电层和位于所述层间介电层之上的具有互连图案的金属互连层，且所述金属互连层具有对应所述光电区的开口；以及d)对所述光电区的所述第一多晶硅层进行刻蚀，直至露出所述第一介电层。

优选地，所述c)步骤中每层所述布线层的形成方法包括：沉积所述层间介电层；在所述层间介电层上形成所述金属层；以及对所述金属层进行图案化，以形成所述互连图案并去除所述光电区上的所述金属层，以形成所述金属互连层。

优选地，所述c)步骤中对所述光电区的所述布线层进行图案化是在形成所有的所述布线层之后进行的。

优选地，所述第一介电层为氧化物，且所述b)步骤包括：在所述半导体衬底的所述有源区和所述光电区上均形成氧化物层；在所述氧化物层上形成多晶硅层；以及对所述氧化物层和所述多晶硅层进行图案化，以在所述有源区形成栅极结构，且在所述光电区形成所述第一介电层和所述第一多晶硅层。

优选地，所述方法在所述d)步骤之后还包括：在所述第一介电层上形成所述第二介电层。

优选地，所述方法在所述d)步骤之后还包括：对所述光电区的所述第一介电层进行刻蚀，直至露出所述半导体衬底；以及在露出的所述半导体衬底上形成第二介电层。

优选地，所述第二介电层包括氧化硅、正硅酸乙酯、磷硅玻璃以及铟锡金属氧化物中的一种或多种。

优选地，所述第一介电层包括氧化硅、正硅酸乙酯、磷硅玻璃以及铟锡金属氧化物中的一种或多种。

优选地，所述c)步骤中对所述光电区的所述布线层进行图案化的曝光尺寸小于所述光电区的尺寸。

优选地，在形成所述至少一层布线层之后且在对所述光电区的所述布线层进行图案化之前，所述方法还包括：在所述至少一层布线层上形成钝化层；以及去除所述光电区的所述钝化层。

根据本发明的另一个方面，还提供一种半导体器件。所述半导体器件采用上述任一种方法制备。

根据本发明的半导体器件的制作方法，在对光电区上的布线层进行刻蚀的过程中，依次对层间介电层、第一多晶硅层进行刻蚀，直至露出第一介电层，且在刻蚀过程中分别以第一多晶硅层和第一介电层作为刻蚀停止层，可以使得最终形成在光电区上的介电层(第一介电层和/或第二介电层)均匀，且能够严格控制光电区的介电层(第一介电层和/或第二介电层)的厚度，能够提高半导体器件的性能。

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

以下结合附图，详细说明本发明的优点和特征。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1是根据本发明的一个实施例的半导体器件的制作方法的流程图；

图2A-2L是根据图1的流程图所示的方法制作半导体器件过程中获得的半导体器件的剖视图；以及

图3是根据本发明的一个实施例的半导体器件的制作方法制作半导体器件的过程中，对第一多晶硅层进行刻蚀后的界面形貌图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

根据本发明的一个方面，提供一种半导体器件的制作方法。图1示出了根据本发明的一个实施例的半导体器件的制作方法的流程图，图2A-2L示出了根据图1中的流程图所示的方法制作半导体器件的过程中获得的半导体器件的剖视图。下面将结合图1所示的流程图以及图2A-2L所示的剖视图详细描述本发明。

步骤S110：提供半导体衬底210，半导体衬底210上具有光电区211和有源区210。

如图2A所示，提供半导体衬底210。该半导体衬底210可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。半导体衬底210中具有光电区211和有源区212。光电区211中可以形成有例如光电二极管等，有源区212中可以形成有例如CMOS晶体管等有源器件。此外，在半导体衬底210内还可以形成有用于隔离有源区的浅沟槽隔离(STI)等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然，半导体衬底210中还可以形成有掺杂阱(未示出)等等。为了图示简洁，在这里并未一一示出。

步骤S120：在光电区211上依次形成至少覆盖光电区211的第一介电层220和第一多晶硅层230。

如图2B所示，在光电区211上形成至少覆盖光电区211的第一介电层220和第一多晶硅层230。第一介电层220可以包括氧化硅、正硅酸乙酯(TEOS)、磷硅玻璃(PSG)以及铟锡金属氧化物(ITO)中的一种或多种。其中氧化硅可以是自然生长的氧化硅，也可以是通过热氧生长等方法形成的氧化硅，还可以是通过物理气相沉积(PVD)或化学气相沉积(CVD)等方法形成的氧化硅。其中，通过热氧生长形成的氧化硅相对较致密。第一介电层220的厚度可以根据实际情况进行选择。其中，当第一介电层220为氧化物时，第一介电层220可以为场氧，其厚度可以大于或等于1000埃。此外，第一介电层220也可以为厚度比场氧更薄的栅氧。第一多晶硅层230可以与作为有源区栅极、电容或者电阻的各种多晶硅层相同，也可以有别于制作栅极等有源区内的多晶硅层。

在根据本发明的一个优选实施例中，为了节省工艺步骤，可以使光电区的第一介电层220和第一多晶硅层230与有源区的介电层和多晶硅层(均未示出)一同形成。这样，有源区内的介电层和多晶硅层可以通过图案化的方法形成栅极结构270。在此情况下，由于介电层将用作栅极结构270的栅极氧化物层，因此，在选择第一介电层220的材料时需考虑此点。例如，在根据本发明的一个实施例中，第一介电层220的材料为氧化物时，第一介电层220和第一多晶硅层230的形成方法可以包括：首先在整个半导体衬底210上形成氧化物层以及位于氧化物层上的多晶硅层，需要说明的是，在这种情况下，氧化物层为薄的栅氧，多晶硅层为与作为有源区212的栅极的多晶硅层相同；然后可以同时对氧化物层和多晶硅层进行图案化，以在有源区212上形成如图2B所示的栅极结构270，其中有源区212上的氧化层和多晶硅层可以分别作为栅极结构270的栅极介电层和栅极材料层。并且在光电区211仅剩余期望的第一介电层和第一多晶硅层。当然，也可以形成如图2B所示的第一介电层220和第一多晶硅层230。

图案化可以采用本领域常用的光刻的方法，为了简洁，不再详述。需要说明的是，在后续工艺过程中，需要对第一多晶硅层230进行刻蚀，以露出位于多晶硅层230下面的第一氧化物层220。由于在光刻过程中，实际刻蚀的区域可能会比设计的光刻曝光尺寸大，而且刻蚀过程中，第一多晶硅层230可能还会存在横向刻蚀。如图3所示，在对第一多晶硅层230进行刻蚀时，刻蚀停止在第一介电层220上。但是第一多晶硅层230中存在横向刻蚀。因此，在根据本发明的一个优选实施例中，第一多晶硅层230的宽度可以比第一介电层220宽，如图2B所示，以避免由于第一多晶硅层230的横向刻蚀对第一介电层220产生影响。

第一介电层220的厚度和第一多晶硅层230的厚度可以根据实际情况合理地选择。其中，光电区211上的第一介电层220的厚度可以为光波波长的1/4的整数倍。当然，在根据本发明的另一个实施例中，第一介电层220也可以不作为最终的形成在光电区的介电层，而是仅作为随后对光电区211上的第一多晶硅层230进行刻蚀时的刻蚀停止层，并在最后将其去除。则其厚度可以根据实际情况确定，不需要严格地为波长的1/4的整数倍。

步骤S130：在第一多晶硅层230上形成至少一层布线层240，并对光电区211上的布线层240进行图案化，直至露出第一多晶硅层230，其中每层布线层240包括层间介电层241和位于层间介电层之上的具有互连图案的金属互连层242，且金属互连层242具有对应光电区211的开口241A。

如图2F和2G所示，在第一多晶硅层230上形成一层或多层布线层240，并如图2I所示地，对光电区211上的布线层240进行图案化，直至露出第一多晶硅层230。布线层240的数量可以根据实际情况合理地选择。例如，在根据本发明的一个实施例中，布线层240的数量可以为2层。当然，本发明无欲对布线层240的数量进行限制。在根据本发明未示出的其他实施例中，布线层240的数量还可以为其他。

每层布线层240包括层间介电层241和位于层间介电层241之上的具有互连图案的金属互连层242。其中，金属互连层242中具有对应于光电区211的开口242A。此外，层间介电层241中还可以形成有与金属互连层电连接的填充插塞241A。布线层240的形成方法可以有多种。在根据本发明的一个实施例中，如图2C-2F所示，布线层240的形成方法主要包括：沉积层间介电层241；在层间介电层241中形成填充插塞241A；在层间介电层241上形成金属层242’；以及对金属层242’进行图案化，以形成互连图案并去除光电区211的金属层242’，以形成金属互连层。下面将详细介绍根据本发明的一个实施例的形成布线层240的方法。

如图2C所示，沉积层间介电层241。对于第一层布线层240，层间介电层241可以形成在第一多晶硅层230上。层间介电层241可以采用物理气相沉积、化学气相沉积等任何合适的工艺形成。层间介电层241可以由低介电常数的介电材料所形成，例如氟硅玻璃(FSG)、氧化硅、含碳材料(carbon-containingmaterial)、孔洞性材料(porous-likematerial)或相似物等等。

如图2D所示，在层间介电层241中形成填充插塞241A。填充插塞241的形成方法可以包括：首先在层间介电层241中刻蚀形成暴露半导体衬底210的通孔(未示出)，然后在通孔中填充金属材料形成。刻蚀同样可以采用本领域常用的光刻的方法，在此不再详述。填充插塞241A内填充的材料可以为具有较高导电率的金属，例如Al、Cu、Au、Pt、Cr、Mo、W、Mg、Zn、Pd、Cd、Zr、Ti、Sn或其合金等。

如图2E所示，在层间介电层241上形成金属层242’，金属层242’用来形成金属互连层242(图2F)。金属层242’的材料可以是具有良好的导电率的金属，例如Al、Cu、Au、Pt、Cr、Mo、W、Mg、Zn、Pd、Cd、Zr、Ti、Sn或其合金等。金属层242’可以采用物理气相沉积、化学气相沉积等任何合适的工艺形成。

如图2F所示，对金属层242’进行图案化。图案化可以采用本领域常用的光刻的方法进行，为了简洁，不再详述。对金属层242’进行图案化可以形成互连图案，并去除光电区212上的金属层242’而在金属层242’的对应于光电区211的区域留下开口242A，以形成金属互连层242。

上述布线层240可以与有源区的布线层240一同形成，并且在图中为了简洁，仅示出了有源区212上的部分布线层240。有源区212可以通过填充插塞241A与金属互连层242相连。

此外，当布线层240的数量不止一层时，可以在如图2F所示的半导体器件上继续形成布线层240。需要说明的是，如图2G所示，继续形成布线层240时，第二层及以上的层间介电层241形成在前一层布线层240的金属互连层242上，且填充金属互连层242中的开口242A。因此，只露出最顶层的布线层240的金属互连层242中的开口242A。

至此，已经在第一多晶硅层230上形成布线层240。一般来说，在半导体器件中，为提高半导体器件性能的稳定性和可靠性，通常需要在半导体器件的表面形成一层钝化层。因此，在根据本发明的一个优选实施例中，如图2H所示，在至少一层布线层240的表面上，一般为最上层布线层240的表面上可以形成一层钝化层250。钝化层250的材料例如可以为氮化硅、氧化硅、氧化铝、半绝缘多晶硅等。钝化层250可以通过物理气相沉积、化学气相沉积及其他任何合适的工艺形成。钝化层250的厚度也可以根据实际情况进行合理地选择。钝化层250能够将半导体器件与周围环境气氛隔离开来，以增强半导体器件对外来粒子沾污的阻挡能力，控制和稳定半导体器件表面的特征，保护半导体器件内部的互连以及防止半导体器件受到机械和化学损伤。

如图2I所示，在形成所有的布线层240之后，对光电区211上的布线层240进行图案化，以露出第一多晶硅层230。需要说明的是，当布线层240上形成有钝化层250时，应首先对钝化层250进行图案化。图案化的方法可以采用本领域常用的光刻的方法，为了简洁，不再详述。对光电区211上的布线层240进行图案化的刻蚀过程中，可以以第一多晶硅层230作为刻蚀停止层。刻蚀的方法可以为反应离子刻蚀。刻蚀的主要气体可以为CF₄、CHF₃、C₂F₆中的一种或多种。此外，为了提高对布线层240中的层间介电层241和第一多晶硅层230的刻蚀比，还可以在刻蚀的气体中加入适量的O₂、H₂、Cl₂等。

应当注意的是，在采用光刻的方法图案化的过程中，由于存在光刻偏差，实际刻蚀的区域往往比设计的曝光区域大，因此，为了防止后续刻蚀过程中的横向刻蚀对金属互连层242产生影响，在根据本发明的一个优选实施例中，如图2I所示，对光电区211上的布线层240进行图案化的曝光尺寸d1小于光电区211的尺寸d2，以使实际刻蚀过程中不会对金属互连层242产生影响。

步骤S140：对光电区211的第一多晶硅层230进行刻蚀，直至露出第一介电层220。

如图2J所示，对光电区211上的第一多晶硅层230进行刻蚀，直至露出第一介电层220。刻蚀的方法同样可以为反应离子刻蚀。具体地，反应离子刻蚀的主要气体可以为Cl₂，其中可以加入适量的He、O₂以及HBr等气体。通过上述气体对第一多晶硅层230进行反应离子刻蚀，可以在第一多晶硅层230和第一介电层220中获得较高的刻蚀选择比。如图3所示，对第一多晶硅层230进行刻蚀后，刻蚀能够停止在第一介电层220上，从而能够确保第一介电层220的厚度符合设计要求。该暴露的第一介电层220可以作为最终的光电区211的介电层，因此介电层的厚度可以符合设计的要求。

此外，如上所述的，第一介电层220的厚度可能很薄，例如，第一介电层220为自然形成的氧化层。其厚度可能不能符合光电区211上的最终介电层厚度的要求。因此，在根据本发明的另一个实施例中，在对光电区211上的第一多晶硅层230进行刻蚀，直至露出第一介电层220后，还可以如图2K所示地对光电区211的第一介电层220进行刻蚀，直至露出半导体衬底210，并如图2J所示地在露出的半导体衬底210上重新形成第二介电层260，第二介电层260的材料可以为氧化硅、正硅酸乙酯、磷硅玻璃以及铟锡金属氧化物中的一种或多种。第二介电层260将作为最终光刻区211上的介电层。此外，在本发明未示出的其他实施例中，也可以不对第一介电层进行刻蚀，而是在第一介电层上再生长一层第二介电层。第二介电层的材料同样可以为氧化硅、正硅酸乙酯、磷硅玻璃以及铟锡金属氧化物中的一种或多种。第一介电层和第二介电层一起作为光电区上最终的介电层。

根据本发明的另一个方面，提供一种半导体器件。该半导体器件采用上述任一种方法制备。该半导体器件200包括半导体衬底210，半导体衬底210内具有光电区211和有源区212。光电区211上覆盖有介电层(例如采用上述方法形成的第一介电层220或第二介电层260)。介电层的厚度为1/4波长的整数倍，且覆盖均匀，能够提高半导体器件的性能。

综上所述，根据本发明的半导体器件的制作方法，在对光电区212上的布线层240进行刻蚀的过程中，依次对层间介电层241、第一多晶硅层230进行刻蚀，直至露出第一介电层220，且在刻蚀过程中分别以第一多晶硅层230和第一介电层220作为刻蚀停止层，可以使得最终形成在光电区上的介电层(第一介电层220和/或第二介电层260)均匀，且能够控制光电区的介电层(第一介电层220和/或第二介电层260)的厚度，能够提高半导体器件的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制作方法，其特征在于，所述方法包括：

a)提供半导体衬底，所述半导体衬底上具有光电区和有源区；

b)在所述光电区上依次形成至少覆盖所述光电区的第一介电层和第一多晶硅层；

c)在所述第一多晶硅层上形成至少一层布线层，并对所述光电区的布线层进行图案化，直至露出所述第一多晶硅层，其中每层所述布线层包括层间介电层和位于所述层间介电层之上的具有互连图案的金属互连层，且所述金属互连层具有对应所述光电区的开口；以及

d)对所述光电区的所述第一多晶硅层进行刻蚀，直至露出所述第一介电层。

2.如权利要求1所述的方法，其特征在于，所述c)步骤中每层所述布线层的形成方法包括：

沉积所述层间介电层；

在所述层间介电层上形成所述金属层；以及

对所述金属层进行图案化，以形成所述互连图案并去除所述光电区上的所述金属层，以形成所述金属互连层。

3.如权利要求2所述的方法，其特征在于，所述c)步骤中对所述光电区的所述布线层进行图案化是在形成所有的所述布线层之后进行的。

4.如权利要求1所述的方法，其特征在于，所述第一介电层为氧化物，且所述b)步骤包括：

在所述半导体衬底的所述有源区和所述光电区上均形成氧化物层；

在所述氧化物层上形成多晶硅层；

对所述氧化物层和所述多晶硅层进行图案化，以在所述有源区形成栅极结构，且在所述光电区形成所述第一介电层和所述第一多晶硅层。

5.如权利要求1所述的方法，其特征在于，所述方法在所述d)步骤之后还包括：在所述第一介电层上形成所述第二介电层。

6.如权利要求1所述的方法，其特征在于，所述方法在所述d)步骤之后还包括：

对所述光电区的所述第一介电层进行刻蚀，直至露出所述半导体衬底；以及

在露出的所述半导体衬底上形成第二介电层。

7.如权利要求5或6所述的方法，其特征在于，所述第二介电层包括氧化硅、正硅酸乙酯、磷硅玻璃以及铟锡金属氧化物中的一种或多种。

8.如权利要求1所述的方法，其特征在于，所述第一介电层包括氧化硅、正硅酸乙酯、磷硅玻璃以及铟锡金属氧化物中的一种或多种。

9.如权利要求1所述的方法，其特征在于，所述c)步骤中对所述光电区的所述布线层进行图案化的曝光尺寸小于所述光电区的尺寸。

10.如权利要求1所述的方法，其特征在于，在形成所述至少一层布线层之后且在对所述光电区的所述布线层进行图案化之前，所述方法还包括：

在所述至少一层布线层上形成钝化层；以及

去除所述光电区的所述钝化层。

11.一种半导体器件，其特征在于，所述半导体器件采用权利要求1-10中任何一项所述的方法制备。