CN105336715B - Pmu泵浦结构及其形成方法 - Google Patents
Pmu泵浦结构及其形成方法 Download PDFInfo
- Publication number
- CN105336715B CN105336715B CN201410395376.7A CN201410395376A CN105336715B CN 105336715 B CN105336715 B CN 105336715B CN 201410395376 A CN201410395376 A CN 201410395376A CN 105336715 B CN105336715 B CN 105336715B
- Authority
- CN
- China
- Prior art keywords
- areas
- layer
- barrier layer
- pmu
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明揭示了一种PMU泵浦结构及其形成方法。该结构包括呈镜像对称的第一部分和第二部分,所述第一部分包括:半导体基底;形成于所述半导体基底上的外延层;形成于所述外延层中的第一障碍层;形成于所述外延层上的功能层,所述功能层包括距离第二部分自远及近排列的第一P+区、第一N+区、第二P+区及第二N+区;以及位于所述功能层上的金属互连层,所述金属互连层使得第一N+区及第二P+区等电势;所述第一障碍层与功能层之间形成有外延层。通过使得第一N+区及第二P+区等电势,避免了第一N+区和第二P+区之间产生压降,防止了外延层、第一障碍层及半导体基底之间漏电流的产生。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种PMU泵浦结构及其形成方法。
背景技术
在电源管理单元充电芯片(power management unit charger chips,PMUcharger chips)中,包括电流镜(current mirror)及PMU泵浦(pump)结构,经常会出现PMU泵浦结构功能下降的情况,这会进一步引起电流镜的功能下降,例如出现延迟变高等状况。
图1为现有技术中PMU泵浦结构的结构示意图。如图1所示,传统的PMU泵浦结构包括第一部分101和第二部分102,所述第一部分101和第二部分102呈镜像对称。以第一部分101为例,包括衬底1、形成于衬底1上外延层2,在外延层2中形成有高压N型埋层(HighVoltage N type buried layer,HVBN)3、N型阱/N型漂移区(N well/N drift,简写为NW/NDRF)4和N型阱5,为了区别于N型阱4,通常记为NWHT。
通常,NW/NDRF4与HVBN3有着一定的间隔,且基于高集成度的需要,外延层2在NW/NDRF4与HVBN3之间的厚度是较薄的。在外延层2上方形成有功能层,该功能层包括依次排列的第一P+区6、第一N+区7、第二P+区8、第二N+区9以及第三P+区,第一部分101和第二部分102的两个第三P+区共同形成中央P+区10。所述功能层的各个区由浅沟槽隔离11进行间隔。该结构中,依据需要可以在功能层的各个区施加所需电压,完成充电等功能。
但是,尽管该结构采用了HVBN3、NW/NDRF4及NWHT5以实现电隔离的作用,在实际中却发现漏电现象依然存在,尤其是在一些要求严格的器件中,该结构的胜任能力堪忧。
发明内容
本发明的目的在于,提供一种PMU泵浦结构及其形成方法,改善现有技术中PMU泵浦结构容易产生漏电流的问题。
为解决上述技术问题,本发明提供一种PMU泵浦结构,该结构包括呈镜像对称的第一部分和第二部分,所述第一部分包括:
半导体基底;
形成于所述半导体基底上的外延层;
形成于所述外延层中的第一障碍层;
形成于所述外延层上的功能层,所述功能层包括距离第二部分自远及近排列的第一P+区、第一N+区、第二P+区及第二N+区;以及
位于所述功能层上的金属互连层,所述金属互连层使得第一N+区及第二P+区等电势。
可选的,对于所述的PMU泵浦结构,所述第一部分还包括形成于外延层中的第二障碍层,所述第二障碍层位于所述第一障碍层上方,并与第二N+区相对应。
可选的,对于所述的PMU泵浦结构,所述第二障碍层和第一障碍层之间的距离大于等于
可选的,对于所述的PMU泵浦结构,所述外延层中形成有第一离子注入区和位于第一离子注入区上的第二离子注入区。
可选的,对于所述的PMU泵浦结构,所述第一离子注入区为N型轻掺杂区,第二离子注入区为P型区。
可选的,对于所述的PMU泵浦结构,所述第一部分还包括形成于外延层中的第三障碍层,所述第三障碍层位于所述第一障碍层上方,并与第一N+区和第一障碍层的一端相对应。
可选的,对于所述的PMU泵浦结构,所述第一障碍层、第二障碍层及第三障碍层经由离子注入形成。
可选的,对于所述的PMU泵浦结构,所述第一部分还包括第三P+区,所述第三P+区与第二部分中的对称结构共同形成中央P+区。
可选的,对于所述的PMU泵浦结构,第一P+区、第一N+区、第二P+区、第二N+区及第三P+区之间形成有浅沟槽隔离。
相应的,本发明提供所述的PMU泵浦结构的形成方法,包括:
提供半导体基底;
在所述半导体基底上形成外延层;
在所述外延层中形成第一障碍层;
在所述外延层上形成功能层,所述功能层包括横向排列的第一P+区、第一N+区、第二P+区及第二N+区;
在所述功能层上形成金属互连层,所述金属互连层使得第一N+区及第二P+区等电势。
可选的,对于所述的PMU泵浦结构的形成方法,在形成功能层前,还包括:
在所述外延层中形成第一离子注入区;
在所述外延层中第一离子注入区上形成第二离子注入区;
在所述外延层中形成第二障碍层和第三障碍层,所述第二障碍层位于第二离子注入区上方,所述第三障碍层与所述第一障碍层两端相对应;
在所述外延层上形成功能材料层,并在功能材料层中形成浅沟槽隔离。
可选的,对于所述的PMU泵浦结构的形成方法,所述第二N+区形成于所述第二障碍层上方;所述第一N+区形成于所述第三障碍层上方。
可选的,对于所述的PMU泵浦结构的形成方法,所述功能层还包括中央P+区,在所述中央P+区两侧自远及近皆分布有第一P+区、第一N+区、第二P+区及第二N+区,通过在功能材料层中进行离子注入形成包括第一P+区、第一N+区、第二P+区、第二N+区及中央P+区的功能层。
与现有技术相比,本发明提供的PMU泵浦结构中,包括半导体基底;形成于所述半导体基底上的外延层;形成于所述外延层中的第一障碍层;形成于所述外延层上的功能层,所述功能层包括距离第二部分自远及近排列的第一P+区、第一N+区、第二P+区及第二N+区;以及位于所述功能层上的金属互连层,所述金属互连层使得第一N+区及第二P+区等电势。相比现有技术,通过使得第一N+区及第二P+区等电势,避免了第一N+区和第二P+区之间产生压降,防止了外延层、第一障碍层及半导体基底之间漏电流的产生;进一步的,通过使得外延层的厚度在以上,通过形成第一离子注入区和第二离子注入区,增大了耗尽层的区域,提高了电隔离效果;因此,显著的提高了PMU泵浦结构的性能。
附图说明
图1为现有技术中PMU泵浦结构的结构示意图;
图2为本发明实施例中PMU泵浦结构的结构示意图;
图3-图8为本发明实施例中PMU泵浦结构在形成过程中的结构示意图;
图9为现有技术中的PMU泵浦结构与本发明中的PMU泵浦结构测得的衬底漏电流的对比示意图。
具体实施方式
下面将结合示意图对本发明的PMU泵浦结构及其形成方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人经过长期研究发现,传统的PMU泵浦结构之所以产生漏电流主要是由于如下几个原因:
1、由于外延层2在形成过程中,不可避免的存在薄弱环节,从而导致在第二障碍层4与第一障碍层3之间产生竖直方向的漏电流;
2、同样的由于外延层2的薄弱环节,会使得在第三障碍层5与第二障碍层4之间、第二障碍层4与第二障碍层4之间产生侧向漏电流;
3、由于第一P+区6、第一N+区7及第二P+区8会被施加不同的电压,会产生存在压降的PN结和NP结,形成类似于三极管模式的导通状态,使得在外延层2、第一障碍层3及衬底1中产生漏电流,并且这种情况下产生的漏电流影响严重。
经过大量实验后,发明人采取了将第一N+区及第二P+区等电势的方法,从根本上避免了由于压降所导致的漏电流。同时采取进一步的优化操作,将由于外延层本身缺陷所导致的漏电情况也进行了修复。
以下列举所述PMU泵浦结构的较优实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
基于上述思想,下面提供PMU泵浦结构的较优实施例。图2为本发明实施例中PMU泵浦结构的结构示意图。请参考图2,所述PMU泵浦结构包括呈镜像对称的第一部分300和第二部分400。
下面以第一部分300为例详细说明所述PMU泵浦结构的结构。所述第一部分300包括:半导体基底100;形成于所述半导体基底100上的外延层200,形成于所述外延层200中的第一障碍层110;形成于所述第一障碍层110上的功能层,所述功能层包括距离第二部分400自远及近排列的第一P+区140、第一N+区150、第二P+区160及第二N+区170;以及位于所述功能层上的金属互连层230,所述金属互连层230使得第一N+区及第二P+区等电势。
如图2所示,本发明的关键之处在于:使得第一N+区150及第二P+区160等电势。这例如可以通过金属互连层230来实现。通过使得第一N+区150及第二P+区160等电势,避免了第二P+区160、第一N+区150级第一P+区140之间产生如PNP型三极管的导通情况,从而在根本上解决了外延层200、第一障碍层110及半导体基底100之间漏电流的产生。
所述半导体基底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例,在本实施例中,半导体基底100选用单晶硅材料构成。在所述半导体基底100中还可以形成有埋层(图中未示出)等。
所述第一障碍层110是经过离子注入形成,具体是在外延层200中进行离子注入形成,例如可以是高压N型埋层(High Voltage N type buried layer,HVBN)其是注入有磷离子。通常,所述第一障碍层110位于外延层200底部,靠近半导体基底100。所述第一障碍层110可以是有着现有技术中的参数,因此对其不做详细介绍。
在外延层200中,所述第一障碍层110上方,形成有第一离子注入区210和位于第一离子注入区210上的第二离子注入区220。所述第一离子注入区210为N型轻掺杂区,第二离子注入区220为P型区,第二离子注入区220的厚度可以是大于等于所述掺杂离子可以采用常规掺杂离子,掺杂浓度可以根据不同生产需要(例如集成度、对PMU泵浦结构性能要求等)进行选择,本发明对此不做限定。通过第一离子注入区210和第二离子注入区220的形成,能够起到较好的电隔离效果,从而改善由于外延层200本身缺陷所导致的漏电流。
所述外延层200中形成有第二障碍层120,所述第二障碍层120位于所述第二离子注入区220上方,所述第二障碍层120的上表面与所述外延层200的上表面齐平,所述第二障碍层120与所述第二N+区170相对应。
所述第二障碍层120是经过离子注入形成,例如可以N型阱/N型漂移区(N well/Ndrift,简写为NW/NDRF),其是注入有磷离子。
在所述外延层200中,所述第一离子注入区210和第二离子注入区220两侧形成有第三障碍层130,所述第三障碍层130的一端与所述第一障碍层110的一端相对应,所述第三障碍层130的另一端则与功能层中的第一N+区150相对应。
所述第三障碍层130是经过离子注入形成,例如可以N型阱,记为NWHT,其是注入有磷离子。
为了进一步改善由于外延层200本身缺陷所导致的漏电流,本发明实施例中,所述第二障碍层120和第一障碍层110之间的距离大于等于这一距离并非绝对,应当根据实际集成度、生产成本需要以及对PMU泵浦结构性能的需求等因素综合后获得。通常,例如在现有技术中,这一距离较薄(例如在左右),而外延层200本身不可避免的会出现一些缺陷,就很容易产生漏电流;若将这一距离调整的过大,尽管会降低漏电流产生的几率,但同样减少了集成度,增加了生产成本。因此,应当综合实际需要来获得既能够降低漏电流,又不会对集成度有着较大的影响。发明人经过反复实验,发现在以上,以下时,是较佳选择范围。结合第二离子注入区220的厚度是大于等于可知,所述第二离子注入区220基本上占据了第二障碍层120和第一障碍层110之间的区域。
所述功能层位于外延层200上方,在第一部分300中,功能层还包括第三P+区,所述第三P+区与第二部分400中的对称结构共同形成中央P+区180,较佳的,在第一P+区140、第一N+区150、第二P+区160、第二N+区170及第三P+区180之间形成有浅沟槽隔离190。
下面结合图2至图8对本发明的PMU泵浦结构的形成方法加以介绍。
请参考图3,首先,提供半导体基底100,所述半导体基底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例,在本实施例中,半导体基底100选用单晶硅材料构成。在所述半导体基底100中还可以形成有埋层(图中未示出)等。
然后,如图4所示,在所述半导体基底100上形成外延层200。可以采用常规的外延工艺形成。
然后,如图5所示,在所述外延层200中形成第一障碍层110。所述第一障碍层110通过离子注入形成,例如,所述第一障碍层110为HVBN。
随后,如图6所示,经过离子注入工艺和扩散过程,形成第一离子注入区210、并继续经过离子注入形成第二离子注入区220、第二障碍层120及第三障碍层130,如此可以起到较佳的电隔离效果,防止漏电流产生。并且使得所述第二障碍层120与第一障碍层110之间的距离大于等于以进一步改善由于外延层200本身缺陷所导致的漏电流。若是所述PMU泵浦结构使用时间在5年以下,可以省略第一离子注入区210,以简化制作流程。
接着,如图7所示,在所述外延层200上形成功能材料层,并进一步形成浅沟槽隔离190。之后,通过离子注入工艺,功能材料层形成为功能层,所述功能层包括依次排列的第一P+区140、第一N+区150、第二P+区160、第二N+区170、中央P+区180、第二N+区170、第二P+区160、第一N+区150及第一P+区140,并使得第二N+区170对应于第二障碍层120(即位于第二障碍层120正上方),第一N+区150对应于第三障碍层130(即位于第三障碍层130正上方),如图8所示。
最后,在所述功能层上形成金属互连层230,所述金属互连层230使得第一N+区150及第二P+区160等电势,可参考图2。
由此,则可获得本发明的PMU泵浦结构。在上述形成过程中,可以依据实际需要,选择适当的尺寸规格(例如膜层厚度、离子注入浓度等),能够以较低的制作成本获得具有符合设定性能的PMU泵浦结构。
请参看图9,其示出了现有技术中的结构与本发明中的PMU泵浦结构测得的衬底漏电流情况,可见,在泵浦端(第二N+区170)施加电压为1.4V以下时,现有技术中的结构存在着漏电流,而在本发明中,经过将第一N+区及第二P+区等电势,是没有发现漏电流的情况。因而本发明的PMU泵浦结构性能稳定。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种PMU泵浦结构,该结构包括呈镜像对称的第一部分和第二部分,所述第一部分包括:
半导体基底;
形成于所述半导体基底上的外延层;
形成于所述外延层中的第一障碍层;
形成于所述外延层上的功能层,所述功能层包括距离第二部分自远及近排列的第一P+区、第一N+区、第二P+区及第二N+区;以及
位于所述功能层上的金属互连层,所述金属互连层使得第一N+区及第二P+区等电势。
2.如权利要求1所述的PMU泵浦结构,其特征在于,所述第一部分还包括形成于外延层中的第二障碍层,所述第二障碍层位于所述第一障碍层上方,并与第二N+区相对应。
3.如权利要求2所述的PMU泵浦结构,其特征在于,所述第二障碍层和第一障碍层之间的距离大于等于
4.如权利要求2所述的PMU泵浦结构,其特征在于,所述外延层中还形成有第一离子注入区和位于第一离子注入区上的第二离子注入区。
5.如权利要求4所述的PMU泵浦结构,其特征在于,所述第一离子注入区为N型轻掺杂区,第二离子注入区为P型区。
6.如权利要求2所述的PMU泵浦结构,其特征在于,所述第一部分还包括形成于外延层中的第三障碍层,所述第三障碍层位于所述第一障碍层上方,并与第一N+区和第一障碍层的一端相对应。
7.如权利要求6所述的PMU泵浦结构,其特征在于,所述第一障碍层、第二障碍层及第三障碍层经由离子注入形成。
8.如权利要求1所述的PMU泵浦结构,其特征在于,所述第一部分还包括第三P+区,所述第三P+区与第二部分中的对称结构共同形成中央P+区。
9.如权利要求8所述的PMU泵浦结构,其特征在于,第一P+区、第一N+区、第二P+区、第二N+区及第三P+区之间形成有浅沟槽隔离。
10.如权利要求1~9中任意一项所述的PMU泵浦结构的形成方法,包括:
提供半导体基底;
在所述半导体基底上形成外延层;
在所述外延层中形成第一障碍层;
在所述外延层上形成功能层,所述功能层包括第一P+区、第一N+区、第二P+区及第二N+区;
在所述功能层上形成金属互连层,所述金属互连层使得第一N+区及第二P+区等电势。
11.如权利要求10所述的PMU泵浦结构的形成方法,其特征在于,在形成功能层前,还包括:
在所述外延层中形成第一离子注入区;
在所述外延层中第一离子注入区上形成第二离子注入区;
在所述外延层中形成第二障碍层和第三障碍层,所述第二障碍层位于第二离子注入区上方,所述第三障碍层与所述第一障碍层两端相对应;
在所述外延层上形成功能材料层,并在功能材料层中形成浅沟槽隔离。
12.如权利要求11所述的PMU泵浦结构的形成方法,其特征在于,所述第二N+区形成于所述第二障碍层上方;所述第一N+区形成于所述第三障碍层上方。
13.如权利要求11所述的PMU泵浦结构的形成方法,其特征在于,所述功能层还包括中央P+区,在所述中央P+区两侧自远及近皆分布有第一P+区、第一N+区、第二P+区及第二N+区,通过在功能材料层中进行离子注入形成包括第一P+区、第一N+区、第二P+区、第二N+区及中央P+区的功能层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410395376.7A CN105336715B (zh) | 2014-08-12 | 2014-08-12 | Pmu泵浦结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410395376.7A CN105336715B (zh) | 2014-08-12 | 2014-08-12 | Pmu泵浦结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105336715A CN105336715A (zh) | 2016-02-17 |
CN105336715B true CN105336715B (zh) | 2018-03-30 |
Family
ID=55287148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410395376.7A Active CN105336715B (zh) | 2014-08-12 | 2014-08-12 | Pmu泵浦结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336715B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0555496A1 (en) * | 1991-07-03 | 1993-08-18 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Lateral bipolar transistor structure including an integrated control circuit and integrated power transistor and associated manufacturing process |
US5698877A (en) * | 1995-10-31 | 1997-12-16 | Gonzalez; Fernando | Charge-pumping to increase electron collection efficiency |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000042483A1 (en) * | 1999-01-14 | 2000-07-20 | Macronix Internaitonal Co., Ltd. | Low threshold mos two phase negative charge pump |
US6980038B2 (en) * | 2004-05-06 | 2005-12-27 | International Business Machines Corporation | Circuit for compensating charge leakage in a low pass filter capacitor of PLL systems |
-
2014
- 2014-08-12 CN CN201410395376.7A patent/CN105336715B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0555496A1 (en) * | 1991-07-03 | 1993-08-18 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Lateral bipolar transistor structure including an integrated control circuit and integrated power transistor and associated manufacturing process |
US5698877A (en) * | 1995-10-31 | 1997-12-16 | Gonzalez; Fernando | Charge-pumping to increase electron collection efficiency |
Also Published As
Publication number | Publication date |
---|---|
CN105336715A (zh) | 2016-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103730372B (zh) | 一种可提高器件耐压的超结制造方法 | |
CN103811546B (zh) | 带面结型场效应管的ldmos复合管 | |
CN102299072A (zh) | 沟槽型超级结器件的制作方法及得到的器件 | |
CN105097914A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
CN103178093A (zh) | 高压结型场效应晶体管的结构及制备方法 | |
CN108878534A (zh) | 超结结构及其制造方法 | |
CN102738001B (zh) | 具有超级介面的功率晶体管的制作方法 | |
CN104022162A (zh) | Bcd工艺中的隔离型横向齐纳二极管及其制造方法 | |
CN108074963B (zh) | 超结器件及其制造方法 | |
CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
KR100928204B1 (ko) | 실리콘 에피층을 이용한 cmos 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법 | |
CN104332499B (zh) | 一种vdmos器件及其终端结构的形成方法 | |
CN105633153A (zh) | 超级结半导体器件及其形成方法 | |
CN105336715B (zh) | Pmu泵浦结构及其形成方法 | |
CN107507857B (zh) | 自对准超结结构及其制备方法 | |
CN109119458A (zh) | 隔离结构及工艺方法 | |
CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
CN104716178A (zh) | 具有深孔的ldmos器件及其制造方法 | |
CN106783940A (zh) | 具有渐变浓度的边缘终端结构的功率半导体装置 | |
CN102569426A (zh) | Pn结电压控制变容器及其制备方法 | |
CN104659098A (zh) | 半导体装置和用于制造半导体装置的方法 | |
CN203721734U (zh) | 一种低vf的功率mosfet器件 | |
CN103943471A (zh) | 外延层形成方法及半导体结构 | |
CN109216431A (zh) | 完全隔离型的横向扩散金属氧化物半导体结构及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |