CN105336378A - 相变存储单元测试结构及测试方法、相变存储器 - Google Patents
相变存储单元测试结构及测试方法、相变存储器 Download PDFInfo
- Publication number
- CN105336378A CN105336378A CN201410314346.9A CN201410314346A CN105336378A CN 105336378 A CN105336378 A CN 105336378A CN 201410314346 A CN201410314346 A CN 201410314346A CN 105336378 A CN105336378 A CN 105336378A
- Authority
- CN
- China
- Prior art keywords
- voltage
- phase
- resistor
- phase change
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供一种相变存储单元测试结构及测试方法、相变存储器,所述相变存储单元测试结构至少包括:字线、位线、源线、监测线、相变电阻和选通管;所述位线连接所述相变电阻的一端,所述相变电阻的另一端连接所述选通管的一端,所述选通管的另一端连接所述源线,其中,所述源线接地;所述字线连接所述选通管的控制端,所述监测线连接在所述相变电阻和所述选通管之间。本发明的相变存储单元测试结构,通过增设监测线,从而将相变存储单元测试结构分为了两个测试部分,结构简单,能够更加准确的进行擦电流测试,更好地表征相变存储器器件单元的电学和存储性能。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种相变存储单元测试结构及测试方法、相变存储器。
背景技术
信息技术的飞速发展需要大量的高性能存储器件,低压、低功耗、高速与高密度是存储技术的必然发展趋势。相变存储器(PCRAM,PhaseChangeRandomAccessMemory)是在CMOS集成电路基础上发展起来的新一代非挥发固态半导体存储器,在器件特征尺寸进入纳米尺度并不断缩小的过程中,用于存储的可逆相变材料在更小的纳米尺度上反而会表现出更优异性能(低功耗、高速等),因此比商用化的FLASH存储技术体现出更优越的综合性能,被公认为继FLASH后存储技术的重大突破,在低压、低功耗、高速和高密度存储方面具有广阔的商用前景。
相变存储器的基本原理是利用电操作电压作用于相变电阻上,使相变电阻中的相变材料(如GST)在非晶态与多晶态之间发生可逆相变,通过分辨非晶态时的高阻与多晶态时的低阻,可以实现信息的写入、擦除和读出操作。
相变存储器的读、写、擦操作就是在相变电阻上施加不同宽度和高度的电压或电流操作电压:擦操作(RESET),当施加一个短且强的操作电压使相变电阻中的相变材料温度升高到熔点温度以上后,再经过快速冷却从而实现相变材料多晶态到非晶态的转换,即“0”态到“1”态的转换;写操作(SET),当施加一个长且中等強度的操作电压使相变材料温度升到熔化温度之下、结晶温度之上后,并保持一段时间促使晶核生长,从而实现非晶态到多晶态的转换,即“1”态到“0”态的转换;读操作(READ),当施加一个对相变材料的状态不会产生影响的很弱的操作电压后,通过测量相变电阻的电阻值来读取它的状态。
为了推动相变存储器的研究进程,其器件单元的电学和存储性能(如阈值电压和电流、读/写/擦最佳操作參数、疲劳特性等)的表征是非常重要的。我们通常会设计相应的相变存储单元的测试结构(TestKey),通过测试其中的擦电流来表征相变存储器器件单元的电学和存储性能。现有相变存储单元测试结构至少包括相变电阻,和与相变电阻串联的选通管。由于擦电流是擦操作时通过器件单元的电流,而擦操作是通过对相变电阻施加操作电压来实现的,因此需要通过测试擦操作电压来计算擦电流。
而采用现有相变存储单元测试结构测试时,在写操作完成后,继续进行后续擦操作;进行擦操作时,需要先捕捉施加在相变电阻上的擦操作电压的波形,然后再计算擦电流。这样一来,由于相变材料具有很强的记忆能力,每一次写操作后相变电阻的阻值和后续擦操作之间具有密切的关系,且由于每次写操作完成后相变电阻的阻值都会发生变化,每次得到的阻值之间相差较大,从而使得对应的擦操作完成后相变电阻的阻值均不相同,并且相变电阻中相变材料从晶态转为非晶态,其阻值也是动态变化的,无法十分精确的测得相变电阻的动态阻值,因此计算得到的擦电流也不准确。此外,现有擦电流的测试方法较为复杂,测试效率也较低。
为了能够更好地表征相变存储器器件单元的电学和存储性能,避免擦电流和相变电阻的动态阻值的测试结果不准确,现急需设计新的相变存储单元测试结构和新的测试方法。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种相变存储单元测试结构及擦电流和动态阻值的测试方法,以及具有该相变存储单元测试结构的相变存储器,用于解决现有技术中擦电流和相变电阻的动态阻值的测试结果不准确,测试效率较低,从而影响表征相变存储器器件单元的电学和存储性能的问题。
为实现上述目的及其他相关目的,本发明提供一种相变存储单元测试结构,其中,所述相变存储单元测试结构至少包括:字线、位线、源线、监测线、相变电阻和选通管;
所述位线连接所述相变电阻的一端,用以向所述相变电阻施加写或擦操作电压;
所述相变电阻的另一端连接所述选通管的一端,所述选通管的另一端连接所述源线,其中,所述源线接地;
所述字线连接所述选通管的控制端,用以控制所述选通管导通或截止,并向所述选通管施加控制电压;
所述监测线连接在所述相变电阻和所述选通管之间,用以向所述选通管施加扫描电压。
优选地,所述选通管为晶体管、二极管或者三极管。
优选地,所述选通管为N型晶体管或P型晶体管。
本发明还提供一种相变存储器,其中,所述相变存储器至少包括:M个存储阵列;其中,M为自然数;每个存储阵列至少包括:至少一个如上所述的相变存储单元测试结构。
本发明还提供一种相变存储单元测试结构擦电流的测试方法,其中,所述相变存储单元测试结构擦电流的测试方法至少包括如下步骤:
步骤S1,提供一如上所述的相变存储单元测试结构;
步骤S2,由所述字线控制所述选通管导通,并通过所述字线向所述选通管施加N个控制电压;同时通过所述监测线向所述选通管施加扫描电压;根据N个控制电压及其所对应的扫描电压,测量扫描电流,以得到N条I-V扫描曲线;在得到N条I-V扫描曲线后,由所述字线控制所述选通管截止,同时停止通过所述监测线向所述选通管施加扫描电压;其中,N为自然数;
步骤S3,通过所述位线向所述相变电阻施加擦操作电压,同时由所述字线控制所述选通管导通,并通过所述字线向所述选通管施加测试控制电压;测量所述监测线的当前监测电压;其中,所述操作电压为脉冲信号,所述测试控制电压与N个控制电压中的一个相同;
步骤S4,从N条I-V扫描曲线中选取所述测试控制电压对应的I-V扫描曲线,根据所述当前监测电压在选取的I-V扫描曲线上的位置,计算得到相应的擦电流。
优选地,所述步骤S1中,N个控制电压为由小至大以相同脉冲增幅倍数增长的脉冲电压,所述扫描电压为由零至设定电压值之间阶梯变化的直流电压。
优选地,所述步骤S2中,所述监测线适于采用示波器测量,以得到所述当前监测电压。
本发明还提供一种相变电阻动态阻值的测试方法,其中,所述相变电阻动态阻值的测试方法至少包括如下步骤:采用如上所述的相变存储单元测试结构擦电流的测试方法,得到所述擦电流;所述相变电阻的电压为所述擦操作电压和所述当前监测电压之差,根据所述相变电阻的电压和所述擦电流,通过欧姆定律计算所述相变电阻的动态阻值。
本发明还提供一种相变存储单元测试结构,其中,所述相变存储单元至少包括:字线,位线,监测线,相变电阻以及负载电阻;
所述位线连接所述相变电阻的一端,用以向所述相变电阻施加写或擦操作电压;
所述相变电阻的另一端连接所述负载电阻的一端,所述负载电阻的另一端连接所述字线,其中,所述字线接地;
所述监测线连接在所述相变电阻和所述负载电阻之间,用以向所述负载电阻施加预置电流或电压。
优选地,所述字线,所述位线,以及所述监测线相互平行设置。
优选地,所述字线与所述位线之间的距离,和所述位线与所述监测线之间的距离相同。
本发明还提供一种相变存储器,其特征在于,所述相变存储器至少包括:M个存储阵列;其中,M为自然数;每个存储阵列至少包括:至少一个如上所述的相变存储单元测试结构。
本发明还提供一种相变存储单元测试结构擦电流的测试方法,其中,所述相变存储单元测试结构擦电流的测试方法至少包括如下步骤:
步骤S1,提供一如上所述的相变存储单元测试结构;
步骤S2,通过所述监测线向所述负载电阻施加预置电流或电压,测量与所述预置电流或电压相应的电压或电流,通过欧姆定律计算所述负载电阻的阻值;在得到所述负载电阻的阻值后,停止通过所述监测线向所述负载电阻施加预置电流或电压;
步骤S3,通过所述位线向所述相变电阻施加操作电压,测量所述监测线的当前监测电压,其中,所述操作电压为脉冲信号;在得到所述当前监测电压后,停止通过所述位线向所述相变电阻施加操作电压;
步骤S4,通过所述位线向所述相变电阻施加预置电流或电压,测量与所述预置电流或电压相应的电压或电流,通过欧姆定律计算所述相变电阻的当前阻值;根据所述相变电阻的当前阻值判断所述相变电阻处于写状态还是擦状态;
步骤S5,在判断所述相变电阻处于写状态时,所述操作电压为写操作电压,提升所述操作电压的脉冲幅度后,重复步骤S3和步骤S4;在判断所述相变电阻处于擦状态时,所述操作电压为擦操作电压,根据所述当前监测电压和所述负载电阻的阻值,通过欧姆定律计算得到擦电流。
优选地,所述步骤S3中,所述监测线适于采用示波器测量,以得到所述当前监测电压。
本发明还提供一种相变电阻动态阻值的测试方法,其中,所述相变电阻动态阻值的测试方法至少包括如下步骤:采用如上所述的相变存储单元测试结构擦电流的测试方法,得到所述擦电流;所述相变电阻的电压为所述擦操作电压和所述当前监测电压之差,根据所述相变电阻的电压和所述擦电流,通过欧姆定律计算所述相变电阻的动态阻值。
如上所述,本发明的相变存储单元测试结构及擦电流和动态阻值的测试方法,具有以下有益效果:
本发明的相变存储单元测试结构通过增设监测线,从而将相变存储单元测试结构分为了两个测试部分,结构简单,避免了现有技术同时测试相变电阻和选通管时,由于相变电阻动态阻值的变化,造成的擦电流不准确的问题,能够更加准确的进行擦电流测试,更好地表征相变存储器器件单元的电学和存储性能。
本发明的相变存储单元测试结构擦电流和动态阻值的测试方法,采用本发明的相变存储单元测试结构,通过监测线对相变存储单元测试结构进行两个测试部分的测试,从而测得擦电流和相变电阻的动态阻值,方法简便,大大提高了擦电流的测试效率,且测得的擦电流和动态阻值的准确性也较高,从而能够更好地表征相变存储器器件单元的电学和存储性能。
附图说明
图1显示为本发明第一实施方式的相变存储单元测试结构电路原理示意图。
图2显示为本发明第一实施方式的相变存储单元测试结构擦电流的测试方法的流程示意图。
图3显示为本发明第一实施方式的相变存储单元测试结构擦电流的测试方法中I-V扫描曲线的示意图。
图4显示为本发明第二实施方式的相变存储单元测试结构电路原理示意图。
图5显示为本发明第二实施方式的相变存储单元测试结构的剖面示意图。
图6显示为本发明第二实施方式的相变存储单元测试结构的俯视示意图。
图7显示为本发明第二实施方式的相变存储单元测试结构擦电流的测试方法的流程示意图。
图8显示为本发明第二实施方式的相变存储单元测试结构擦电流的测试方法中不同写脉冲作用后器件的I-V擦操作曲线。
元件标号说明
S1~S5步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1,本发明第一实施方式涉及一种相变存储单元测试结构。需要说明的是,本实施方式中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
图1为本实施方式的相变存储单元测试结构的电路原理示意图。图中,本实施方式的相变存储单元至少包括:字线WL(WordLine),位线BL(BitLine),源线SL(SourceLine),监测线ML(MonitorLine),相变电阻R0以及选通管;位线BL连接相变电阻R0的一端,用以向相变电阻R0施加写或擦操作电压;相变电阻R0的另一端连接选通管的一端,选通管的另一端连接源线SL,其中,源线SL接地;字线WL连接选通管的控制端,用以控制选通管导通或截止,并向选通管施加控制电压V_G;监测线ML连接在相变电阻R0和选通管之间,用以向选通管施加扫描电压V_DS。
其中,选通管为晶体管、二极管或者三极管,晶体管为N型晶体管或P型晶体管。在本实施方式中,如图1所示,优选地,选通管为N型晶体管NM1。
本实施方式还涉及一种相变存储器,该相变存储器至少包括:M个存储阵列;其中,M为自然数;每个存储阵列至少包括:至少一个本实施方式上述的相变存储单元测试结构。本实施方式的相变存储器,由于改进了相变存储单元测试结构,能够更好地被表征出电学和存储性能,从而有益于推进相变存储器的研究进程。
本实施方式还涉及一种相变存储单元测试结构擦电流I_RESET的测试方法,如图2所示,相变存储单元测试结构擦电流I_RESET的测试方法至少包括如下步骤:
步骤S1,提供一相变存储单元测试结构,相变存储单元至少包括:字线WL,位线BL,源线SL,监测线ML,相变电阻R0以及N型晶体管NM1;位线BL连接相变电阻R0的一端,用以向相变电阻R0施加写或擦操作电压;相变电阻R0的另一端连接N型晶体管NM1的源端(或漏端),N型晶体管NM1的漏端(或源端)连接源线SL,其中,源线SL接地;字线WL连接N型晶体管NM1的控制端(即栅端),用以控制N型晶体管NM1导通或截止,并向N型晶体管NM1施加控制电压V_G,即该控制电压V_G为栅极电压;监测线ML连接在相变电阻R0和N型晶体管NM1之间,用以向N型晶体管NM1施加扫描电压V_DS。
步骤S2,由字线WL控制N型晶体管NM1导通,并通过字线WL向N型晶体管NM1施加N个控制电压V_G;同时通过监测线ML向N型晶体管NM1施加扫描电压V_DS;根据N个控制电压V_G及其所对应的扫描电压V_DS,测量扫描电流I_DS,以得到N条I-V扫描曲线,如图3所示为5个控制电压V_G1~V_G5对应的5条I-V扫描曲线,其中,图3中的横坐标代表扫描电压V_DS,纵坐标代表扫描电流I_DS;由此可知,控制电压V_G不同,I-V扫描曲线也不同;在得到N条I-V扫描曲线后,由字线WL控制N型晶体管NM1截止,同时停止通过监测线ML向N型晶体管NM1施加扫描电压V_DS;其中,N为自然数。
步骤S3,通过位线BL向相变电阻R0施加擦操作电压V_RESET,由于源线SL接地,擦操作电压V_RESET就是串联连接的相变电阻R0和N型晶体管NM1上的电压;同时由字线WL控制N型晶体管NM1导通,并通过字线WL向N型晶体管NM1施加测试控制电压V_G’;测量监测线ML的当前监测电压V_MON,本实施方式中,监测线ML适于采用示波器测量,以得到当前监测电压V_MON,由于源线SL接地,该当前监测电压V_MON就是N型晶体管NM1源漏两端的电压;其中,擦操作电压V_RESET为脉冲信号,测试控制电压V_G’与N个控制电压V_G中的一个相同。
步骤S4,从N条I-V扫描曲线中选取测试控制电压V_G’对应的I-V扫描曲线,由于测试控制电压V_G’与N个控制电压V_G中的一个相同,因此必然能从N条I-V扫描曲线中选取一条I-V扫描曲线,如图3所示,选取的I-V扫描曲线是控制电压V_G4对应的I-V扫描曲线,根据当前监测电压V_MON在选取的I-V扫描曲线上的位置,就能够计算得到相应的擦电流I_RESET。
其中,步骤S1中,N个控制电压V_G为由小至大以相同脉冲增幅倍数增长的脉冲电压,例如,脉冲增幅倍数为0.4*(N+1)倍,设定一个基础栅压,那么,第一控制电压V_G1为0.8倍基础栅压,第二控制电压V_G2为1.2倍基础栅压,第三控制电压V_G3为1.6倍基础栅压,以此类推;以此种方式设置N个控制电压V_G,控制更为方便,得到I-V扫描曲线之间具有相互关联性,有助于测得准确的擦电流。
此外,扫描电压V_DS为由零至设定电压值之间阶梯变化的直流电压。
本实施方式还涉及了相变电阻R0动态阻值R_DYN的测试方法,其中,相变电阻R0动态阻值R_DYN的测试方法至少包括如下步骤:采用本实施方式的相变存储单元测试结构擦电流I_RESET的测试方法,通过上述步骤S1~步骤S4,得到擦电流I_RESET;由于源线SL接地,擦操作电压V_RESET就是串联连接的相变电阻R0和N型晶体管NM1上的电压,因此,相变电阻R0的电压为擦操作电压V_RESET和当前监测电压V_MON之差,根据相变电阻R0的电压和擦电流I_RESET,通过欧姆定律计算相变电阻R0的动态阻值R_DYN=(V_RESET-V_MON)/I_RESET。
本实施方式中的相变存储单元测试结构在选通管和相变电阻之间设置了一根监测线,从而将相变存储单元测试结构分为了两个测试部分,可以分别测试相变电阻和选通管,结构简单,避免了现有技术同时测试相变电阻和选通管时,由于相变电阻动态阻值的变化,造成的擦电流不准确的问题,能够更加准确的进行擦电流测试,更好地表征相变存储器器件单元的电学和存储性能。
本实施方式中的相变存储单元测试结构擦电流和动态阻值的测试方法,采用本实施方式中涉及的相变存储单元测试结构,在选通管和相变电阻之间增加一根监测线,通过该监测线测得在控制电压不同时的选通管两端的I-V扫描电压,并在施加擦操作电压后通过该监测线测量选通管两端的当前监测电压,通过I-V扫描电压,计算与当前监测电压对应的通过选通管的电流,由于选通管与相变电阻串联,通过选通管的电流就与通过相变电阻的电流相同,均为擦电流;也就是说,本实施方式的测试方法能够通过I-V扫描电压巧妙地测得擦电流,大大提高了擦电流的测试效率。在擦电流得出后,就可以通过擦操作电压和当前监测电压之差得到相变电阻两端的电压,然后通过简单的欧姆定律就可以得到相变电阻的动态阻值。
由于选通管在控制电压一定时,选通管的阻值是不变的,因而得到的选通管两端的I-V扫描电压是极为可靠和稳定的,测得的选通管两端的当前监测电压也是较为精确和稳定的,从而测得的擦电流的准确性也较高,相应的,相变电阻的动态阻值的测试结果也较为准确。准确度高的擦电流和动态阻值,能够更好地表征相变存储器器件单元的电学和存储性能。
本发明第二实施方式涉及一种相变存储单元测试结构,请参阅图4,图4为本实施方式的相变存储单元测试结构电路原理示意图。图中,相变存储单元至少包括:字线WL,位线BL,监测线ML,相变电阻R0以及负载电阻R1;位线BL连接相变电阻R0的一端,用以向相变电阻R0施加写或擦操作电压;相变电阻R0的另一端连接负载电阻R1的一端,负载电阻R1的另一端连接字线WL,其中,字线WL接地;监测线ML连接在相变电阻R0和负载电阻R1之间,用以向负载电阻R1施加预置电流或电压。
本实施方式中,字线WL,位线BL,以及监测线ML相互平行设置。为了使本实施方式的测量更为简单,测量结果更为精确,优选地,字线WL与位线BL之间的距离,和位线BL与监测线ML之间的距离相同,即字线WL与监测线ML之间的距离,是字线WL与位线BL之间的距离的两倍,如图5和图6所示。
图5和图6分别为本实施方式的相变存储单元测试结构的剖面示意图和俯视示意图,图中,相变存储单元至少包括:字线9,位线8,监测线7,相变电阻1以及负载电阻(由于剖面沿线不经过负载电阻,该剖面示意图中未显现负载电阻)。相变存储器测试结构还包括:衬底100,位于衬底上的P+离子掺杂层200,位于P+离子掺杂层200上的第一氧化层300,位于第一氧化层300上的第二氧化层400,以及位于第二氧化层400上的第三氧化层500;相变电阻1至少包括:位于第二氧化层400内的下电极11,位于第三氧化层500内的相变材料12和上电极13;其中,下电极11连接相变材料12,相变材料12连接上电极13。此外,下电极11通过下接触连线3与P+离子掺杂层200相连,上电极13通过上接触连线4与第二金属连线62相连后,第二金属连线62与位线8相连,P+离子掺杂层200通过通孔接触连接5分别与第一金属连线61和第三金属连线63相连,第一金属连线61与监测线7相连,第三金属连线63与字线9相连。其中,第一金属连线61、第二金属连线62和第三金属连线63均位于第三氧化层500上;上接触连线3、下接触连线4、通孔接触连接5、第一金属连线61、第二金属连线62和第三金属连线63均可采用金属钨、铝或者铜。由图5和图6可见,字线9与位线8之间的距离为X,字线9与与监测线7之间的距离为2X。
本实施方式还涉及一种相变存储器,该相变存储器至少包括:M个存储阵列;其中,M为自然数;每个存储阵列至少包括:至少一个本实施方式上述的相变存储单元测试结构。本实施方式的相变存储器,由于改进了相变存储单元测试结构,能够更好地被表征出电学和存储性能,从而有益于推进相变存储器的研究进程。
本实施方式还涉及一种相变存储单元测试结构擦电流I_RESET的测试方法,如图7所示,相变存储单元测试结构擦电流I_RESET的测试方法至少包括如下步骤:
步骤S1,提供一相变存储单元测试结构,相变存储单元至少包括:字线WL,位线BL,监测线ML,相变电阻R0以及负载电阻R1;位线BL连接相变电阻R0的一端,用以向相变电阻R0施加写或擦操作电压;相变电阻R0的另一端连接负载电阻R1的一端,负载电阻R1的另一端连接字线WL,其中,字线WL接地;监测线ML连接在相变电阻R0和负载电阻R1之间,用以向负载电阻R1施加预置电流或电压;其中,字线WL,位线BL,以及监测线ML相互平行设置,且字线WL与位线BL之间的距离,和字线WL与监测线ML之间的距离相同。
步骤S2,通过监测线ML向负载电阻R1施加预置电流,测量与预置电流相应的电压;或者通过监测线ML向负载电阻R1施加预置电压,测量与预置电压相应的电流;这里通常采用万用表测量电压或者电流。然后通过欧姆定律计算负载电阻R1的阻值。在得到负载电阻R1的阻值后,停止通过监测线ML向负载电阻R1施加预置电流或电压。
步骤S3,通过位线BL向相变电阻R0施加操作电压V_PG,该操作电压V_PG可能使相变电阻R0中的相变材料处于多晶态,也可能使相变电阻R0中的相变材料由多晶态转为非晶态;然后测量监测线ML的当前监测电压V_MON,其中,监测线ML适于采用示波器测量,以得到当前监测电压V_MON;由于字线WL接地,因此当前监测电压V_MON是负载电阻R1两端的电压,操作电压V_PG就是串联连接的相变电阻R0和负载电阻R1上的电压,其中,操作电压V_PG为脉冲信号;在得到当前监测电压V_MON后,停止通过位线BL向相变电阻R0施加操作电压V_PG。
步骤S4,通过位线BL向相变电阻R0施加预置电流或电压,测量与预置电流或电压相应的电压或电流,该预置电流或电压较弱,不会影响相变电阻R0中相变材料的状态,本实施方式中,相变电阻R0中的相变材料采用GST(Ge2Sb2Te5);然后通过欧姆定律R=U/I计算相变电阻R0的当前阻值R_GST,此时,相变电阻R0的当前阻值R_GST即相变材料GST的阻值。接着,根据相变电阻R0的当前阻值R_GST判断相变电阻R0处于写状态还是擦状态,本实施方式中,一般情况下,相变电阻R0处于写状态时,其内部的GST为多晶态低阻,阻值一般小于50kΩ,而相变电阻R0处于擦状态时,其内部的GST为非晶态高阻,阻值一般大于100kΩ,当然,根据相变材料和用量的不同,非晶态高阻和晶态低阻也会相应不同;因此,本实施方式中,只需判断得到的相变电阻R0的当前阻值R_GST是小于50kΩ,还是大于100kΩ,即可判断相变电阻R0处于写状态还是擦状态。
图8为本实施方式的相变存储单元测试结构擦电流的测试方法中不同写脉冲作用后器件的I-V擦操作曲线,图中,横坐标为时间(即脉冲宽度),单位为ns,纵坐标为操作电压(即脉冲幅度),单位为V;图中显示了两条写脉冲作用后器件的I-V擦操作曲线,它们的擦操作条件分别是1.3V和2.6V。由于在写操作完成后,才会继续进行后续擦操作,从图8中可以看出,随着写操作电压的增加,其对应擦操作所需的阈值电压也相应增加,因而说明相变材料具有很强的记忆能力,每一次写操作后相变电阻的阻值和后续擦操作之间具有密切的关系,每次写操作完成后相变电阻的阻值相差较大,使得对应的擦操作完成后相变电阻的阻值也相差较大,因此擦操作电压条件也不同。如果本实施方式中的操作电压V_PG受到其之前的写操作的影响,不足以使晶态低阻转换为非晶态高阻,那么,相变电阻还是处于写操作状态,计算得到的电流也并不是擦电流。为了避免测试得到的擦电流不准确,本实施方式增加步骤S4的判断步骤。
步骤S5,在判断相变电阻R0处于写状态时,操作电压V_PG为写操作电压,提升操作电压V_PG的脉冲幅度后,在本实施方式中,每次提升的操作电压V_PG的脉冲幅度为0.1V,少量的提升才能更好的控制,使操作电压V_PG正好为擦操作电压;然后重复步骤S3和步骤S4。在判断相变电阻R0处于擦状态时,操作电压V_PG为擦操作电压,根据当前监测电压V_MON和负载电阻R1的阻值,通过欧姆定律计算得到擦电流I_RESET。
本实施方式还涉及相变电阻R0动态阻值R_DYN的测试方法,其中,相变电阻R0动态阻值R_DYN的测试方法至少包括如下步骤:采用本实施方式的相变存储单元测试结构擦电流I_RESET的测试方法,通过上述步骤S1~步骤S5,得到擦电流I_RESET;由于字线WL接地,操作电压V_PG就是串联连接的相变电阻R0和负载电阻R1上的电压,因此,相变电阻R0的电压为操作电压V_PG和当前监测电压V_MON之差,根据相变电阻R0的电压和擦电流I_RESET,通过欧姆定律计算相变电阻R0的动态阻值R_DYN=(V_PG-V_MON)/I_RESET。
本实施方式中的相变存储单元测试结构,采用负载电阻代替第一实施方式中的选通管,在负载电阻和相变电阻之间设置了一根监测线,从而将相变存储单元测试结构分为了两个测试部分,可以分别测试相变电阻和负载电阻,结构更简单,避免了现有技术同时测试相变电阻和选通管时,由于相变电阻动态阻值的变化,造成的擦电流不准确的问题,能够更加准确的进行擦电流测试,更好地表征相变存储器器件单元的电学和存储性能。
本实施方式中的相变存储单元测试结构擦电流和动态阻值的测试方法,采用本实施方式中涉及的相变存储单元测试结构,采用负载电阻代替第一实施方式中的选通管,并在负载电阻和相变电阻之间增加一根监测线;通过该监测线测得负载电阻的阻值,并在施加操作电压后通过该监测线测量负载电阻两端的当前监测电压;然后通过计算施加操作电压后相变电阻的当前阻值,判断相变电阻是处于写状态还是擦状态;在擦状态时,计算与当前监测电压对应的通过负载电阻的电流,由于负载电阻与相变电阻串联,通过负载电阻的电流就与通过相变电阻的电流相同,通过负载电阻的电流就是擦电流,本实施例的方法简便,大大提高了擦电流的测试效率。在擦电流得出后,就可以通过擦操作电压和当前监测电压之差得到相变电阻两端的电压,然后通过简单的欧姆定律就可以得到相变电阻的动态阻值。
由于负载电阻的阻值是不变的,因而测得的负载电阻两端的当前监测电压是较为精确和稳定的,从而测得的擦电流的准确性也较高,相应的,相变电阻的动态阻值的测试结果也较为准确。准确度高的擦电流和动态阻值,能够更好地表征相变存储器器件单元的电学和存储性能。
综上所述,本发明的相变存储单元测试结构通过增设监测线,从而将相变存储单元测试结构分为了两个测试部分,结构简单,避免了现有技术同时测试相变电阻和选通管时,由于相变电阻动态阻值的变化,造成的擦电流不准确的问题,能够更加准确的进行擦电流测试,更好地表征相变存储器器件单元的电学和存储性能。
本发明的相变存储单元测试结构擦电流和动态阻值的测试方法,采用本发明的相变存储单元测试结构,通过监测线对相变存储单元测试结构进行两个测试部分的测试,从而测得擦电流和相变电阻的动态阻值,方法简便,大大提高了擦电流的测试效率,且测得的擦电流和动态阻值的准确性也较高,从而能够更好地表征相变存储器器件单元的电学和存储性能。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种相变存储单元测试结构,其特征在于,所述相变存储单元测试结构至少包括:字线、位线、源线、监测线、相变电阻和选通管;
所述位线连接所述相变电阻的一端,用以向所述相变电阻施加写或擦操作电压;
所述相变电阻的另一端连接所述选通管的一端,所述选通管的另一端连接所述源线,其中,所述源线接地;
所述字线连接所述选通管的控制端,用以控制所述选通管导通或截止,并向所述选通管施加控制电压;
所述监测线连接在所述相变电阻和所述选通管之间,用以向所述选通管施加扫描电压。
2.根据权利要求1所述的相变存储单元测试结构,其特征在于,所述选通管为晶体管、二极管或者三极管。
3.根据权利要求2所述的相变存储单元测试结构,其特征在于,所述选通管为N型晶体管或P型晶体管。
4.一种相变存储器,其特征在于,所述相变存储器至少包括:M个存储阵列;其中,M为自然数;每个存储阵列至少包括:至少一个如权利要求1-3任一项所述的相变存储单元测试结构。
5.一种相变存储单元测试结构擦电流的测试方法,其特征在于,所述相变存储单元测试结构擦电流的测试方法至少包括如下步骤:
步骤S1,提供一如权利要求1-3任一项所述的相变存储单元测试结构;
步骤S2,由所述字线控制所述选通管导通,并通过所述字线向所述选通管施加N个控制电压;同时通过所述监测线向所述选通管施加扫描电压;根据N个控制电压及其所对应的扫描电压,测量扫描电流,以得到N条I-V扫描曲线;在得到N条I-V扫描曲线后,由所述字线控制所述选通管截止,同时停止通过所述监测线向所述选通管施加扫描电压;其中,N为自然数;
步骤S3,通过所述位线向所述相变电阻施加擦操作电压,同时由所述字线控制所述选通管导通,并通过所述字线向所述选通管施加测试控制电压;测量所述监测线的当前监测电压;其中,所述擦操作电压为脉冲信号,所述测试控制电压与N个控制电压中的一个相同;
步骤S4,从N条I-V扫描曲线中选取所述测试控制电压对应的I-V扫描曲线,根据所述当前监测电压在选取的I-V扫描曲线上的位置,计算得到相应的擦电流。
6.根据权利要求5所述的相变存储单元测试结构擦电流的测试方法,其特征在于,所述步骤S1中,N个控制电压为由小至大以相同脉冲增幅倍数增长的脉冲电压,所述扫描电压为由零至设定电压值之间阶梯变化的直流电压。
7.根据权利要求5所述的相变存储单元测试结构擦电流的测试方法,其特征在于,所述步骤S2中,所述监测线适于采用示波器测量,以得到所述当前监测电压。
8.一种相变电阻动态阻值的测试方法,其特征在于,所述相变电阻动态阻值的测试方法至少包括如下步骤:采用如权利要求5所述的相变存储单元测试结构擦电流的测试方法,得到所述擦电流;所述相变电阻的电压为所述擦操作电压和所述当前监测电压之差,根据所述相变电阻的电压和所述擦电流,通过欧姆定律计算所述相变电阻的动态阻值。
9.一种相变存储单元测试结构,其特征在于,所述相变存储单元至少包括:字线,位线,监测线,相变电阻以及负载电阻;
所述位线连接所述相变电阻的一端,用以向所述相变电阻施加写或擦操作电压;
所述相变电阻的另一端连接所述负载电阻的一端,所述负载电阻的另一端连接所述字线,其中,所述字线接地;
所述监测线连接在所述相变电阻和所述负载电阻之间,用以向所述负载电阻施加预置电流或电压。
10.根据权利要求9所述的相变存储单元测试结构,其特征在于,所述字线,所述位线,以及所述监测线相互平行设置。
11.根据权利要求10所述的相变存储单元测试结构,其特征在于,所述字线与所述位线之间的距离,和所述位线与所述监测线之间的距离相同。
12.一种相变存储器,其特征在于,所述相变存储器至少包括:M个存储阵列;其中,M为自然数;每个存储阵列至少包括:至少一个如权利要求9-11任一项所述的相变存储单元测试结构。
13.一种相变存储单元测试结构擦电流的测试方法,其特征在于,所述相变存储单元测试结构擦电流的测试方法至少包括如下步骤:
步骤S1,提供一如权利要求9-11任一项所述的相变存储单元测试结构;
步骤S2,通过所述监测线向所述负载电阻施加预置电流或电压,测量与所述预置电流或电压相应的电压或电流,通过欧姆定律计算所述负载电阻的阻值;在得到所述负载电阻的阻值后,停止通过所述监测线向所述负载电阻施加预置电流或电压;
步骤S3,通过所述位线向所述相变电阻施加操作电压,测量所述监测线的当前监测电压,其中,所述操作电压为脉冲信号;在得到所述当前监测电压后,停止通过所述位线向所述相变电阻施加操作电压;
步骤S4,通过所述位线向所述相变电阻施加预置电流或电压,测量与所述预置电流或电压相应的电压或电流,通过欧姆定律计算所述相变电阻的当前阻值;根据所述相变电阻的当前阻值判断所述相变电阻处于写状态还是擦状态;
步骤S5,在判断所述相变电阻处于写状态时,所述操作电压为写操作电压,提升所述操作电压的脉冲幅度后,重复步骤S3和步骤S4;在判断所述相变电阻处于擦状态时,所述操作电压为擦操作电压,根据所述当前监测电压和所述负载电阻的阻值,通过欧姆定律计算得到擦电流。
14.根据权利要求13所述的相变存储单元测试结构擦电流的测试方法,其特征在于,所述步骤S3中,所述监测线适于采用示波器测量,以得到所述当前监测电压。
15.一种相变电阻动态阻值的测试方法,其特征在于,所述相变电阻动态阻值的测试方法至少包括如下步骤:采用如权利要求13所述的相变存储单元测试结构擦电流的测试方法,得到所述擦电流;所述相变电阻的电压为所述擦操作电压和所述当前监测电压之差,根据所述相变电阻的电压和所述擦电流,通过欧姆定律计算所述相变电阻的动态阻值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410314346.9A CN105336378B (zh) | 2014-07-03 | 2014-07-03 | 相变存储单元测试结构及测试方法、相变存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410314346.9A CN105336378B (zh) | 2014-07-03 | 2014-07-03 | 相变存储单元测试结构及测试方法、相变存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105336378A true CN105336378A (zh) | 2016-02-17 |
CN105336378B CN105336378B (zh) | 2018-10-19 |
Family
ID=55286845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410314346.9A Active CN105336378B (zh) | 2014-07-03 | 2014-07-03 | 相变存储单元测试结构及测试方法、相变存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336378B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106558347A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器的编程测试方法 |
CN108520765A (zh) * | 2018-04-08 | 2018-09-11 | 中国科学院上海微系统与信息技术研究所 | 相变存储器阵列中的位线寄生参数的测量系统及方法 |
CN111223518A (zh) * | 2018-11-27 | 2020-06-02 | 中电海康集团有限公司 | 用于阻性存储单元的测试结构及耐久性测试方法 |
CN112230112A (zh) * | 2019-06-28 | 2021-01-15 | 中电海康集团有限公司 | 测试结构和测试方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7038938B2 (en) * | 2003-12-13 | 2006-05-02 | Hynix Semiconductor Inc. | Phase change resistor cell and nonvolatile memory device using the same |
CN1819059A (zh) * | 2005-02-10 | 2006-08-16 | 株式会社瑞萨科技 | 半导体集成电路装置 |
CN102290106A (zh) * | 2011-07-06 | 2011-12-21 | 华中科技大学 | 一种相变存储单元阵列的测试装置 |
US8526252B2 (en) * | 2009-03-17 | 2013-09-03 | Seagate Technology Llc | Quiescent testing of non-volatile memory array |
-
2014
- 2014-07-03 CN CN201410314346.9A patent/CN105336378B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7038938B2 (en) * | 2003-12-13 | 2006-05-02 | Hynix Semiconductor Inc. | Phase change resistor cell and nonvolatile memory device using the same |
CN1819059A (zh) * | 2005-02-10 | 2006-08-16 | 株式会社瑞萨科技 | 半导体集成电路装置 |
US8526252B2 (en) * | 2009-03-17 | 2013-09-03 | Seagate Technology Llc | Quiescent testing of non-volatile memory array |
CN102290106A (zh) * | 2011-07-06 | 2011-12-21 | 华中科技大学 | 一种相变存储单元阵列的测试装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106558347A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器的编程测试方法 |
CN106558347B (zh) * | 2015-09-25 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器的编程测试方法 |
CN108520765A (zh) * | 2018-04-08 | 2018-09-11 | 中国科学院上海微系统与信息技术研究所 | 相变存储器阵列中的位线寄生参数的测量系统及方法 |
CN108520765B (zh) * | 2018-04-08 | 2020-08-11 | 中国科学院上海微系统与信息技术研究所 | 相变存储器阵列中的位线寄生参数的测量系统及方法 |
CN111223518A (zh) * | 2018-11-27 | 2020-06-02 | 中电海康集团有限公司 | 用于阻性存储单元的测试结构及耐久性测试方法 |
CN111223518B (zh) * | 2018-11-27 | 2021-08-20 | 中电海康集团有限公司 | 用于阻性存储单元的测试结构及耐久性测试方法 |
CN112230112A (zh) * | 2019-06-28 | 2021-01-15 | 中电海康集团有限公司 | 测试结构和测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105336378B (zh) | 2018-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102290106B (zh) | 一种相变存储单元阵列的测试装置 | |
Russo et al. | Intrinsic data retention in nanoscaled phase-change memories—Part I: Monte Carlo model for crystallization and percolation | |
TWI523008B (zh) | 包含可變阻抗元件的非揮發性半導體記憶裝置 | |
CN100511473C (zh) | 存储器件和半导体器件 | |
US20080212363A1 (en) | Method for programming phase-change memory and method for reading date from the same | |
US9196380B2 (en) | Method for measuring data retention characteristic of resistive random access memory device | |
CN105336378A (zh) | 相变存储单元测试结构及测试方法、相变存储器 | |
CN101562050B (zh) | 一种相变化存储器的测试与制造方法 | |
CN104347113A (zh) | 一种相变存储器的读出电路及读出方法 | |
CN102004197A (zh) | 测量电阻存储器器件的电阻的方法和执行该方法的系统 | |
CN101447226A (zh) | 操作相变存储装置的方法 | |
CN103858172A (zh) | 用于交叉点存储器结构的选择设备 | |
CN102831935B (zh) | 相变存储器单元的脉冲i-v特性测试方法和装置 | |
CN102539467B (zh) | 一种分析相变材料结晶速率和结晶温度的方法 | |
CN105931665B (zh) | 一种相变存储器读出电路及方法 | |
CN102129886B (zh) | 电阻随机存储器的初始化以及设置、复位方法 | |
CN102931206A (zh) | 一种高密度相变存储器电路结构及其制备方法 | |
CN103514322A (zh) | 考虑热量积累效应的相变存储器单元spice模型系统及应用 | |
CN101763452A (zh) | 一种相变存储器的模拟方法 | |
CN103489478B (zh) | 一种相变存储器 | |
Wu et al. | RESET current optimization for phase change memory based on the sub-threshold slope | |
CN105810242A (zh) | 一种相变存储器和提高其疲劳寿命的操作方法 | |
CN101968973B (zh) | 能抑制位线间漏电流的相变存储器电路 | |
CN104051021A (zh) | 一种相变存储器热串扰测试方法 | |
CN101958148B (zh) | 能消除干扰的相变存储器单元及形成的相变存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |