CN105323985A - 电路板的制作方法 - Google Patents
电路板的制作方法 Download PDFInfo
- Publication number
- CN105323985A CN105323985A CN201410362420.4A CN201410362420A CN105323985A CN 105323985 A CN105323985 A CN 105323985A CN 201410362420 A CN201410362420 A CN 201410362420A CN 105323985 A CN105323985 A CN 105323985A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- weld
- film carrier
- proof membrane
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种电路板的制作方法,包含提供多层线路板,其中多层线路板具有不同水平高度的表面。多层线路板表面设置有导电图案,且导电图案之间具有不同高度差。接着,将载膜设置于多层线路板一侧,其中载膜上设置有防焊膜。然后将载膜以及防焊膜以真空贴膜方式贴合于多层线路板的表面与导电图案上,且防焊膜朝向表面。最后再移除载膜,使得防焊膜位于多层线路板的表面上。因此,本发明的防焊膜将一次转印至多层电路板不同层的表面上,以达到减少工艺步骤的效果。
Description
技术领域
本发明涉及一种电路板的制作方法,特别涉及一种节省工时的电路板的制作方法。
背景技术
电子产品已经是现代人生活的必需品,而由于多层线路板可将电子产品中复杂的电路整合,目前已大量使用于电子产品中。除此之外,多层电路板能搭配印刷技术大量生产,简化制造过程,因此更为电子产品链中不可或缺的一环。而当线路整合于一起的时候,多层电路板中会有防焊设计,以防止多层电路板的线路氧化或短路。
多层电路板的防焊设计中,常见的作法有以喷墨式成膜以及干膜式压合两种。喷墨式成膜中,由于作为防焊层的油墨存有液体表面张力或毛细现象问题,均匀性无法掌握。而干膜式压合中,由于必须经过多次压合,除了各防焊层品质不同外,多次工艺产生的高昂成本也是一大缺点。为了解决上述问题,相关领域无不费尽心思来谋求解决之道,但长久以来一直未有适用的方式被发展完成。因此,如何能有效解决上述问题,实属当前重要研发课题之一,也成为当前相关领域急需改进的目标。
发明内容
本发明提供一种电路板的制作方法,其将多层线路板与防焊膜分别独立制作。多层线路板先以压合完成,并具有不同高低差的导电图案,而另外,防焊膜先行制作于载膜上。接着再将载膜上的防焊膜转印至多层线路板,以将防焊膜一次性地形成于多层线路板上。
本发明一个实施方式提供一种电路板的制作方法,包含提供多层线路板,其中多层线路板具有不同水平高度的表面,而表面设置有导电图案,且导电图案之间具有不同高度差。接着提供载膜,其中载膜上设置有防焊膜。然后将载膜以及防焊膜以真空贴膜方式贴合于多层线路板的表面及导电图案上,且防焊膜朝向表面。最后再移除载膜,使得防焊膜位于多层线路板的表面上。
根据本发明一个或多个实施例中,导电图案包含导线、焊垫与通孔。
根据本发明一个或多个实施例中,载膜具有可挠性,其中将载膜以真空贴膜方式贴合于多层线路板的表面的步骤包含使载膜沿着表面变形。
根据本发明一个或多个实施例中,不同水平高度的表面的水平高低差最大值为1600微米(μm)。
根据本发明一个或多个实施例中,其中设置在载膜上的防焊膜为图形化的防焊膜。
根据本发明一个或多个实施例中,防焊膜厚度为5微米(μm)至100微米(μm)。
根据本发明一个或多个实施例中,移除该载膜的方法包含使用将载膜溶解,其中载膜对应于溶液具有可溶性,而防焊膜对应于溶液具有不可溶性。
根据本发明一个或多个实施例中,其中移除载膜后还包含曝光显影工艺,用来将多层线路板的表面上的防焊膜图形化。
根据本发明一个或多个实施例中,多层线路板为由基板层叠而成,且基板彼此互相平行。
根据本发明一个或多个实施例中,多层线路板为由基板层叠而成,且基板为曲面。
本发明提供一种电路板的制作方法,其将多层线路板与防焊膜分别独立制作,并且在多层线路板完成压合工艺后,以一次性的工艺,将防焊膜转印至多层线路板上。另外,即使多层线路板上需要转印的位置彼此为不同高度,或是即使多层线路板为曲面的线路板,防焊膜仍可一次性的转印于多层线路板上。
附图说明
图1为本发明电路板制作方法的一个实施例的流程图。
图2A至图2C为根据本发明电路板制作方法的一个实施例的侧视示意图。
图3为根据本发明电路板制作方法的曝光显影工艺的一个实施例的侧视示意图。
图4A至图4C为根据本发明电路板制作方法完成的导电图案与防焊膜间相对位置关系的侧视示意图。
图5A至图5B为本发明电路板制作方法应用于曲面的一个实施例的侧视示意图。
具体实施方式
以下将以附图及详细说明清楚说明本发明的精神,任何本领域技术人员在了解本发明的优选实施例后,可由本发明所描述的技术,加以改变及修饰,其并不脱离本发明的精神与范围。
多层电路板中的防焊设计大致分为湿式成膜(网印/喷涂/滚轮/帘幕式)、喷墨式成膜以及干膜式压合。在湿式成膜/喷墨式成膜中,虽然有不同分支的改良做法,但由于液体难以控制以及受限于液体表面张力,使得其有积墨问题致使品质仍无法突破。
另一方面,在干膜式压合中,防焊层必须随多层线路板中的各层线路以逐层制作方式形成。也就是说,当多层电路板以压合方式逐渐形成多层结构时,已制作在多层线路板上的防焊层也必须承受之后的压合工艺。在此情况下,多层线路板中不同层的防焊层分别经过不同次的压合工艺,因此会有防焊层异色、信赖性以及品质良率不均的问题,另外也会有压合工艺的热冲击。更具体而言,多次压合的方式其多道工艺的成本也较高。
鉴于此,本发明的一个实施方式提出一种防焊制作方法,通过将防焊膜预先制作于载膜上,并将载膜与多层电路板以真空贴膜方式结合。接着,再将载膜移除,使得防焊膜可以一次性的形成于多层电路板上。且由于为干膜转印方式,不会有积墨或液体表面张力问题,并且一次性的防焊制作方法,除了节省工时外,也使得防焊膜具有较高的均匀性。
请参照图1,图1为本发明电路板制作方法的一个实施例的流程图。步骤S10为提供多层线路板,其中多层线路板具有不同水平高度的表面,且表面设置有导电图案,且导电图案之间具有高度差。步骤S20为提供载膜,其中载膜上设置有防焊膜。步骤S30为将载膜以及防焊膜以真空贴膜方式贴合于多层线路板的表面以及导电图案上,且防焊膜朝向表面。步骤S40为移除载膜,使得防焊膜位于多层线路板的表面上。步骤S50为在移除载膜后,通过曝光显影工艺将多层线路板表面上的防焊膜图形化。以下将以附图配合叙述以说明各步骤。
请参照图2A至图2C,其中图2A至图2C为根据本发明电路板制作方法的一个实施例不同制作阶段的侧视示意图。
请先看到图2A,首先先提供多层线路板100以及载膜110。本实施例中,多层线路板100为由基板140平行地层叠而成,其中基板140包含介电层120以及线路层130。换句话说,多层线路板100为由介电层120以及线路层130按序经过压合工艺而成。
在多层线路板100的工艺中,对应不同层需要作电性连结的位置,将介电层120以及线路层130作加工处理以暴露线路层130,并图形化后形成导电图案104a-104c,其中将介电层120以及线路层130作加工处理的方式包括但是不限定于曝光微影或是激光蚀刻。
根据本发明一个实施例,线路层130图形化后的导电图案104a-104c包含导线、焊垫以及通孔。导线用途为作为多层线路板100中不同元件的电性沟通桥梁。焊垫用途为作为当需要连接电子元件时的接脚,其中电子元件例如晶片、电阻或是电容。通孔用途为作为多层线路板100不同层之间的电性沟通桥梁。也就是说,导电图案104a-104c为多层线路板100中作为传递电性信号的连结。
由于每一层皆有不同配置,因此多层线路板100的表面102为具有不同水平高度的面,且由于表面102上设置有导电图案104a-104c,使得导电图案104a-104c之间也具有不同高度差。例如本图中,导电图案104a与导电图案104b间具有高度差D1,导电图案104b与导电图案104c间具有高度差D2,导电图案104a与导电图案104c间具有高度差D3,且高度差D1、D2以及D3皆不相同。
载膜110设置于多层线路板100的一侧,其中载膜110具有可挠性。载膜110上设置有防焊膜112,且防焊膜112朝向多层线路板100的表面102,并对准多层线路板100上需要形成防焊的区域,例如导电图案104a两侧的线路层130。接着再将载膜110往沿箭头方向朝多层线路板100靠近。
防焊膜112先行制作于载膜110上,其为将防焊绿漆形成于载膜110上后,再以包含但是不限定于曝光显影或是激光蚀刻的方法图形化为需要的尺寸,使得载膜110上的防焊膜112为图形化的防焊膜,或是直接将防焊膜112转印于载膜110上。根据本发明一个或多个实施例中,防焊膜112厚度为5微米(μm)至100微米(μm)。
请看图2B,将载膜110往多层线路板100靠近,并以真空贴膜方式将载膜110以及设置于其上的防焊膜112贴合于多层线路板100的表面102,而由于防焊膜112尚未固化,因此其可附着于表面102上。根据本发明一个实施例,真空贴膜的压力环境为0毫帕(mpa)至10-4毫帕(mpa)。
在真空贴膜过程中,由于真空贴膜的压力环境为低压环境,因此当载膜110靠近并贴合于多层线路板100表面102时,不会有气泡囤积于其间而造成贴合上的瑕疵。也就是说防焊膜112可以紧密贴合于多层线路板100表面102上。除此之外,由于尚未固化的防焊膜112具有弹性,因此当防焊膜112因贴合位置关系受到挤压后,将产生些许形变,例如防焊膜112a以及112b,然而这并不影响防焊膜112在多层线路板100中的防焊效果。
另外,根据本发明一个实施例,由于载膜110具有可挠性,因此当真空贴膜进行且载膜110持续靠近多层线路板100表面102时,载膜110将沿着多层线路板100表面102变形,使得载膜110符合表面102的形状以完成防焊膜112的贴合。
接着,请看图2C,当载膜(请见图2B)完成将防焊膜112贴合于多层线路板100表面102后,再移除载膜,使得防焊膜112位于多层线路板100表面102上,即可完成防焊膜112的转印。根据本发明一个实施例,可以针对载膜以及防焊膜112不同的材料特性而将载膜移除。
在不同的材料特性中,例如可以使用具有选择性的溶液,通过使用溶液将载膜溶解,而其中载膜对应于溶液具有可溶性,而防焊膜112对应于溶液具有不可溶性。因此,载膜通过溶于溶液而被移除,而防焊膜112则留存在多层线路板100表面102上。然而,应了解到,以上所举的溶液使用仅为例示,而非用来限制本发明,本发明所属本领域技术人员,可按实际需要,弹性选择移除载膜的方式。
综上所述,在本发明的电路板的制作方法中,多层线路板100表面102为具有高低起伏的面。根据本发明一个实施例,多层线路板100的不同水平高度的表面102的水平高低差最大值为1600微米(μm),其中不同水平高度为由不同高度的线路层/介电层形成。而根据本发明另一个实施例中,不同水平高度的表面102的水平高低差最大值可为550微米(μm)。
防焊膜112为预先制作于载膜110上,并使用一次性的转印,在真空环境下转印至多层线路板100表面102上。当同一块防焊膜112需要同时覆盖在高度不同的表面102时,例如图2B中,防焊膜112b得同时覆于位于导电图案104b一侧的介电层120以及线路层130上。部分防焊膜112b在进行贴膜时为先与线路层130接触,而随着载膜110持续接近表面102,另一部分防焊膜112b则再往介电层120接近。也就是说,当防焊膜112b与线路层130接触后至与介电层120接触前,载膜110仍为持续接近表面102。因此,与线路层130接触的防焊膜112b将因载膜110的挤压而产生形变。另外,与介电层120接触的防焊膜112b,将因载膜110在防焊膜112b与介电层120接触后持续推进产生形变。然而防焊膜112b形变部分并不影响其防焊功能,而由于形变程度与载膜110对表面102的推进深度相关,本发明所属本领域技术人员,可按实际需要,弹性选择载膜110对表面102的推进深度。
当防焊膜112转印完成后,对于防焊膜112a或112b所产生的形变,可以经过后处理移除。根据本发明一个实施例,电路板制作方法在移除载膜110后,还包含曝光显影工艺作为后处理,其将多层线路板100的表面102上的防焊膜112图形化,以使得防焊膜112形变部分被移除。
请看图3,图3为根据本发明电路板制作方法的曝光显影工艺的一个实施例的侧视示意图。在曝光显影工艺中,针对防焊膜112b形变部分作出有区别性的处理。例如搭配遮罩150的设计,使得防焊膜112受光线152照射,其中部分防焊膜112b受光线152照射固化,而形变部分的防焊膜112b’因未受光线152照射,因此可在曝光显影工艺后移除。
然而,应了解到,以上所举的曝光显影工艺仅为例示,而非用来限制本发明,本发明所属本领域技术人员,可按实际需要弹性选择防焊膜112形变部分的移除方式,例如以激光加工。而由于形变部分并不直接影响其防焊功能,本发明所属本领域技术人员,也可以弹性选择是否移除其形变部分。
本发明的电路板制作方法对于不同高度表面的转印方式已详细说明于上,以下实施例将对完成转印方式后的导电图案与防焊膜间相对位置关系作说明。
请看图4A至图4C,其为根据本发明电路板制作方法完成的导电图案与防焊膜间相对位置关系的侧视示意图。图4A至图4C所描述多层线路板中的单层结构101。多层线路板中的每一单层结构101包含基板140以及防焊膜112,其中基板140包含介电层120以及线路层130,而线路层130在加工后成为导电图案(请见图2A)。
请看图4A,本图中导电图案为导线106,其中导线106作为多层线路板中的电性沟通桥梁。防焊膜112覆于导线106上,其除了防止导线106受到外界环境影响,例如氧化作用,也导线106之间电性隔离。
请看图4B,本图中导电图案为导线106,其中导线106作为多层线路板中的电性沟通桥梁。与图4A不同的是,图4B的防焊膜112为分别覆于导线106上,使得间隙132存在于其间。
由于防焊膜112在转印时是以贴合的方式,间隙132为提供防焊膜112形变延伸的空间,以避免防焊膜112在贴合后产生无法预期的变形而令高度难以控制。同样地,防焊膜112其除了防止导线106受到外界环境影响,例如氧化作用,其也使得导线106之间为电性隔离。
以上所举实施例中,防焊膜112在转印后位于导电图案上,然而,防焊膜112主要用途为作为电性隔离以及防止环境产生的影响,其也能位于导电图案之间而发挥功效。
请看图4C,本图中导电图案为焊垫108,其中焊垫108作为多层线路板中与电子元件连接的接脚。防焊膜112主要为使焊垫108之间为电性隔离,而另外,也防止焊垫108因受到环境影响而氧化后,其产生的氧化物与相邻的焊垫108接触。
因此,本发明的电路板制作方法中,防焊膜对于多层线路板上的贴合位置可以为覆于导线图案上或是作为导线图案间的电性隔离作用。另外,当导线图案为通孔时,同样地,防焊膜可以选择为覆于通孔上,或是作为通孔间的隔离作用。然而,应了解到,以上所举的相对位置仅为例示,而非用来限制本发明,防焊膜所贴合的位置也可以是导线、焊垫以及通孔所组合而成导线图案。
本发明的电路板制作方法除了应用于基板平行层叠的多层线路板以外,也能应用于立体或是弯曲不平的表面的多层线路板。
请看到图5A以及图5B,其分别为本发明电路板制作方法应用于曲面的一个实施例的侧视示意图。请看图5A,多层线路板100为由多层基板140层叠而成,其中每一层基板140包含介电层120以及线路层130,且基板140为曲面。因此,多层线路板100的表面102为曲面且具有不同水平高度的面,而线路层130经图形化形成导电图案104位于表面102上,因此导电图案104之间也具有不同高度差。
载膜110设置于多层线路板100的一侧,且载膜110设置有防焊膜112,其中防焊膜112朝向多层线路板100表面102。
同样地,防焊膜112为预先制作于载膜110上,且其位置为对应于多层线路板100表面102上的导电图案104。当进行防焊膜112的转印时,将载膜110沿箭头方向对多层线路板100表面102靠近并作贴合。
请再看图5B,将载膜110以真空贴膜的方式贴合于多层线路板100表面102上后,由于载膜110具有可挠性,因此载膜110将沿着表面102曲面形状作变形,且防焊膜112覆于与其对应的或导电图案104上。
接着,再利用载膜110与防焊膜112不同的材料特性,例如对溶液有不同的可溶性,将载膜110移除而将防焊膜112置留于多层线路板100表面102上,以完成防焊膜112的转印。同样地,当载膜110移除后,对于因贴合挤压产生形变的防焊膜112,可以通过后处理调整,例如曝光微影工艺。
除此之外,本图所描述的防焊膜112与导电图案104之间的相对位置仅为示例,本发明所属本领域技术人员,可按实际需要弹性选择防焊膜112与导电图案104之间的相对位置。例如图4A至图4C所示,或是其他达到防焊效果的相对位置配置。
综合以上,本发明提出一种电路板的制作方法,通过将防焊膜预先制作于载膜上,并将载膜与多层电路板以真空贴膜方式结合,由于载膜为具有可挠性,使得载膜可对应不同高低起伏的多层电路板表面。接着,再将载膜移除,使得防焊膜可以一次性的转印于多层电路板上。
因此,当转印完成后,原本需要对多层电路板逐层逐次完成的防焊膜将一次转印至多层电路板不同层的表面上,以减少工艺步骤次数并达到节省工时的效果。除此之外,本发明的转印方式也可应用于立体或是弯曲不平的表面的多层线路板。
虽然本发明已以实施方式公开如上,然其并非用来限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作各种不同的选择和修改,因此本发明的保护范围由权利要求书及其等同形式所限定。
Claims (10)
1.一种电路板的制作方法,其特征在于,所述电路板的制作方法包含:
提供多层线路板,其中所述多层线路板具有不同水平高度的表面,而所述表面设置有多个导电图案,且所述多个导电图案之间具有至少一个高度差;
提供载膜,其中所述载膜上设置有多个防焊膜;
将所述载膜以及所述多个防焊膜以真空贴膜方式贴合于所述多层线路板的所述表面及所述多个导电图案上,且所述多个防焊膜朝向所述表面;以及
移除所述载膜,使得所述多个防焊膜位于所述多层线路板的所述表面上。
2.如权利要求1所述的电路板的制作方法,其特征在于,所述多个导电图案包含导线、焊垫与通孔。
3.如权利要求1所述的电路板的制作方法,其特征在于,所述载膜具有可挠性,其中将所述载膜以真空贴膜方式贴合于所述多层线路板的所述表面的步骤包含使所述载膜沿着所述表面变形。
4.如权利要求1所述的电路板的制作方法,其特征在于,不同水平高度的所述表面的水平高低差最大值为1600微米。
5.如权利要求1所述的电路板的制作方法,其特征在于,设置在所述载膜上的所述多个防焊膜为图形化的防焊膜。
6.如权利要求1所述的电路板的制作方法,其特征在于,每一所述多个防焊膜厚度为5微米至100微米。
7.如权利要求1所述的电路板的制作方法,其特征在于,移除所述载膜的方法包含:
使用溶液将所述载膜溶解,其中所述载膜对应于所述溶液具有可溶性,而所述多个防焊膜对应于所述溶液具有不可溶性。
8.如权利要求1所述的电路板的制作方法,其特征在于,移除所述载膜后还包含曝光显影工艺,其用来将所述多层线路板的所述表面上的所述多个防焊膜图形化。
9.如权利要求1所述的电路板的制作方法,其特征在于,所述多层线路板由多个基板层叠而成,且所述多个基板彼此互相平行。
10.如权利要求1所述的电路板的制作方法,其特征在于,所述多层线路板为由多个基板层叠而成,且所述多个基板为曲面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410362420.4A CN105323985B (zh) | 2014-07-28 | 2014-07-28 | 电路板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410362420.4A CN105323985B (zh) | 2014-07-28 | 2014-07-28 | 电路板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105323985A true CN105323985A (zh) | 2016-02-10 |
CN105323985B CN105323985B (zh) | 2018-07-03 |
Family
ID=55250330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410362420.4A Active CN105323985B (zh) | 2014-07-28 | 2014-07-28 | 电路板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105323985B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60213087A (ja) * | 1984-04-09 | 1985-10-25 | 株式会社フジクラ | フレキシブルプリント配線板用カバ−レイフイルムおよびこれを用いたフレキシブルプリント配線板のカバ−レイの形成方法 |
CN101547571A (zh) * | 2008-03-25 | 2009-09-30 | 日本梅克特隆株式会社 | 多层柔性印刷布线板及其制造方法 |
CN201369880Y (zh) * | 2008-12-16 | 2009-12-23 | 上海三菱电梯有限公司 | 用于电路板局部阻焊遮蔽的贴膜装置及阻焊转移膜 |
CN102738078A (zh) * | 2012-06-21 | 2012-10-17 | 京东方科技集团股份有限公司 | 柔性显示基板的制作方法 |
KR20140095200A (ko) * | 2013-01-24 | 2014-08-01 | 주식회사 심텍 | 초박형 인쇄회로기판의 제조 방법 |
-
2014
- 2014-07-28 CN CN201410362420.4A patent/CN105323985B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60213087A (ja) * | 1984-04-09 | 1985-10-25 | 株式会社フジクラ | フレキシブルプリント配線板用カバ−レイフイルムおよびこれを用いたフレキシブルプリント配線板のカバ−レイの形成方法 |
CN101547571A (zh) * | 2008-03-25 | 2009-09-30 | 日本梅克特隆株式会社 | 多层柔性印刷布线板及其制造方法 |
CN201369880Y (zh) * | 2008-12-16 | 2009-12-23 | 上海三菱电梯有限公司 | 用于电路板局部阻焊遮蔽的贴膜装置及阻焊转移膜 |
CN102738078A (zh) * | 2012-06-21 | 2012-10-17 | 京东方科技集团股份有限公司 | 柔性显示基板的制作方法 |
KR20140095200A (ko) * | 2013-01-24 | 2014-08-01 | 주식회사 심텍 | 초박형 인쇄회로기판의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN105323985B (zh) | 2018-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9532447B2 (en) | Multi-layer resin substrate and method of manufacturing multi-layer resin substrate | |
US9024203B2 (en) | Embedded printed circuit board and method for manufacturing same | |
US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
US9730328B2 (en) | Printed circuit board with embedded component and method for manufacturing same | |
CN100514616C (zh) | 内埋式芯片封装制程及具有内埋芯片的电路基板 | |
CN101778542B (zh) | 一种带铜柱的pcb板件的制造方法 | |
US8416577B2 (en) | Coreless substrate and method for making the same | |
TWI579990B (zh) | 晶片封裝基板、晶片封裝結構及製作方法 | |
CN101197344B (zh) | 封装基板及其制作方法 | |
CN108156770B (zh) | 一种pcb的制作方法和pcb | |
CN104703399A (zh) | 电路板及其制作方法 | |
CN105323985A (zh) | 电路板的制作方法 | |
CN216217750U (zh) | 一种电镀式阶梯焊盘pcb | |
TWI517775B (zh) | 印刷電路板及其製法 | |
JP2010118436A (ja) | 部品内蔵モジュールの製造方法 | |
JP2010034119A (ja) | 半導体装置 | |
TWI442844B (zh) | 軟硬複合線路板及其製作方法 | |
TW201507564A (zh) | 電路板及其製作方法 | |
CN113068308A (zh) | 一种pcb制作方法及pcb | |
JP2017055024A (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
TWI554177B (zh) | 電路板的製作方法 | |
CN110958778B (zh) | 一种设有bga凸台的线路板制作方法 | |
JP2009188096A (ja) | セラミック積層配線板の製造方法 | |
JP7438656B2 (ja) | 集合基板 | |
CN209882206U (zh) | 一种电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |