CN105304569A - 一种cmos晶体管及ltps阵列基板的制作方法 - Google Patents

Abstract

本发明公开一种CMOS晶体管的制作方法，包括：首先在基板上依次形成沉积缓冲层和非晶硅层，然后将非晶硅层晶化为对应NMOS的第一多晶硅层和对应PMOS的第二多晶硅层。对多晶硅层进行光阻覆盖，利用一次光罩进行曝光，使该光罩对应于第一多晶硅层的第一区域透光性大于该光罩对应第二多晶硅层的第二区域透光性，并且第二区域面积小于第二多晶硅层面积。对曝光后裸露在外的第二多晶硅层两端进行第一程度掺杂。清除光阻使第一多晶硅层裸露，对裸露的第一多晶硅层进行第二程度掺杂。清除剩余光阻。本发明还公开了一种LTPS阵列基板的制作方法。通过上述方式，本发明减少操作流程，从而降低LTPS的生产成本。

Description

一种CMOS晶体管及LTPS阵列基板的制作方法

技术领域

本发明涉及LTPS阵列基板领域，特别涉及一种CMOS晶体管的制作方法及LTPS阵列基板的制作方法。

背景技术

薄膜晶体管液晶显示器(Thin-FilmTransistorLiquidCrystalDisplay，TFT-LCD)可分为多晶硅(Poly-Si)技术与非晶硅(a-Si)技术，两者的差异在于电晶体特性不同。多晶硅的分子结构在一颗晶粒中的排列状态是整齐而有方向性的，电子迁移率比排列杂乱的非晶硅快一百倍以上，因此以多晶硅为基础制备的TFT器件具有响应速度快，液晶显示图像数据的写入时间短，更易于实现视频显示的特点。

目前低温多晶硅(LowTemperaturePoly-silicon，LTPS)技术为新一代薄膜晶体管液晶显示器的制造技术。LTPS技术将外围驱动电路如CMOS类器件等同时制作在玻璃基板上，可节省空间及驱动IC的成本。CMOS晶体管主要由NMOS和PMOS器件组成，在目前业界CMOS晶体管的制作过程中，NMOS器件的硼掺杂和PMOS器件的源/漏极硼掺杂各需一道光罩，所以总共需要两道光罩制程完成。所需步骤包括：

首先在PMOS器件和NMOS器件上形成光阻，利用光罩进行曝光使PMOS器件上方的光阻保留，NMOS器件裸露，对NMOS器件进行硼掺杂形成N沟道。

然后将NMOS器件进行遮挡，利用光罩对PMOS器件上方的光阻曝光，露出PMOS器件，此时PMOS器件上方已形成栅极，栅极遮挡住中间部分使两端的源/漏极暴露，对两端进行硼掺杂形成PMOS的欧姆接触层。

LTPS阵列基板的制作过程需要多道光罩工艺，而上述方法采用两道光罩工艺来完成NMOS通道的硼轻掺杂、及PMOS通道源/漏极的硼重掺杂，无疑增加了工艺的复杂度，不利于生产成本的降低。

发明内容

本发明的目的在于提供一种新的CMOS晶体管的制作方法和LTPS阵列基板制作方法，通过减少工艺流程来降低生产的复杂度，解决传统方法生产成本高的问题。

为实现上述目的，本发明提供一种CMOS晶体管的制作方法，流程如下：

第一步，提供基板，在基板上形成沉积缓冲层，在沉积缓冲上沉积非晶硅层。

第二步，将非晶硅层晶化为对应NMOS的第一多晶硅层以及对应PMOS的第二多晶硅层。

第三步，形成第一光阻层以覆盖第一多晶硅层和第二多晶硅层，使用一次光罩对第一光阻层进行曝光，其中该光罩对应第一多晶硅层的第一区域透光性大于光罩对应第二多晶硅层的第二区域透光性，并且第二区域面积小于第二多晶硅层面积。

对第一光阻层进行曝光后，第一多晶硅层上留下第一剩余光阻，第二多晶硅层上留下第二剩余光阻，第一剩余光阻的厚度小于第二剩余光阻的厚度，并且第一剩余光阻完全覆盖第一多晶硅层，第二剩余光阻覆盖第二多晶硅层的中部区域，暴露第二多晶硅层的两端。

第四步，进行第一程度掺杂，使得第二多晶硅层暴露的两端掺杂成功。

第五步，对进行第一程度掺杂后的第一剩余光阻、第二剩余光阻进行第一次清除，使得第一多晶硅层上的第一剩余光阻清除掉，第二多晶硅层上留下第三剩余光阻。

第六步，进行第二程度掺杂，使得第一多晶硅层掺杂成功，其中第二程度掺杂比第一程度掺杂的掺杂轻。

第七步，对进行第二程度掺杂后的第三剩余光阻进行第二次清除，使得第二多晶硅上的第三剩余光阻完全清除掉。

其中，第三步的光罩对应于第一多晶硅层第一区域的部分为半透膜，半透膜正好覆盖第一多晶硅层的第一区域；光罩对应第二多晶硅层的第二区域部分为不透膜，不透膜覆盖第二多晶硅层的第二区域的中间部分；光罩除去第一区域及第二区域的剩余部分为全透膜。

其中，第四步的第一程度掺杂是对第二多晶硅层暴露在外的两端采用扩散或离子注入的方式进行硼的重掺杂，形成P沟道，进一步形成PMOS的欧姆接触层。

其中，第六步的第二程度掺杂是采用扩散或离子注入的方式进行硼的轻掺杂。第二程度掺杂后在第一多晶硅层形成N沟道。

其中，第五步的第一次清除和第七步的第二次清除是采用氧烧光阻进行灰化。

其中，第一步中沉积缓冲层的材料包括氮化硅、氧化硅或两者的组合。第二步中将非晶硅层晶化为第一多晶硅层和第二多晶硅层的步骤包括在非晶硅层上沉积氧化硅层以及对氧化硅进行准分子激光退火处理。

本发明还提供一种LTPS阵列基板的制作方法，过程包括前述CMOS晶体管的制作方法，其过程还包括：

在沉积缓冲层，第一多晶硅层和第二多晶硅层上方沉积并形成栅极绝缘层，栅极绝缘层覆盖第一多晶硅层和第一多晶硅层。

在栅极绝缘层上对应第一多晶硅层、第二多晶硅层上方分别沉积形成对应第一多晶硅层的第一栅极及对应第二多晶硅层的第二栅极。

对栅极绝缘层进行光刻，利用光刻后的第一栅极作为掩模板向第一多晶硅层进行第三程度掺杂。

在栅极绝缘层上形成层间绝缘层，并在栅极绝缘层与层间绝缘层上对应于第一多晶硅层两端的上方形成第一过孔，在第二多晶硅层两端的上方形成第二过孔。

在第一过孔中形成第一源/漏极，在第二过孔中形成第二源/漏极，第一源/漏极与第二源/漏极分别经由过孔与第一多晶硅层两端与第二多晶硅层两端相接触。

其中，上述过程中第三程度掺杂是采用扩散或离子注入的方式进行磷的重掺杂。第一栅极、第二栅极的材料是钼、钛、铝和铜中的一种或多种的堆栈组合。

本发明的有益效果是：本发明通过减少CMOS晶体管制作过程中的一道光罩，成功简化CMOS晶体管的制作工序，进一步简化LTPS阵列基板的制作工序，达到节约生产成本的目的。

附图说明

图1是本发明CMOS晶体管的制作方法第一实施例的流程图；

图2是图1中提供基板，在基板上形成沉积缓冲层，在沉积缓冲上沉积非晶硅层的示意图；

图3是图1中将非晶硅层晶化为对应NMOS的第一多晶硅层以及对应PMOS的第二多晶硅层的示意图；

图4是图1中使用一次光罩对第一光阻层进行曝光,暴露第二多晶硅层的两端的示意图；

图5是图1中进行第一程度掺杂的示意图；

图6是图1中对进行第一程度掺杂后的第一剩余光阻、第二剩余光阻进行第一次清除的示意图；

图7是图1中进行第二程度掺杂的示意图；

图8是图1中对进行第二程度掺杂后的第三剩余光阻进行第二次清除的示意图；

图9是本发明LTPS阵列基板的制作方法第二实施例的流程图；

图10是图9中形成栅极绝缘层的示意图；

图11是图9中形成第一栅极、第二栅极的示意图；

图12是图9中进行第三程度掺杂的示意图；

图13是图9中形成层间绝缘层和第一过孔、第一过孔的示意图；

图14是图9中形成第一源/漏极、第二源/漏极的示意图。

具体实施方式

本发明的CMOS晶体管及LTPS阵列基板的制作方法，能够大大降低阵列基板制作过程工艺的复杂度，减少生产成本。

下面将结合实施方式和附图对本发明进行详细说明。

如图1所示，本发明的CMOS晶体管的制作方法第一实施例，包括：

步骤S101：提供基板，在基板上形成沉积缓冲层，在沉积缓冲层上沉积非晶硅层。

具体地，提供基板1，在基板1上自下向上依次形成沉积缓冲层2和非晶硅层3，如图2所示。基板1是透明基板，可以是玻璃基板或塑料基板。沉积缓冲层2的材料可以是氮化硅(SiNx)、氧化硅(SiOx)或两者的组合。

步骤S102：将非晶硅层晶化为对应NMOS的第一多晶硅层以及对应PMOS的第二多晶硅层。

具体地，对非晶硅层3进行沉积处理形成位于显示区域的第一非晶硅段和第二非晶硅段，在第一非晶硅段和第二非晶硅段上沉积形成氧化硅层，以氧化硅层作为光罩对第一多晶硅段和第二多晶硅段进行准分子激光退火处理形成第一多晶硅层4和第二多晶硅层5，如图3所示。

步骤S103：多晶硅制作完成后，在第一多晶硅层4和第二多晶硅层5上方形成第一光阻层7，第一光阻层7覆盖第一多晶硅层4和第二多晶硅层5，如图4所示。利用一次光罩6对第一光阻层7进行曝光，其中该光罩6对应第一多晶硅层4的第一区域61透光性大于光罩对应第二多晶硅层5的第二区域62透光性，并且第二区域62面积小于第二多晶硅层5面积。

具体地，光罩6是一种半色调光罩，光罩6第一区域61是半透膜，第二区域62是不透膜，第二区域62覆盖第二多晶硅层5的中间部分，光罩6除去第一区域61和第二区域62的剩余部分63为全透膜。

如图5所示，对第一光阻层7进行曝光后，第一多晶硅层4上留下第一剩余光阻71，第二多晶硅层5上留下第二剩余光阻72，第一剩余光阻71的厚度小于第二剩余光阻72的厚度，并且第一剩余光阻71完全覆盖第一多晶硅层4，第二剩余光阻72覆盖第二多晶硅层5的中部区域，暴露第二多晶硅层5的两端。

具体地，通过实验测得第一剩余光阻71和第二剩余光阻72的最佳厚度，根据厚度计算光罩6第一区域61半透膜的透光率及第二区域62不透膜的透光率，选择合适的掩模。

步骤S104：进行第一程度掺杂，使得第二多晶硅层5暴露的两端掺杂成功。

具体地，第一程度掺杂可以是采用扩散或离子注入的方式进行硼的重掺杂。由于第一多晶硅层4上方被第一剩余光阻71覆盖，不受掺杂影响，因此对第二多晶硅层5裸露在外的两端进行硼的重掺杂，形成P沟道51，进一步形成PMOS的欧姆接触层511，如图6所示。

步骤S105：图6中对进行第一程度掺杂后的第一剩余光阻71、第二剩余光阻72进行第一次清除，使得第一多晶硅层4上的第一剩余光阻71清除掉，第二多晶硅层5上留下第三剩余光阻721。

具体地，第一次清除可以采用氧烧光阻的方式，也可以采用超声加热的方式。

步骤S106：进行第二程度掺杂，使得第一多晶硅层4掺杂成功，其中第二程度掺杂比第一程度掺杂的掺杂轻。

具体地，如图7所示，第二程度掺杂是对第一多晶硅层4暴露在外的部分进行硼的轻掺杂，第一多晶硅层4形成N沟道41(图8)。由于P沟道51的中间部分被光阻遮挡，硼的轻掺杂对PMOS的欧姆接触层511不构成影响。

步骤S107：对进行第二程度掺杂后的第三剩余光阻721进行第二次清除，使得第二多晶硅层5上的第三剩余光阻721完全清除掉，如图8所示。

具体地，第二次清除可以采用氧烧光阻的方式，也可以采用超声加热的方式。

从以上实施例可以看出，运用该CMOS晶体管的制作工艺，形成N沟道41和PMOS的欧姆接触层511的过程只需一道光罩，成功地减少一道工序，降低生产成本。

如图9所示，本发明LTPS阵列基板的制作方法第一实施例是在本发明CMOS晶体管的制作方法第一实施例的基础上，进一步包括如下步骤：

步骤S201：在沉积缓冲层，第一多晶硅层和第二多晶硅层上方沉积并形成栅极绝缘层，栅极绝缘层覆盖第一多晶硅层和第一多晶硅层。

由于第一实施例对第一多晶硅4、第二多晶硅层5进行一系列操作分别形成N沟道41和P沟道51，因此栅极绝缘层8是在沉积缓冲层2，N沟道41和P沟道51上沉积并形成，如图10所示，栅极绝缘层8覆盖N沟道41及P沟道51；

步骤S202：在栅极绝缘层上对应第一多晶硅层、第二多晶硅层上方分别沉积形成对应第一多晶硅层的第一栅极及对应第二多晶硅层的第二栅极。

具体过程如图11所示，在栅极绝缘层8上对应N沟道41、P沟道51上方分别沉积形成第一金属层，对第一金属层进行图案化进一步形成对应NMOS的第一栅极9、及对应PMOS的第二栅极10。第一栅极9位于N沟道41的中间上方，第二栅极10位于P沟道51的中间上方。

步骤S203：对栅极绝缘层进行光刻，利用光刻后的第一栅极作为掩模板向第一多晶硅层进行第三程度掺杂。

具体过程如图12所示，第三程度掺杂是采用扩散或离子注入的方式进行磷的重掺杂。对栅极绝缘层8进行光刻，在栅极绝缘层8上方形成掩模11覆盖P沟道51及第二栅极10，N沟道41则利用光刻后的第一栅极9作为掩模板。向N沟道41两端进行磷的重掺杂，从而在N沟道41两端形成NMOS的欧姆接触层411(如图13)。

步骤S204：在栅极绝缘层上形成层间绝缘层，并在栅极绝缘层与层间绝缘层上对应于第一多晶硅层两端的上方形成第一过孔，在第二多晶硅层两端的上方形成第二过孔。

具体过程如图13所示，在栅极绝缘层8上形成层间绝缘层12，并在栅极绝缘层8与层间绝缘层12上对应于NMOS欧姆接触层411上形成第一过孔13，在PMOS欧姆接触层511上方形成第二过孔14；

步骤S205：在第一过孔中形成第一源/漏极，在第二过孔中形成第二源/漏极，第一源/漏极与第二源/漏极分别经由过孔与第一多晶硅层两端与第二多晶硅层两端相接触。

具体过程如图14所示，在第一过孔13及第二过孔14中形成对应NMOS的第一源/漏极15、及对应PMOS的第二源/漏极16。第一源/漏极15与第二源/漏极16分别经由过孔与N沟道欧姆接触层411与P沟道欧姆接触层511相接触。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的各种变化和变型，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种CMOS晶体管的制作方法，其特征在于包括：

提供基板，在所述基板上形成沉积缓冲层，在所述沉积缓冲层上沉积非晶硅层；

将所述非晶硅层晶化为对应NMOS的第一多晶硅层以及对应PMOS的第二多晶硅层；

形成第一光阻层以覆盖所述第一多晶硅层和所述第二多晶硅层；

使用一次光罩对所述第一光阻层进行曝光，其中所述光罩对应所述第一多晶硅层的第一区域透光性大于所述光罩对应所述第二多晶硅层的第二区域透光性，并且所述第二区域面积小于所述第二多晶硅层面积；

对所述第一光阻层进行曝光后，所述第一多晶硅层上留下第一剩余光阻，所述第二多晶硅层上留下第二剩余光阻，所述第一剩余光阻的厚度小于第二剩余光阻的厚度，并且所述第一剩余光阻完全覆盖所述第一多晶硅层，所述第二剩余光阻覆盖所述第二多晶硅层的中部区域，暴露所述第二多晶硅层的两端；

进行第一程度掺杂，使得所述第二多晶硅层暴露的两端掺杂成功；

对进行第一程度掺杂后的所述第一剩余光阻、所述第二剩余光阻进行第一次清除，使得所述第一多晶硅层上的所述第一剩余光阻清除掉，所述第二多晶硅层上留下第三剩余光阻；

进行第二程度掺杂，使得所述第一多晶硅层掺杂成功，其中所述第二程度掺杂比所述第一程度掺杂的掺杂轻。

对进行第二程度掺杂后的所述第三剩余光阻进行第二次清除，使得所述第二多晶硅上的所述第三剩余光阻完全清除掉。

2.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，所述光罩对应所述第一多晶硅层第一区域的部分为半透膜，所述半透膜正好覆盖所述第一多晶硅层的第一区域；

所述光罩对应第二多晶硅层的第二区域部分为不透膜，所述不透膜覆盖所述第二多晶硅层的第二区域的中间部分；

所述光罩除去所述第一区域及所述第二区域的剩余部分为全透膜。

3.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，所述第一程度掺杂是对所述第二多晶硅层暴露在外的两端采用扩散或离子注入的方式进行硼的重掺杂，形成P沟道，进一步形成PMOS的欧姆接触层。

4.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，所述第二程度掺杂是采用扩散或离子注入的方式进行硼的轻掺杂；

所述第二程度掺杂后在所述第一多晶硅层形成N沟道。

5.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，所述第一次清除是利用氧烧光阻进行灰化；

所述第二次清除是利用氧烧光阻进行灰化。

6.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，所述沉积缓冲层的材料包括氮化硅、氧化硅或两者的组合。

7.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，将所述非晶硅层晶化为所述第一多晶硅层和所述第二多晶硅层的步骤包括在非晶硅层上沉积氧化硅层以及对氧化硅进行准分子激光退火处理。

8.一种低温多晶硅阵列基板的制作方法，包含权利要求1的CMOS晶体管的制作方法，其特征在于包括：

在所述沉积缓冲层，所述第一多晶硅层和所述第二多晶硅层上沉积并形成栅极绝缘层；

所述栅极绝缘层覆盖所述第一多晶硅层及所述第二多晶硅层；

在所述栅极绝缘层上对应第一多晶硅层、第二多晶硅层上方分别沉积形成对应第一多晶硅层的第一栅极、及对应第二多晶硅层的第二栅极；

对所述栅极绝缘层进行光刻，利用光刻后的第一栅极作为掩模板向所述第一多晶硅层进行第三程度掺杂；

在所述栅极绝缘层上形成层间绝缘层，并在所述栅极绝缘层与层间绝缘层上对应于所述第一多晶硅层两端的上方形成第一过孔，在所述第二多晶硅层两端的上方形成第二过孔；

在所述第一过孔及第二过孔中形成第一源/漏极、及第二源/漏极；

所述第一源/漏极与第二源/漏极分别经由过孔与所述第一多晶硅层的两端与所述第二多晶硅层的两端相接触。

9.如权利要求8所述的低温多晶硅阵列基板的制作方法，其特征在于，所述进行第三程度掺杂是采用扩散或离子注入的方式进行磷的重掺杂。

10.如权利要求8所述的低温多晶硅阵列基板的制作方法，其特征在于，所述第一栅极、及第二栅极的材料是钼、钛、铝和铜中的一种或多种的堆栈组合。