CN105302221A - 具有低β双极型器件的带隙电压电路 - Google Patents

Abstract

本发明涉及具有低β双极型器件的带隙电压电路。器件和技术的代表性实现提供带隙参考电路的带隙电压的分布中的减小。在偏置目标双极型器件之前，通过使偏置电流穿过一个或多个相似的双极型器件而调节用于目标双极型器件的偏置电流。

Description

具有低β双极型器件的带隙电压电路

背景技术

在当今的集成电路（IC）中，可以使用半导体器件的带隙电压作为电压参考来驱动内部线性稳压器或类似布置以提供可预测的功率。带隙电压经常也被使用作为参考电压以用于过温检测并且用于温度独立的电流生成。一般而言，通常可以通过将两个或更多双极型器件的基极-发射极电压的温度正相关差（ΔV_BE）与所述双极型器件中的一个的温度正相关的基极-发射极电压（V_BE）求和来导出带隙电压。

温度正相关的ΔV_BE是热电压的因数。ΔV_BE可以是恒定的并且独立于工艺容差。作为结果，带隙电压的分布（spread）一般地取决于所述一个双极型器件（例如，晶体管等）的性能。在当今的技术中，例如诸如0.35μm技术，焦点更通常地在互补金属氧化物半导体（CMOS）晶体管上。例如，可以使用一个或多个寄生PNP晶体管来生成带隙电压参考。然而，在这样的情况下，对于一些应用而言带隙电压的容差分布可能比所期望的更大。

当前，经常采用在带隙电压电路的前端处的修整技术（例如，激光熔化等）或在后端处的修整技术（例如，一次可编程（OTP）、PROM等）来降低带隙电压的分布。这些技术的一个缺点在于它们可能是昂贵的。需要附加的管芯面积用于修整电路，并且在前端处的用于激光熔化的额外步骤等等可能招致更多的生产成本。

另外，如果将带隙电压用于过温保护，则可能难以对电路进行修整。在高温下测试这样的电路IC是不常见的，除非意图将该IC用于专门应用，诸如用于医学或汽车应用。

附图说明

参考附图阐述详细描述。在这些图中，附图标记最左边的一个或多个数字识别在其中该附图标记首次出现的图。在不同图中相同附图标记的使用指示类似或相同的项目。

对于该讨论而言，图中图示的器件和系统被示出为具有多种多样的部件。如本文中描述的器件和/或系统的各种实现可以包括更少的部件并且保持在本公开的范围内。替换地，器件和/或系统的其他实现可以包括附加的部件或所描述的部件的各种组合，并且保持在本公开的范围内。

图1是示例带隙电压电路的示意图，其中可以应用本文中公开的技术和器件。

图2是根据一个实现的具有减小的带隙电压分布的另一个示例带隙电压电路的示意图。

图3是根据一个实现的具有多个通道和每通道不同数量的晶体管的示例带隙电压测试布置的示意图。

图4是根据一个示例的示出基于图3的测试布置的测试结果的总结的表格。

图5是根据一个示例的在未应用减小的电压分布技术的情况下的带隙电压参考电路的示意图。

图6是根据一个实现的在应用了减小的电压分布技术的情况下的图5的带隙电压参考电路的示意图。

图7是根据一个示例的示出基于图5和6的电路的测试结果的总结的表格。

图8是根据一个示例的在未应用减小的电压分布技术的情况下的过温保护电路的示意图。

图9是根据一个实现的在应用了减小的电压分布技术的情况下的图8的过温保护电路的示意图。

图10是根据一个实现的图示出用于减小带隙电压分布的示例工艺的流程图。

具体实施方式

综述

器件和技术的代表性实现为基于带隙的参考电压电路（包括基于带隙的参考温度电路，等等）提供了减小的带隙电压分布。减小带隙电压的分布导致由参考电压电路产生的更加可预测和精确的参考电压。

一般地，带隙电压的分布可以归因于用于提供带隙电压的双极型CMOS晶体管中的容差。例如，可以通过减小目标双极型晶体管的基极-发射极电压（V_BE）的分布来减小带隙电压的分布。在一个实现中，通过使用正向电流比而补偿目标晶体管的饱和电流来减小V_BE。例如，正向电流比与饱和电流线性相关。

在一个实现中，通过使偏置电流穿过一系列类似或相同类型的其他晶体管，“调节”用于目标双极型晶体管的偏置电流。通过这样做，最后的电流产物（即，“经调节的电流”）是晶体管的正向电流比的产物。然后使用经调节的电流来偏置目标双极型晶体管。在该实现中，使用经调节的电流来偏置目标双极型晶体管减小了目标双极型晶体管的V_BE电压中的分布，并且因此减小了带隙电压的分布。

出于本公开的目的，在双极型器件或晶体管使用相同的材料、技术、制造类型或构造类型时，其具有与目标器件类似或相同的类型，并且其意图具有与制造商的目标器件相同的性能规范。例如，类似或相同类型的双极型器件将具有与目标器件相同的正向电流转移比规范，等等。

在各种方面中，通过使偏置电流穿过一个、两个或更多个其他晶体管而调节用于目标晶体管的偏置电流。在这些方面中，在带隙电压中所得到的改进去除了在生产时进行修整的需要，从而节省了芯片面积和生产成本。在各种实现中，用来减小带隙电压的分布的器件和技术在减小过温保护电路的过温保护阈值的分布中也是有效的，改进了相关联的应用的质量和安全。

在该公开中讨论用于减小带隙电压电路的带隙电压的分布的各种实现和技术。参考在使用PNPCMOS晶体管或类似部件的图中图示的示例器件、电路和系统来讨论技术和器件。然而，这不意图进行限制，而是为了讨论和说明性便利的容易。本文中术语“晶体管”的使用意图适用于所有各种双极型结型部件。例如，可以将所讨论的技术和器件应用于各种双极型器件以及各种电路设计、结构、系统等等中的任何一个，同时保持在本公开的范围内。

下面使用多个示例更详细地解释各实现。尽管在此和在下面讨论各种实现和示例，但通过组合各个实现和示例的特征和元素，另外的实现和示例可以是可能的。

示例带隙电压电路

图1是示例带隙电压电路100（示例环境，其中可以应用本文中公开的技术和器件）的示意图。所图示的电路100包括被称为布罗考（Brokaw）带隙参考电路的用来导出带隙电压的电路的一个示例。在各种示例中，可以将所公开的器件和技术同等地应用于提供参考电压、参考温度、过温保护等等的其他电路。

如图1的带隙电压电路100所示，电阻器R1和R2分别确定双极型器件T1和T2的集电极电流（IC1和IC2）。双极型器件T1的基极-发射极电压（V_BE1）与双极型器件T2的基极-发射极电压（V_BE2）之间的差（ΔV_BE）见于电阻器R3两端。输出V_TEMP是例如通过将温度正相关的ΔV_BE与温度正相关的V_BE2求和而导出的电压值，并且见于电阻器R4两端。

出于该示例和本文中讨论的其他示例的目的，可以将T2认为是用于应用带隙分布减小技术的“目标”双极型器件（例如，PNP晶体管）。目标双极型器件或目标晶体管包括提供用于确定电路的带隙电压的V_BE的器件。

例如，在图1的电路100中，V_BE电压（例如，V_BE2）由等式1给出。

等式1

其中，IC是集电极电流，并且IS是用来描述正向活性区中的感兴趣的晶体管的转移特性的饱和电流。饱和电流IS由等式2给出。

等式2

其中：q是电荷，

A是发射极的横截面积，

D_n是电子的扩散常数，

W_B是基极的从基极发射极耗尽层边缘到基极集电极耗尽层边缘的宽度，

N_A是在p侧的受主浓度，

n_i是半导体材料中的本征载流子浓度，以及

n_PO是基极中的电子的平衡浓度。

从等式1可以观察到，当存在饱和电流IS中的变化时，PNP晶体管的V_BE将相应地变动，导致带隙电压的分布。因此，补偿IS的改变可以是期望的。

示例实现

在各种实现中，通过减小带隙电压电路内的双极型器件（“目标”器件）的V_BE电压的分布来减小带隙电压的分布（例如，方差范围，等）。在一个实现中，这通过使用正向电流比h_FE=IC/IB而补偿饱和电流IS来实现。正向电流比IC/IB与饱和电流IS线性相关。

在一个示例中，通过利用正向电流增益β_F来补偿饱和电流IS的分布。正向电流增益由等式3给出。

等式3。

等式2和3示出β_F与IS之间存在一些相似性。例如，它们与扩散常数D_n直接相关并且与基极的从基极-发射极耗尽层边缘到基极-集电极耗尽层边缘的宽度W_B以及N_A逆相关。相应地，当正向电流比IC/IB增大时，饱和电流IS很可能增大。当对于目标双极型晶体管（在这种情况下为T2）偏置电流IB增大时，V_BE2电压百分比增大很可能减小。因此，在一个实现中，为了补偿饱和电流IS，利用与正向电流比IC2/IB2成比例的电流I_BIAS偏置目标双极型晶体管（例如，T2）。

图2是根据一个实现的具有减小的带隙电压分布的示例带隙电压电路200的示意图。在图2的示例电路200中，使用正向电流比IC2/IB2关系，经由偏置电流I_BIAS来补偿饱和电流IS。例如，使针对目标晶体管（例如，T2）的偏置电流I_BIAS穿过与目标晶体管类似的类型的、“调节”偏置电流I_BIAS的一系列晶体管（例如，T4和T5）。在该示例中，经调节的电流将是正向电流比的因数。然后，使用该经调节的电流来偏置目标双极型晶体管（例如，T2）。这减小了V_BE2电压中的分布，从而减小了带隙电压的分布。

在一个实现中，如图2中所示，“调节”偏置电流I_BIAS，意指其在偏置目标晶体管（例如，T2）之前穿过一系列双极型晶体管（在这种情况下为T4和T5）。在该实现中，用来调节偏置电流I_BIAS的器件（诸如器件T4和T5）是与T2（目标器件）相同或类似类型的双极型晶体管。在各种实现中，偏置电流I_BIAS所穿过的晶体管（T4、T5）的数量取决于正向电流比IC2/IB2与饱和电流IS之间的关系。例如，如果正向电流比IC2/IB2的分布（例如，方差）小于饱和电流IS的分布（例如，方差），则更多的晶体管（T4、T5）可能是期望的。

在各种实现中，用来使偏置电流IS穿过的晶体管的数量影响目标器件的V_BE电压的分布度。在一个示例实现中，使用的晶体管的数量越多，目标器件的V_BE的分布越小，并且基于目标器件的V_BE的带隙电压的分布越小。

参考图2，在一个实现中，布置202包括被布置成如本文中描述的那样调节偏置电流I_BIAS以减小带隙电压的分布的部件，诸如器件T4和T5。在各种实现中，布置202包括与图2中所描述和图示的相比更少、附加的或替换的部件。

图2的示例带隙电压电路200还包括负温度系数电压参考206和被布置成提供“与绝对温度成比例的”电流的PTAT生成器204。电路200中的PTAT204执行与例如图1的电路100中的T1及相关联的电阻器R3和R4类似的功能。所图示的电路200的设计是出于讨论的目的，并且不意图进行限制。在替换的实现中，电路200可以包括更少、附加的或替换的部件，并且保持在本公开的范围内。例如，不同设计和/或部件的带隙电压电路或参考温度电路也可以是在本公开的范围内的电路200。

为了进一步图示调节偏置电流I_BIAS的技术，可以使偏置电流I_BIAS穿过各种数量的串联晶体管以测量效果。例如，可以由如图3中图示的测试电路300来仿真V_BE中的分布与用来调节偏置电流I_BIAS的晶体管数量之间的关系。通过使偏置电流I_BIAS穿过测试电路300的各种通道中的每一个来图示所述关系，其中这些通道中的每一个具有在每个通道中的从1到4的范围内（在图3的示例中）的数量的串联连接的晶体管。

在该示例中，在图4的表格中示出测试电路300的仿真结果的总结。如图4中所示，在没有调节偏置电流IS的情况下，目标器件具有30.6mV的V_BE分布。当偏置电流IS穿过一个晶体管时，V_BE分布下降到23.4mV。进一步地，如所示的，当使用更多的晶体管调节偏置电流IS时，V_BE分布相应地减小。V_BE分布在使偏置电流IS穿过例如4个晶体管时为1.9mV，显著的减小。因此，利用图3和4图示的仿真电路300展示了如下的程度：用来使偏置电流IS穿过的晶体管的数量影响目标器件（例如，T2）的V_BE电压的分布度。

参考图2，在一个实现中，通过使偏置电流I_BIAS穿过晶体管（例如，T4），T4的集电极电流IC变得与T4的正向电流增益IC/IE成比例。发射极电流IE与集电极电流IC的关系由等式4给出。

等式4。

在布置202的晶体管串联链的结尾处（例如，T4、T5），利用由等式5给出的集电极电流IC偏置目标晶体管（例如，T2）。

等式5

其中，I_BIAS是原始的偏置电流，并且X是I_BIAS所穿过的晶体管（例如，诸如T4和T5）的数量。

在一个实现中，当正向电流比IC/IB增大时，饱和电流IS也将增大。在这种情形下，如果用于T2的偏置电流不改变，则如由等式1所指示的那样T2的基极-发射极电压V_BE2将较低。在该实现中，供应T2的偏置电流将高于在标称情况下。由此可见当饱和电流IS增大时，集电极电流IC2也大于标称情况。作为结果，基极发射极电压V_BE2并不减小同样多（例如，示出V_BE2的分布的减小）。

在该实现中，V_BE2的分布的减小导致带隙电压的分布的减小，该带隙电压是V_BE2和ΔV_BE的求和的输出。温度正相关的ΔV_BE是热电压的因数，并且是常数以及独立于工艺容差。

示例实现

在各种实现中，本文中公开的器件和技术（例如，如上面描述的包括串联连接的双极型器件的布置202）可以应用于各种电路和电路设计以减小电路内的带隙电压的电压分布。例如，如图5和6中所示，在具有和没有布置202的情况下实现带隙电压参考电路500。图7的表格示出示例带隙电压分布结果的比较。

图5的电路500图示出没有布置202（带隙电压分布中没有减小）的带隙电压参考电路500，而图6的电路500图示出具有布置202（示出带隙电压分布中的可测量的减小）的带隙电压参考电路500。对于图7中示出的结果而言，利用从-40摄氏度到150摄氏度的范围的温度在所有角落（corner）对两个电路500进行仿真。

参考图7中的表格的图例，“改进的”带隙电压生成器指的是如图6中所示的具有布置202的电路500。“原始”带隙电压生成器指的是如图5中所示的没有布置202的电路500。（图5的）“原始”电压生成器电路示出了+/-1.1%的分布，而（图6的）“改进的”电路500示出了在各角落和所述温度上的+/-0.6%的分布，在距标称的方差中的显著改进。

参考图8和9，在过温保护电路800（作为驱动器电路的一部分）中再现同一技术。图8的电路800图示出没有布置202（带隙电压分布中没有减小）的过温保护电路800，而图9的电路800图示出具有布置202（示出在基于带隙的参考温度中的可测量的减小——与带隙电压分布中的减小相关）的过温保护电路800。如图9中所示的，在LED驱动器电路中实现具有布置202的电路800，用于驱动器电路的热保护。对于过温保护电路800而言，将负相关温度电压与正相关温度电压进行比较以指示150摄氏度的过温。

具有布置202的过温保护电路800（图9）示出+/-1摄氏度（+/-0.7%）的分布，而没有布置202的过温保护电路800（图8）示出+/-3.3摄氏度（+/-2.2%）的分布。相应地，在各种实现中，布置202的应用提供了减小的温度阈值的分布或参考电压的分布。

如所提到的，可以利用使用V_GS代替V_BE且使用ΔV_GS代替ΔV_BE的亚阈值MOS器件来类似地在电路200、500、800等等中实现布置202。本文中关于示例布置202和/或电路200、500和800描述的技术、部件和器件不限于图2-9的例证，并且可以在不偏离本公开的范围的情况下应用于其他电路、结构、器件和设计。在一些情况下，可以使用附加的或替换的部件来实现本文中描述的技术。进一步地，可以在各种组合中布置和/或组合各部件，同时保持在本公开的范围内。应理解的是，可以将布置202和/或电路200、500、800等等实现为独立的器件或者实现为另一个系统的一部分（例如，与其他部件、系统等集成）。

代表性工艺

图10是图示出根据一个实现的用于减小带隙电压分布的示例工艺1000的流程图。工艺1000描述使用一个晶体管或串联的多个晶体管（例如，诸如T4和T5或布置202）来调节用于目标晶体管（例如，诸如T2）的偏置电流。例如，使偏置电流在偏置目标晶体管之前穿过一个或多个晶体管。当一个或多个串联调节晶体管是与目标晶体管相同或类似类型的器件时，经调节的电流将是正向电流比的因数。然后，使用该经调节的电流来偏置目标双极型晶体管，减小基极-发射极电压中的分布，并且从而减小带隙电压的分布。参考图1-9描述工艺1000。

描述所述工艺的次序不意图被解释为限制，并且可以以任何次序组合任何数目的所描述的工艺块以实现所述工艺或替换的工艺。另外，可以在不偏离本文中描述的主题的精神和范围的情况下从所述工艺删除各个块。此外，可以在不偏离本文中描述的主题的范围的情况下以任何合适的材料或其组合来实现所述工艺。

在块1002处，所述工艺包括调节目标双极型器件（例如，诸如T2）的偏置电流以减小该目标双极型器件的基极-发射极电压的电压分布。在一个实现中，调节包括在利用偏置电流偏置目标双极型器件之前使偏置电流穿过串联耦合到目标双极型器件的一个或多个双极型器件。例如，所述工艺包括使偏置电流穿过较大数量的双极型器件以增加目标双极型器件的基极-发射极电压的电压分布的减小，并且以增加基于目标双极型器件的基极-发射极电压的带隙电压的分布的减小。

在一个实现中，串联耦合到目标双极型器件的一个或多个双极型器件包括与目标双极型器件相同或类似类型的器件。

在另一个实现中，所述工艺包括增大目标双极型器件的正向电流比并且通过使用目标双极型器件的正向电流比和/或正向电流增益来补偿目标双极型器件的饱和电流。在一个示例中，偏置电流与正向电流比成比例。

在一个实现中，所述工艺包括增大目标双极型器件的饱和电流、减小目标器件的基极-发射极电压的电压分布以及减小基于目标双极型器件的基极-发射极电压的带隙电压的电压分布。

在块1004处，所述工艺包括在确定目标双极型器件的基极-发射极电压的同时使用经调节的偏置电流来偏置目标双极型器件。例如，所述工艺包括增大偏置电流的量值以减小对目标双极型器件的基极-发射极电压的改变的量值。

在块1006处，所述工艺包括基于目标双极型器件的基极-发射极电压确定带隙电压。例如，可以通过将作为一个双极型器件的基极-发射极电压与另一个双极型器件的基极-发射极电压之间的差的温度正相关的ΔV_BE与作为该另一个双极型器件的基极-发射极电压的温度正相关的V_BE求和来确定带隙电压。

在一个实现中，所述工艺包括减小基于带隙电压的参考温度阈值的方差。例如，减小带隙电压的电压方差（例如，分布）减小了基于带隙电压的参考温度的方差。

在替换的实现中，可以在工艺中以各种组合包括其他技术，并且保持在本公开的范围内。

结论

尽管已经以特定于结构特征和/或方法动作的语言描述了本公开的实现，但是应理解的是，这些实现不一定限于所描述的特定特征或动作。相反，这些特定特征和动作作为实现示例器件和技术的代表性形式而被公开。

Claims (24)

1.一种设备，包括：

第一双极型器件，所述第一双极型器件的基极-发射极电压被用来确定带隙电压值；以及

第二双极型器件，其串联耦合到所述第一双极型器件，并且被布置成在确定所述带隙电压值时使偏置电流通过以偏置所述第一双极型器件，从而减小所述带隙电压的电压分布。

2.权利要求1所述的设备，还包括串联耦合到所述第一双极型器件的一个或多个附加的双极型器件，所述一个或多个附加的双极型器件中的每一个被布置成在确定所述带隙电压值时使所述偏置电流通过。

3.权利要求2所述的设备，其中，所述第一双极型器件、所述第二双极型器件以及所述一个或多个附加的双极型器件包括双极型结型晶体管（BJT）。

4.权利要求2所述的设备，其中，所述第一双极型器件、所述第二双极型器件以及所述一个或多个附加的双极型器件包括金属氧化物半导体（MOS）晶体管。

5.权利要求1所述的设备，其中，所述第二双极型器件包括与所述第一双极型器件相同或类似类型的双极型器件。

6.权利要求1所述的设备，其中，基于所述第一和/或所述第二双极型器件的正向电流比而减小所述带隙电压的电压分布。

7.权利要求1所述的设备，其中，通过减小所述目标双极型器件的基极-发射极电压的电压分布而减小所述带隙电压的电压分布。

8.一种电路，包括：

基于带隙电压的参考电路部分，其被布置成提供基于目标双极型器件的基极-发射极电压的参考电压；以及

带隙电压方差减小电路部分，包括：

所述目标双极型器件；以及

一个或多个其他双极型器件，其串联耦合到所述目标双极型器件，并且被布置成在确定所述参考电压值时使偏置电流穿过所述一个或多个其他双极型器件以偏置所述目标双极型器件，所述一个或多个其他双极型器件被布置成通过使所述偏置电流通过而减小所述目标器件的基极-发射极电压的电压分布。

9.权利要求8所述的电路，其中，所述带隙电压方差减小电路部分被布置成通过减小所述目标器件的基极-发射极电压的电压分布而减小由所述基于带隙电压的参考电路部分所产生的带隙电压的电压分布。

10.权利要求8所述的电路，其中，所述带隙电压方差减小电路部分被布置成通过使所述偏置电流穿过所述一个或多个其他双极型器件而减小所述目标器件的基极-发射极电压的电压分布。

11.权利要求10所述的电路，其中，所述一个或多个其他双极型器件包括类似于所述目标双极型器件或与所述目标双极型器件相同类型的器件。

12.权利要求10所述的电路，其中，较大数量的所述一个或多个其他双极型器件导致更加减小的带隙电压分布。

13.权利要求10所述的电路，其中，所述带隙电压方差减小电路部分被布置成补偿所述目标双极型器件的饱和电流中的改变，以减小所述目标器件的基极-发射极电压的电压分布以及减小由所述基于带隙电压的参考电路部分所产生的带隙电压的电压分布。

14.权利要求8所述的电路，其中，所述电路包括集成电路（IC）的一部分，其被布置成向所述IC的一个或多个其他部分提供参考电压。

15.权利要求8所述的电路，其中，所述电路包括过温保护电路。

16.一种方法，包括：

调节目标双极型器件的偏置电流以减小所述目标双极型器件的基极-发射极电压的电压分布；

在确定所述目标双极型器件的基极-发射极电压时使用经调节的偏置电流来偏置所述目标双极型器件；以及

基于所述目标双极型器件的基极-发射极电压确定带隙电压。

17.权利要求16所述的方法，还包括：

增大所述目标双极型器件的正向电流比；

增大所述目标双极型器件的饱和电流；

减小所述目标器件的基极-发射极电压的电压分布；以及

减小基于所述目标双极型器件的基极-发射极电压的所述带隙电压的电压分布。

18.权利要求16所述的方法，还包括在利用所述偏置电流偏置所述目标双极型器件之前使所述偏置电流穿过串联耦合到所述目标双极型器件的一个或多个双极型器件。

19.权利要求18所述的方法，其中串联耦合到所述目标双极型器件的所述一个或多个双极型器件包括与所述目标双极型器件相同或类似类型的器件。

20.权利要求18所述的方法，还包括使所述偏置电流穿过较大数量的双极型器件以增加所述目标双极型器件的基极-发射极电压的电压分布的减小，并且增加基于所述目标双极型器件的基极-发射极电压的所述带隙电压的分布的减小。

21.权利要求16所述的方法，还包括通过使用所述目标双极型器件的正向电流比和/或正向电流增益而补偿所述目标双极型器件的饱和电流。

22.权利要求21所述的方法，其中，所述偏置电流与所述正向电流比成比例。

23.权利要求16所述的方法，还包括增大所述偏置电流的量值以减小对所述目标双极型器件的基极-发射极电压的改变的量值。

24.权利要求16所述的方法，还包括减小基于所述带隙电压的参考温度阈值的方差。