CN105280814B

CN105280814B - 一种相变存储单元及其制备方法

Info

Publication number: CN105280814B
Application number: CN201510617080.XA
Authority: CN
Inventors: 吕业刚; 沈祥; 王国祥; 戴世勋; 李敏华
Original assignee: Ningbo University
Current assignee: Ningbo University
Priority date: 2015-09-24
Filing date: 2015-09-24
Publication date: 2018-06-12
Anticipated expiration: 2035-09-24
Also published as: CN105280814A

Abstract

本发明公开了一种新型相变存储单元及其制备方法，特点是半导体衬底上设置有呈水平分布的多层电极，多层电极的中间从下到上依次嵌设有相变存储薄膜及介质层，多层电极由至少两种不同的导电材料层按顺序上下交替排列形成至少10层界面结构，导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，相变存储薄膜为存储材料Ge‑Sb‑Te体系，介质层采用的材料为Si₃N₄或SiO₂，半导体衬底采用的材料为Si、SiC或SOI，多层电极的总厚度为150～500 nm，单层导电材料层的厚度为2‑15nm，优点是有效地降低热量流失，充分提高加热效率，进而降低操作电流，实现低功耗。

Description

一种相变存储单元及其制备方法

技术领域

本发明涉及微电子技术领域，尤其是涉及一种相变存储单元及其制备方法。

背景技术

相变存储器是国际上公认的将取代闪存Flash成为主流的非挥发存储器，这缘于相变存储器优异的特性，例如高数据保持力、低功耗、高密度、高速度、循环寿命长及与当今的CMOS工艺兼容等。此外，采用不同的相变存储介质能调节相变存储器的存储性能，以适应不同严厉的工作环境。因此，相变存储器在下一代存储器中将占有重要一席，具有广阔的市场前景。

相变存储器的原理是利用存储介质在电脉冲的作用下产生的焦耳热使存储介质在晶态（低阻）与非晶态（高阻）之间相互转化实现信息的写入和擦除，信息的读出是通过测量存储器电阻值来实现的。当前相变存储器存在的主要问题是写电流过大，功耗较高。随着器件尺寸的缩小，晶体管的驱动能力也随之变小，难以驱动相变储器的操作。高的擦写电流限制了相变存储器在市场上的应用。当前研究的热点聚焦在相变存储介质和器件结构方面，以降低相变存储器的功耗。相变存储介质是相变存储器的核心，研究表明，低熔点和低热导率的相变介质能够显著降低写操作电流。可以开发新型的低熔点、低热导率的相变存储材料。此外，也可以将相变材料与介质材料在纳米尺度内复合形成纳米复合材料。介质材料可以充当微加热中心并有效利用热量使相变材料发生相变，并且减少了有效编程体积，有助于减小擦写操作电流。采用纳米复合材料是降低功耗的有效方法。在结构构造方面，采用人工构造类超晶格的多层相变薄膜可以有效减小热导率，提高加热效率，从而降低功耗。此外，优化器件结构，减小相变材料与电极的接触面积也可降低操作电流。然而，研发新型材料带来的器件可靠性有待考验，优化的器件结构需要多次曝光刻蚀工艺才能完成，增加了器件制备的复杂度。而将写电流进一步减小是相变存储器发展必须面对的问题。因而，如何采用简单有效的方法，提供一种写操作电流小及功耗低的相变存储器是当前技术领域需要解决的问题。

发明内容

本发明所要解决的技术问题是提供一种操作电流小，功耗低的相变存储单元及其制备方法。

本发明解决上述技术问题所采用的技术方案为：一种相变存储单元，包括半导体衬底，所述的半导体衬底上设置有呈水平分布的多层电极，所述的多层电极的中间从下到上依次嵌设有相变存储薄膜及介质层。

所述的多层电极由至少两种不同的导电材料层按顺序上下交替排列形成至少10层界面结构，所述的导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，所述的相变存储薄膜为存储材料Ge-Sb-Te体系，所述的介质层采用的材料为Si₃N₄或SiO₂，所述的半导体衬底采用的材料为Si、SiC或SOI。

所述的多层电极的总厚度为150～500 nm，单层所述的导电材料层的厚度为2-15nm。可以形成至少10层界面，利用界面效应增加声子散射，降低电极的热导率，以减少相变层的焦耳热向电极方向的流失。

所述的相变存储薄膜的水平宽度和所述的介质层的水平宽度相等且均为100-1000nm，所述的相变存储薄膜的厚度为10-120nm，所述的介质层的上表面与所述的多层电极的上表面齐平。在相变存储薄膜上方再填充Si₃N₄或SiO₂介质材料，以保护相变存储薄膜不会被氧化。

一种相变存储单元的制备方法，具体包括以下步骤：

（1）采用磁控溅射或脉冲激光在半导体衬底上沉积生长呈水平分布的多层电极；

（2）利用曝光-刻蚀工艺将整个多层电极一分为二，中间形成间距为100-1000nm的长方体形凹槽；

（3）采用磁控溅射或脉冲激光在凹槽中依次沉积生长相变存储薄膜及介质层；

（4）利用曝光-刻蚀工艺去除多层电极上方的部分介质层，得到相变存储单元。

所述的多层电极由至少两种不同的导电材料层按顺序上下交替排列形成至少10层界面结构，所述的导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，所述的相变存储薄膜为存储材料Ge-Sb-Te体系，所述的介质层采用的材料为Si₃N₄或SiO₂，所述的半导体衬底采用的材料为Si、SiC或SOI；所述的多层电极的总厚度为150～500 nm，单层所述的导电材料层的厚度为2-15nm；所述的相变存储薄膜的水平宽度和所述的介质层的水平宽度相等，所述的相变存储薄膜的厚度为10-120nm，所述的介质层的上表面与所述的多层电极的上表面齐平。

一种相变存储单元的制备方法，具体包括以下步骤：：

（1）采用磁控溅射或脉冲激光在半导体衬底上依次沉积生长相变存储薄膜及介质层；

（2）利用曝光-刻蚀工艺将相变存储薄膜及介质层刻蚀出长条形，两侧露出半导体衬底表面；

（3）采用磁控溅射或脉冲激光在两侧露出的半导体衬底表面沉积生长呈水平分布的多层电极；

（4）利用曝光-刻蚀工艺去除介质层上方的部分多层电极，得到相变存储单元。

所述的多层电极由至少两种不同的导电材料层按顺序上下交替排列形成至少10层界面结构，所述的导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，所述的相变存储薄膜为存储材料Ge-Sb-Te体系，所述的介质层采用的材料为Si₃N₄或SiO₂，所述的半导体衬底采用的材料为Si、SiC或SOI；所述的多层电极的总厚度为150～500 nm，单层所述的导电材料层的厚度为2-15nm；所述的相变存储薄膜的水平宽度和所述的介质层的水平宽度相等且均为100-1000nm，所述的相变存储薄膜的厚度为10-120nm，所述的介质层的上表面与所述的多层电极的上表面齐平。

与现有技术相比，本发明的优点在于：本发明一种相变存储单元及其制备方法，半导体衬底上设置有呈水平分布的多层电极，多层电极的中间从下到上依次嵌设有相变存储薄膜及介质层，即相变功能层嵌入在左右横向的类超晶格电极之中，该类超晶格电极由多种（两种及其以上）不同导电材料交替而成的纳米多层周期结构，该多层电极包含多层界面，界面的散射效应使得电极具有较小的热导率，这样，电脉冲作用下在相变存储介质产生的焦耳热很难从两端电极散失，即减小了热量向电极方向的扩散。因为焦耳热被充分用来加热相变材料，以至于较短的脉冲就可以使相变材料达到相变的温度点，这样就达到了降低擦写电流和降低功耗的目的。

综上所述，本发明一种相变存储单元及其制备方法，所制作的相变存储器利用多层嵌入式结构的散射效应，有效地降低热量流失，充分提高加热效率，进而降低操作电流，实现低功耗。本发明提供的水平式相变存储单元的制备方法，工艺简单，便于制作和大批量生产。

附图说明

图1为本发明相变存储单元的结构示意图；

图2为具体实施例四相变存储单元的工艺流程示意图一；

图3为具体实施例四相变存储单元的工艺流程示意图二；

图4为具体实施例五相变存储单元的工艺流程示意图一；

图5为具体实施例五相变存储单元的工艺流程示意图二;

图6为具体实施例五相变存储单元的电流-电压特性曲线；

图7为具体实施例五相变存储单元的电阻-电压特性曲线；

图8为具体实施例五相变存储单元的疲劳特性曲线。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

具体实施例一

一种相变存储单元，如图1所示，包括半导体衬底1，半导体衬底1上设置有呈水平分布的多层电极2，多层电极2的中间从下到上依次嵌设有相变存储薄膜3及介质层4。

在此具体实施例中，多层电极2由至少两种不同的导电材料层5按顺序上下交替排列形成至少10层界面结构，类似形成超晶格结构，导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，相变存储薄膜3为存储材料Ge-Sb-Te体系（或其他具有相变存储特性的材料），介质层4采用的材料为Si₃N₄或SiO₂，半导体衬底4采用的材料为Si、SiC或SOI。多层电极2的总厚度为150～500 nm，单层导电材料层5的厚度为2-15nm；相变存储薄膜3的水平宽度和介质层4的水平宽度相等且均为100-1000nm，相变存储薄膜3的厚度为10-120nm，介质层4的上表面与多层电极2的上表面齐平。

具体实施例二

一种相变存储单元，如图1所示，包括半导体衬底1，半导体衬底1上设置有呈水平分布的多层电极2，多层电极2的中间从下到上依次嵌设有相变存储薄膜3及介质层4，其制备方法如下：

（1）采用磁控溅射或脉冲激光在半导体衬底1上沉积生长呈水平分布的多层电极2；

（2）利用曝光-刻蚀工艺将整个多层电极2一分为二，中间形成间距为100-1000nm的长方体形凹槽6；

（3）采用磁控溅射或脉冲激光在凹槽6中依次沉积生长相变存储薄膜3及介质层4；

（4）利用曝光-刻蚀工艺去除多层电极2上方的部分介质层4，得到相变存储单元。

在此具体实施例中，多层电极2由至少两种不同的导电材料层5按顺序上下交替排列形成至少10层界面结构，导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，相变存储薄膜3为存储材料Ge-Sb-Te体系，介质层4采用的材料为Si₃N₄或SiO₂，半导体衬底1采用的材料为Si、SiC或SOI；多层电极2的总厚度为150～500 nm，单层导电材料层5的厚度为2-15nm；相变存储薄膜3的水平宽度和介质层4的水平宽度相等，相变存储薄膜3的厚度为10-120nm，介质层4的上表面与多层电极2的上表面齐平。

具体实施例三

（1）采用磁控溅射或脉冲激光在半导体衬底1上依次沉积生长相变存储薄膜3及介质层4；

（2）利用曝光-刻蚀工艺将相变存储薄膜3及介质层4刻蚀出长条形，两侧露出半导体衬底1表面；

（3）采用磁控溅射或脉冲激光在两侧露出的半导体衬底1表面沉积生长呈水平分布的多层电极2；

（4）利用曝光-刻蚀工艺去除介质层4上方的部分多层电极2，得到相变存储单元。

在此具体实施例中，多层电极2由至少两种不同的导电材料层5按顺序上下交替排列形成至少10层界面结构，导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，相变存储薄膜3为存储材料Ge-Sb-Te体系，介质层4采用的材料为Si₃N₄或SiO₂，半导体衬底1采用的材料为Si、SiC或SOI；多层电极2的总厚度为150～500 nm，单层导电材料层5的厚度为2-15nm；相变存储薄膜3的水平宽度和介质层4的水平宽度相等且均为100-1000nm，相变存储薄膜3的厚度为10-120nm，介质层4的上表面与多层电极2的上表面齐平。

具体实施例四

下面以AL与W形成类超晶格Al/W多层电极2为例，相变存储单元的具体制备方法如下：

（1）依次用丙酮和酒精超声清洗Si(100)/SiO₂衬底1，并在120℃烘箱中烘干；

（2）采用磁控溅射方法在半导体衬底1上制备多层电极2：将Al和钨W靶的直流功率分别设为120和200瓦，氩气流量设为20 SCCM，待本底真空低于3×10^-4帕斯卡，开启射频电源，打开氩气进气阀门，打开Al靶靶盖，溅射2 min后，关闭Al靶电源和靶盖；然后打开W靶靶盖，溅射3 min后，关闭W靶电源和靶盖；依次反复循环，形成“Al/W/Al/W…”的多层电极2结构，当多层电极总厚度为200 nm时，停止沉积，如图2所示；

（3）利用曝光-刻蚀工艺在多层电极2上刻蚀出间距为200 nm的凹槽6，凹槽6底部裸露出Si(100)/SiO₂衬底1，然后再沉积厚度为80 nm的相变存储材料GST，以及厚度为120nm的介质材料SiO₂，如图3所示；

（4）利用曝光-刻蚀工艺将电极上方的部分介质材料刻除，裸露出电极，得到可测试的相变存储单元，完成效果如图1所示。

具体实施例五

下面以TiN与W形成类超晶格TiN/W多层电极2为例，相变存储单元的具体制备方法如下：

（2）沉积厚度为100 nm的相变存储材料GST，以及厚度为100nm的介质材料SiO₂,如图4所示；

（3）利用曝光-刻蚀工艺在沉积的GST/SiO₂上刻蚀出宽为200 nm长方形，长方形两边裸露出Si(100)/SiO₂衬底1，如图5所示；

（4）采用磁控溅射方法在半导体衬底1上制备多层电极2：将Ti和W靶的直流功率分别设为180和200瓦，氩气流量设为20 SCCM，待本底真空低于3×10^-4帕斯卡，开启射频电源，打开氩气进气阀门；打开Ti靶靶盖，通入高纯N₂，流量为20 SCCM，溅射10 min后，关闭Ti靶电源和靶盖,关闭N₂；打开W靶靶盖，溅射2 min后，关闭W靶电源和靶盖；依次反复循环，形成“TiN/W/TiN/W…”的多层电极2结构，当多层电极2总厚度为200 nm时，停止沉积；

（5）利用抛光工艺将器件表面抛平，再利用曝光-刻蚀工艺将介质层4上方的部分多层电极2刻除，得到可测试的相变存储单元，如图1所示。

具体实施例六

针对具体实施案例五，对制备的相变存储单元进行了器件性能测试。为便于比较，特意制备了传统器件单元。传统器件采用普遍常见的蘑菇型结构，即包含顶电极、介质层和底电极结构。所采用的制备工艺与新型存储单元一致，以保证可比性。图6是新型相变存储器件单元与传统存储器件单元的电流-电压关系曲线。随着扫描电流的增加，新型相变存储器件单元的电压突然减少，发生阈值翻转；此后，电压随着扫描电流的增加而增大，器件电阻趋于稳定。阈值翻转时的电压为1.8伏，阈值电流为1微安。传统器件单元器件电压出现类似规律。其器件电压随着扫描电压增大而增大，达到阈值点时，器件电压突然减小，随后器件电压继续近似线性增加。不同的是，传统器件的阈值电压为3.4伏，阈值电流为5微安，均高于新型相变存储器件单元的阈值。由此可以看出，新型相变存储器件单元发生阈值翻转所需要的能量更低，表明其具有更低的功耗。

图7是新型相变存储器件单元与传统存储单元在20 ns电脉冲下的电阻与电压关系曲线。图7中的数据是对多个器件单元进行测试得到的平均结果。新型相变存储器件单元的擦、写电压分别为1.2和2.3伏，分别低于传统相变存储器件单元的2.1和3.5伏。这再次表明本发明的新型相变存储器件单元具有更低的功耗，实现了本发明效果。此外，本发明的新型相变存储器件单元，在高阻态向低阻态转变时，电阻变化更为陡峭，且在低阻态的电阻值变化更为稳定。表明，新型相变存储器件单元具有更好的电阻跳变性能，有利于器件的可靠性。

图8是新型相变存储器件单元的疲劳性能。采用1.8 V-1000 ns和2.7 V-200 ns分别对新型相变存储器件单元依次轮流进行擦写操作，器件非常稳定地保持在高、低两个阻态。反复循环操作3.6×10⁵次后，器件仍然没有失效，表明本发明的器件结构稳定、可靠，因而新型相变存储器件单元具有较好的疲劳性能。

上述说明并非对本发明的限制，本发明也并不限于上述举例。本技术领域的普通技术人员在本发明的实质范围内，作出的变化、改型、添加或替换，也应属于本发明的保护范围，本发明的保护范围以权利要求书为准。

Claims

1.一种相变存储单元，包括半导体衬底，其特征在于：所述的半导体衬底上设置有呈水平分布的多层电极，所述的多层电极的中间从下到上依次嵌设有相变存储薄膜及介质层，所述的多层电极由至少两种不同的导电材料层按顺序上下交替排列形成至少10层界面结构，所述的导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，所述的相变存储薄膜为存储材料Ge-Sb-Te体系，所述的介质层采用的材料为Si₃N₄或SiO₂，所述的半导体衬底采用的材料为Si、SiC或SOI，所述的相变存储薄膜的水平宽度和所述的介质层的水平宽度相等且均为100-1000nm，所述的相变存储薄膜的厚度为10-120nm，所述的介质层的上表面与所述的多层电极的上表面齐平。

2.根据权利要求1所述的一种相变存储单元，其特征在于：所述的多层电极的总厚度为150～500 nm，单层所述的导电材料层的厚度为2-15nm。

3.一种根据权利要求1所述的相变存储单元的制备方法，其特征在于具体包括以下步骤：

4.根据权利要求3所述的相变存储单元的制备方法，其特征在于：所述的多层电极由至少两种不同的导电材料层按顺序上下交替排列形成至少10层界面结构，所述的导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，所述的相变存储薄膜为存储材料Ge-Sb-Te体系，所述的介质层采用的材料为Si₃N₄或SiO₂，所述的半导体衬底采用的材料为Si、SiC或SOI；所述的多层电极的总厚度为150～500 nm，单层所述的导电材料层的厚度为2-15nm；所述的相变存储薄膜的水平宽度和所述的介质层的水平宽度相等，所述的相变存储薄膜的厚度为10-120nm，所述的介质层的上表面与所述的多层电极的上表面齐平。

5.一种根据权利要求1所述的相变存储单元的制备方法，其特征在于具体包括以下步骤：

6.根据权利要求5所述的相变存储单元的制备方法，其特征在于：所述的多层电极由至少两种不同的导电材料层按顺序上下交替排列形成至少10层界面结构，所述的导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN，所述的相变存储薄膜为存储材料Ge-Sb-Te体系，所述的介质层采用的材料为Si₃N₄或SiO₂，所述的半导体衬底采用的材料为Si、SiC或SOI；所述的多层电极的总厚度为150～500 nm，单层所述的导电材料层的厚度为2-15nm；所述的相变存储薄膜的水平宽度和所述的介质层的水平宽度相等且均为100-1000nm，所述的相变存储薄膜的厚度为10-120nm，所述的介质层的上表面与所述的多层电极的上表面齐平。