CN105280763B - 一种超辐射发光二极管的制作方法及制得的发光二极管 - Google Patents

一种超辐射发光二极管的制作方法及制得的发光二极管 Download PDF

Info

Publication number
CN105280763B
CN105280763B CN201510581147.9A CN201510581147A CN105280763B CN 105280763 B CN105280763 B CN 105280763B CN 201510581147 A CN201510581147 A CN 201510581147A CN 105280763 B CN105280763 B CN 105280763B
Authority
CN
China
Prior art keywords
layers
light emitting
emitting diode
inp
super
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510581147.9A
Other languages
English (en)
Other versions
CN105280763A (zh
Inventor
薛正群
苏辉
周东豪
訾慧
王凌华
林琦
林中晞
陈阳华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Institute of Research on the Structure of Matter of CAS
Original Assignee
Fujian Institute of Research on the Structure of Matter of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Institute of Research on the Structure of Matter of CAS filed Critical Fujian Institute of Research on the Structure of Matter of CAS
Priority to CN201510581147.9A priority Critical patent/CN105280763B/zh
Publication of CN105280763A publication Critical patent/CN105280763A/zh
Application granted granted Critical
Publication of CN105280763B publication Critical patent/CN105280763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种超辐射发光二极管的制作方法,包括以下步骤:一次外延片的生长步骤、形成脊的步骤、掩埋的步骤、形成P面电极金属的步骤、形成N面电极金属的步骤、解离的步骤,从而制得超辐射发光二极管。本发明还提出一种由所述制作方法制得的超辐射发光二极管。本发明采用新型的异质结掩埋工艺来优化和改善芯片的输出功率,一方面与常规的生长温度相比,本发明提高生长温度,优化在脊侧壁的光滑度;另一方面采用掺杂浓度优化的掩埋工艺来降低光场的损耗,从而提高输出功率。本发明的SLD芯片具有谱线宽、增益高、输出大的优点。

Description

一种超辐射发光二极管的制作方法及制得的发光二极管
技术领域
本发明涉及一种发光二极管,具体涉及一种超辐射发光二极管的制作方法及制得的发光二极管。
背景技术
目前,量子阱超辐射发光二极管(Superluminescent Diodes,SLD)仍存在宽光谱、高输出功率等相互制约的问题。对于单量子阱或均匀多量子阱而言,增益谱线相对较窄,在正常工作的情况下谱线宽度相对较窄。另一方面,对于非均匀多量子阱SLD而言,由于不同宽度量子阱基态跃迁能量不连续,导致这种多能级的发光叠加往往造成光谱形状的不规则。
对于量子点而言,电子在三个维度上都受到限制,其具有像原子一样的态密度,采用量子点制备的光子器件具有比量子阱更优异的性能。如:具有更低的阈值、更高的特征温度和微分增益等。通常以S-K模式自组织生长的量子点材料存在本征的尺寸非均匀性,一般非均匀性不小于10%,这种不均匀对于制备激光器而言是不利的,但是对于制备宽光谱的SLD器件却是一个有利的因素。
相关的研究报道表明,具有一定尺寸分布的量子点集合具有较宽的增益谱线,尺寸非均匀性分布越大,峰的展宽程度越强、峰值下降越大、邻近峰之间的交叠越多。另一方面,量子点的尺寸分布一般满足高斯分布,不同尺寸量子点的基态与激发态能级交叠在一起,使得量子点集合的能级近似连续分布。因此,在增大注入载流子提高光谱宽度的同时,量子点基态和激发态同时贡献易于获得规则形状的光谱输出。因此,如何采用量子点来拓宽SLD的谱宽成为今后SLD发展的重要方向。
发明内容
本发明为了解决常规多量子阱SLD中宽光谱和高输出功率难以同时实现的问题,提供了一种超辐射发光二极管的制作方法。
本发明提出一种超辐射发光二极管的制作方法,该制作方法包括以下步骤:
一次外延片的生长步骤:在InP衬底片上依次生长N型InP缓冲层,InGaAsP势垒层,GaAs层,InAs量子点;重复生长上述的InGaAsP势垒层、GaAs层、InAs量子点,直至生长成多层InGaAsP势垒层/GaAs层/InAs量子点,再生长InGaAsP势垒覆盖层;最后生长InP保护层;
形成脊的步骤:对上述一次外延片沉积SiO2介质层,光刻,刻蚀SiO2,之后进行腐蚀,形成脊形状结构;
掩埋的步骤:在脊结构上依次生长掩埋异质结的P-InP层、掩埋的N-InP层、浓度渐变的P-InP层、P-InGaAsP层和重掺杂接触层P+-InGaAs层;
形成P面电极金属的步骤:在掩埋后的样品表面沉积SiO2,光刻形成P面一次金属,刻蚀电极区域表面SiO2,经电子束蒸发、剥离、退火后,再次光刻、电子束蒸发、剥离形成P面电极金属;
形成N面电极金属的步骤:对形成P面电极金属的样品的衬底层进行研磨减薄,电子束蒸发后形成N面电极金属,对N面和P面电极金属进行合金;
解离的步骤:将合金后的样品沿着晶向解离成巴条,从而制得1550nm超辐射发光二极管。
进一步地,所述多层InGaAsP势垒层/GaAs层/InAs量子点的每一层均为依次生长的80nm晶格匹配的InGaAsP势垒层、厚度为1-2分子层MLs的GaAs层、厚度2-3MLs且生长速率0.2ML/s的InAs量子点。
进一步地,所述多层为8层。
进一步地,N型InP缓冲层的厚度为200nm,InGaAsP势垒覆盖层的厚度为80nm,InP保护层的厚度为20nm。
进一步地,所述脊结构的脊深1.6μm,靠近出光端面的脊宽为1.9μm。
进一步地,所述脊结构包括靠近出光端面的圆弧弯曲波导和平滑过渡的直波导、起过渡作用的波导过渡区域以及宽波导区域,宽波导区域靠近背光端面。
进一步地,圆弧弯曲波导的切线方向和出光端面的法线成8度角,圆弧弯曲波导和直波导沿腔长方向的长度为400μm;波导过渡区域沿腔长方向的长度为100μm;宽波导区域沿腔长方向的长度为400μm,宽波导区域的宽度为5μm;所述超辐射发光二极管的总腔长为900μm。
进一步地,所述浓度渐变的P-InP层包括:掺杂浓度3-5×1017的P-InP层、掺杂浓度5-7×1017的P-InP层、掺杂浓度1×1018的P-InP层、掺杂浓度3-5×1018的P-InP层。
进一步地,超辐射发光二极管的出光端面和背光端面分别蒸发高透膜和高反膜。
为了解决上述技术问题,本发明还提出一种如前所述的超辐射发光二极管的制作方法制得的超辐射发光二极管,该超辐射发光二极管包括超辐射发光二极管样品、P面电极金属、N面电极金属,其中超辐射发光二极管样品包括脊结构和掩埋结构;
所述脊结构包括:InP衬底片以及在InP衬底片上依次生长的N型InP缓冲层、多层InGaAsP势垒层/GaAs层/InAs量子点、InGaAsP势垒覆盖层、InP保护层;
所述掩埋结构形成在脊两侧的底部表面,包括:依次生长的掩埋异质结的P-InP层、掩埋的N-InP层、生长浓度渐变的P-InP层、P-InGaAsP层和重掺杂接触层P+-InGaAs层;所述浓度渐变的P-InP层、P-InGaAsP层和重掺杂接触层P+-InGaAs层形成在掩埋的N-InP层和脊结构上;
所述P面电极金属形成在超辐射发光二极管样品的重掺杂接触层P+-InGaAs层表面;
所述N面电极金属形成在超辐射发光二极管样品的InP衬底片表面。
本发明的有益效果:本发明中芯片制作的一次外延片采用MBE依次在衬底上生长N型层、含有量子点的有源层、覆盖层、保护层。在采用MBE生长时可以调控量子点的组分和尺寸大小,从而调控量子点的输出波长;并利用自组织量子点生长的不均匀性,从而实现宽的输出谱宽。同时,本发明采用优化的掩埋工艺:采用MOCVD进行生长,利用在掩埋生长时半导体材料的质量输运效应(适当的高温下,半导体材料表面会发生质量输运,这时的表面会更加的平坦和光滑),适当地调控生长温度,使得在掩埋时脊梁侧壁较为光滑,提高掩埋质量;另一方面,管芯在工作时有源区里有大量的载流子和较大的光场,因此在靠近有源区附近采用较低的掩埋掺杂浓度用来降低光场与掺杂区域重叠的损耗,而在远离光场区域,逐步提高掺杂浓度用来保证对电流的横向限制能力,从而形成了低损耗、良好载流子限制能力的掩埋异质结结构。
附图说明
图1为本发明的超辐射发光二极管的制备方法流程图。
图2为本发明的一次外延片的结构示意图。
图3为本发明的SLD管芯结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。但本领域技术人员知晓,本发明并不局限于附图和以下实施例。
本发明还涉及一种1550nm超辐射发光二极管的制作方法,如图1,该制作方法包括以下步骤:
1.一次外延片的生长步骤:采用分子束外延MBE外延生长方法,在490度下,在两英寸InP衬底片1上依次生长200nm的N型InP缓冲层2,80nm晶格匹配的InGaAsP势垒层3,生长一层薄的GaAs层4,厚度1-2分子层MLs,接着生长InAs量子点5,厚度2-3MLs,生长速率0.2ML/s;重复生长上述的InGaAsP势垒层3/GaAs层4/InAs量子点5,直至生长完8层InGaAsP势垒层3/GaAs层4/InAs量子点5,再生长InGaAsP势垒覆盖层;最后生长20nm的InP保护层6。本步骤所形成的一次外延片的结构如图2所示。
采用量子点的优势是:充分利用量子点的不均匀性用来提高光谱宽度,同时生长多层量子点有利于提高有源区体积,提高输出功率。
2.形成脊的步骤:对上述片子沉积300nm SiO2介质层,光刻,刻蚀SiO2,采用Br2:HBr:H2O腐蚀液对异质结进行腐蚀,形成脊形状结构。腐蚀出的脊深1.6μm(至InP衬底层),靠近出光端面的脊宽为1.9μm。脊的结构包括靠近出光端面14的圆弧弯曲波导和平滑过渡的直波导11,圆弧弯曲波导的切线方向和出光端面的法线成8度角,圆弧弯曲波导和直波导11沿腔长方向的长度为400μm;接着是沿腔长方向的长度为100μm的波导过渡区域12,通过过渡到宽度较宽的波导结构来增加有源区的体积,并提高出光功率;最后是沿腔长方向的长度为400μm的宽波导区域13,靠近芯片背光端面15,宽波导区域为波导宽度5μm的直条宽波导,用以提高增益区体积。如图3所示。芯片的总腔长为900μm。
3.掩埋的步骤:采用MOCVD外延生长技术对脊进行掩埋生长,在610-630度的生长温度下,依次生长掩埋异质结的P-InP层8(掺杂浓度3-5×1017),掩埋的N-InP层9(包含:先生长掺杂浓度3×1017的N-InP,再生长掺杂浓度5-7×1017的N-InP层);接着在610度下生长浓度渐变的P-InP层,浓度渐变的P-InP层包括:掺杂浓度3-5×1017的P-InP层、掺杂浓度5-7×1017的P-InP层、掺杂浓度1×1018的P-InP层、掺杂浓度3-5×1018的P-InP层,所述浓度渐变的P-InP层形成P-N-P-N电流限制结构,最后依次生长:P-InGaAsP层(掺杂浓度3-5×1018),重掺杂接触层P+-InGaAs层;这里的浓度渐变的P-InP层、P-InGaAsP层和重掺杂接触层P+-InGaAs层10形成在掩埋的N-InP层9和量子点有源区区域7上。本步骤采用优化的异质结掩埋工艺对脊进行掩埋,形成具有掩埋异质结构的管芯,如图3所示。
采用MOCVD外延生长技术对脊进行掩埋,采用掩埋异质结结构制备管芯主要有两个好处:在水平方向上限制光场能有效减小光场的水平发散角提高输出耦合效率,同时在水平方向上限制载流子提高注入效率。常规的异质结掩埋为了提高电子的限制能力,在靠近有源区区域采用较高的掺杂,这导致在大电流下光场与掺杂重叠的区域损耗较大;为了解决这个问题,本发明采用一种新型的掩埋生长工艺。利用半导体材料的质量输运效应,本发明在掩埋的时候适当提高生长温度,提高脊侧壁材料的生长质量;另一方面,在靠近有源区区域采用较低的掺杂浓度,远离有源区区域采用较高的掺杂浓度,这样既避免了光的过多损耗,又保证了载流子的水平限制能力。
4.蒸发P面电极金属的步骤:在样品表面沉积300nm SiO2,光刻形成P面一次金属,RIE刻蚀电极区域表面SiO2,电子束蒸发Ti(40nm)/Pt(100nm)/Au(80nm),剥离,在氮气氛围中快速退火50s;再次光刻形成P面电极焊盘图形,蒸发Cr(8nm)/Au(100nm),剥离形成焊盘。
5.蒸发N面电极金属的步骤:对样品的衬底层进行研磨减薄,至样品厚度为110微米左右,电子束蒸发N型接触电极GeAu(30nm)/Ni(20nm)/Au(100nm),对管芯的N面和P面金属在410℃、N2氛围中合金30s。
6.解离的步骤:将样品沿着晶向解离成腔长900μm的巴条。对巴条的出光和背光端面蒸发高透和高反膜,通过优化的膜系设计可以实现高透面的反射率<0.5%,完成1550nm超辐射发光二极管的制备。利用出光端面的高反膜和弯曲的出光波导,来抑制端面的反馈而形成的FP增益。
本方法制备的超辐射发光二极管芯片封装耦合效率高、损耗低、能实现高的增益和高的输出功率。
本发明还涉及一种根据前述制备方法制得的超辐射发光二极管,如图2、3所示,该超辐射发光二极管包括超辐射发光二极管样品、P面电极金属、N面电极金属,其中超辐射发光二极管样品包括脊结构和掩埋结构。
所述脊结构包括:在两英寸InP衬底片1上依次生长的200nm的N型InP缓冲层2、8层InGaAsP势垒层3/GaAs层4/InAs量子点5,接着生长InGaAsP势垒覆盖层,最后生长20nm的InP保护层6。其中,所述8层InGaAsP势垒层3/GaAs层4/InAs量子点5的每一层均为80nm晶格匹配的InGaAsP势垒层3、一层厚度为1-2分子层MLs的GaAs层4、厚度2-3MLs且生长速率0.2ML/s的InAs量子点5;通过重复生长上述的InGaAsP势垒层3、GaAs层4、InAs量子点5,直至生长完8层的InGaAsP势垒层3/GaAs层4/InAs量子点5。
所述脊深1.6μm,靠近出光端面14的脊宽为1.9μm。脊的结构包括靠近出光端面14的圆弧弯曲波导和平滑过渡的直波导11,圆弧弯曲波导的切线方向和出光端面的法线成8度角,圆弧弯曲波导和直波导11沿腔长方向的长度为400μm;接着是沿腔长方向长度为100μm的波导过渡区域12,通过过渡到宽度较宽的波导结构来增加有源区的体积,并提高出光功率;最后是沿腔长方向的长度为400μm的宽波导区域13,靠近芯片背光端面15,宽波导区域为波导宽度5μm的直条宽波导,用以提高增益区体积。如图3所示。超辐射发光二极管的总腔长为900μm。
所述掩埋结构包括:采用MOCVD外延生长技术对脊进行掩埋生长,在610-630度的生长温度下,依次生长掩埋异质结的P-InP层8(掺杂浓度3-5×1017),掩埋的N-InP层9(包含:先生长掺杂浓度3×1017的N-InP,再生长掺杂浓度5-7×1017的N-InP层);接着在610度下生长浓度渐变的P-InP层,浓度渐变的P-InP层包括:掺杂浓度3-5×1017的P-InP层、掺杂浓度5-7×1017的P-InP层、掺杂浓度1×1018的P-InP层、掺杂浓度3-5×1018的P-InP层,所述浓度渐变的P-InP层形成P-N-P-N电流限制结构;最后依次生长P-InGaAsP层(掺杂浓度3-5×1018)和重掺杂接触层P+-InGaAs层;这里的浓度渐变的P-InP层、P-InGaAsP层和重掺杂接触层P+-InGaAs层10形成在掩埋的N-InP层9和量子点有源区区域7上。本步骤采用优化的异质结掩埋工艺对脊进行掩埋,形成具有掩埋异质结构的管芯,如图3所示。
所述P面电极金属形成在超辐射发光二极管样品的重掺杂接触层P+-InGaAs层表面,形成方法如下:在超辐射发光二极管样品表面沉积300nm SiO2,光刻形成P面一次金属,RIE刻蚀电极区域表面SiO2,电子束蒸发Ti(40nm)/Pt(100nm)/Au(80nm),剥离,在氮气氛围中快速退火50s;再次光刻形成P面电极焊盘图形,蒸发Cr(8nm)/Au(100nm),剥离形成焊盘。
所述N面电极金属形成在超辐射发光二极管样品的InP衬底片1表面,形成方法如下:对样品的衬底层进行研磨减薄,至样品厚度为110微米左右,电子束蒸发N型接触电极GeAu(30nm)/Ni(20nm)/Au(100nm),对管芯的N面和P面金属在410℃、N2氛围中合金30s。
所述超辐射发光二极管的腔长为900μm。对超辐射发光二极管样品的出光端面14和背光端面15分别蒸发高透和高反膜,通过优化的膜系设计可以实现高透面的反射率<0.5%,完成芯片的制备。利用出光端面的高反膜和弯曲的出光波导,来抑制端面的反馈而形成的FP增益。
以上,对本发明的实施方式进行了说明。但是,本发明不限定于上述实施方式。凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种超辐射发光二极管的制作方法,其特征在于,该制作方法包括以下步骤:
一次外延片的生长步骤:在InP衬底片上依次生长N型InP缓冲层,InGaAsP势垒层,GaAs层,InAs量子点;重复生长上述的InGaAsP势垒层、GaAs层、InAs量子点,直至生长成多层InGaAsP势垒层/GaAs层/InAs量子点,再生长InGaAsP势垒覆盖层;最后生长InP保护层;
形成脊的步骤:对上述一次外延片沉积SiO2介质层,光刻,刻蚀SiO2,之后进行腐蚀,形成脊形状结构;
掩埋的步骤:在脊结构上依次生长掩埋异质结的P-InP层、掩埋的N-InP层、浓度由低到高渐变的P-InP层、P-InGaAsP层和重掺杂接触层P+-InGaAs层;
形成P面电极金属的步骤:在掩埋后的样品表面沉积SiO2,光刻形成P面一次金属,刻蚀电极区域表面SiO2,经电子束蒸发、剥离、退火后,再次光刻、电子束蒸发、剥离形成P面电极金属;
形成N面电极金属的步骤:对形成P面电极金属的样品的衬底层进行研磨减薄,电子束蒸发后形成N面电极金属,对N面和P面电极金属进行合金;
解离的步骤:将合金后的样品沿着晶向解离成巴条,从而制得1550nm超辐射发光二极管。
2.如权利要求1所述的超辐射发光二极管的制作方法,其特征在于,所述多层InGaAsP势垒层/GaAs层/InAs量子点的每一层均为依次生长的80nm晶格匹配的InGaAsP势垒层、厚度为1-2分子层MLs的GaAs层、厚度2-3MLs且生长速率0.2ML/s的InAs量子点。
3.如权利要求2所述的超辐射发光二极管的制作方法,其特征在于,所述多层为8层。
4.如权利要求3所述的超辐射发光二极管的制作方法,其特征在于,N型InP缓冲层的厚度为200nm,InGaAsP势垒覆盖层的厚度为80nm,InP保护层的厚度为20nm。
5.如权利要求4所述的超辐射发光二极管的制作方法,其特征在于,所述脊结构的脊深1.6μm,靠近出光端面的脊宽为1.9μm。
6.如权利要求1所述的超辐射发光二极管的制作方法,其特征在于,所述脊结构包括靠近出光端面的圆弧弯曲波导和平滑过渡的直波导、起过渡作用的波导过渡区域以及宽波导区域,宽波导区域靠近背光端面。
7.如权利要求6所述的超辐射发光二极管的制作方法,其特征在于,圆弧弯曲波导的切线方向和出光端面的法线成8度角,圆弧弯曲波导和直波导沿腔长方向的长度为400μm;波导过渡区域沿腔长方向的长度为100μm;宽波导区域沿腔长方向的长度为400μm,宽波导区域的宽度为5μm;所述超辐射发光二极管的总腔长为900μm。
8.如权利要求1所述的超辐射发光二极管的制作方法,其特征在于,所述浓度渐变的P-InP层包括:掺杂浓度3-5×1017的P-InP层、掺杂浓度5-7×1017的P-InP层、掺杂浓度1×1018的P-InP层、掺杂浓度3-5×1018的P-InP层。
9.如权利要求1所述的超辐射发光二极管的制作方法,其特征在于,超辐射发光二极管的出光端面和背光端面分别蒸发高透膜和高反膜。
10.一种如权利要求1-9中任一项所述的超辐射发光二极管的制作方法制得的超辐射发光二极管,其特征在于,该超辐射发光二极管包括超辐射发光二极管样品、P面电极金属、N面电极金属,其中超辐射发光二极管样品包括脊结构和掩埋结构;
所述脊结构包括:InP衬底片以及在InP衬底片上依次生长的N型InP缓冲层、多层InGaAsP势垒层/GaAs层/InAs量子点、InGaAsP势垒覆盖层、InP保护层;
所述掩埋结构形成在脊两侧的底部表面,包括:依次生长的掩埋异质结的P-InP层、掩埋的N-InP层、浓度由低到高渐变的P-InP层、P-InGaAsP层和重掺杂接触层P+-InGaAs层;所述浓度渐变的P-InP层、P-InGaAsP层和重掺杂接触层P+-InGaAs层形成在掩埋的N-InP层和脊结构上;
所述P面电极金属形成在超辐射发光二极管样品的重掺杂接触层P+-InGaAs层表面;
所述N面电极金属形成在超辐射发光二极管样品的InP衬底片表面。
CN201510581147.9A 2015-09-14 2015-09-14 一种超辐射发光二极管的制作方法及制得的发光二极管 Active CN105280763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510581147.9A CN105280763B (zh) 2015-09-14 2015-09-14 一种超辐射发光二极管的制作方法及制得的发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510581147.9A CN105280763B (zh) 2015-09-14 2015-09-14 一种超辐射发光二极管的制作方法及制得的发光二极管

Publications (2)

Publication Number Publication Date
CN105280763A CN105280763A (zh) 2016-01-27
CN105280763B true CN105280763B (zh) 2017-08-29

Family

ID=55149441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510581147.9A Active CN105280763B (zh) 2015-09-14 2015-09-14 一种超辐射发光二极管的制作方法及制得的发光二极管

Country Status (1)

Country Link
CN (1) CN105280763B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870267B (zh) * 2016-04-28 2018-02-16 中国科学院福建物质结构研究所 一种量子点超辐射发光二极管及其制作方法
CN105895754B (zh) * 2016-05-03 2018-08-31 武汉光安伦光电技术有限公司 一种InGaAsP材料掩埋波导结构超辐射发光二极芯片的制作方法
CN107992659B (zh) * 2017-11-24 2020-05-05 北京邮电大学 一种超辐射发光二极管的优化方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004005985A1 (en) * 2002-07-05 2004-01-15 Denselight Semiconductors Pte Ltd A superluminescent diode
CN101540358A (zh) * 2008-03-19 2009-09-23 中国科学院半导体研究所 宽光谱大功率的半导体超辐射发光二极管及其制作方法
US7769062B2 (en) * 2008-03-20 2010-08-03 National Research Council Of Canada Quantum dot based semiconductor waveguide devices
CN101887936A (zh) * 2010-05-25 2010-11-17 华中科技大学 一种铟砷量子点有源区结构及发光器件
WO2010142988A1 (en) * 2009-06-10 2010-12-16 The University Of Sheffield Semiconductor light source and method of fabrication thereof
CN102117868A (zh) * 2010-11-24 2011-07-06 中国科学院半导体研究所 一种低波纹系数半导体超辐射发光二极管的制备方法
CN103503174A (zh) * 2011-05-02 2014-01-08 松下电器产业株式会社 超辐射发光二极管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004005985A1 (en) * 2002-07-05 2004-01-15 Denselight Semiconductors Pte Ltd A superluminescent diode
CN101540358A (zh) * 2008-03-19 2009-09-23 中国科学院半导体研究所 宽光谱大功率的半导体超辐射发光二极管及其制作方法
US7769062B2 (en) * 2008-03-20 2010-08-03 National Research Council Of Canada Quantum dot based semiconductor waveguide devices
WO2010142988A1 (en) * 2009-06-10 2010-12-16 The University Of Sheffield Semiconductor light source and method of fabrication thereof
CN101887936A (zh) * 2010-05-25 2010-11-17 华中科技大学 一种铟砷量子点有源区结构及发光器件
CN102117868A (zh) * 2010-11-24 2011-07-06 中国科学院半导体研究所 一种低波纹系数半导体超辐射发光二极管的制备方法
CN103503174A (zh) * 2011-05-02 2014-01-08 松下电器产业株式会社 超辐射发光二极管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"具有锥形波导吸收区的高功率1.3μm超辐射发光二极管的设计";白冬菊,陈维友,刘式墉;《高技术通讯》;19921115;第1-3页 *

Also Published As

Publication number Publication date
CN105280763A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
CN105765742B (zh) 包括阳极氧化铝层的异质结构
CN107710381B (zh) 涉及具有晶格匹配的覆层的高限制因子的iii族氮化物边发射激光二极管的方法和器件
US11205739B2 (en) Semiconductor light-emitting device and method of manufacturing the same
CN105098006B (zh) 一种超辐射发光二极管芯片的制备方法及制得的发光二极管芯片
JP5742325B2 (ja) 半導体レーザ素子及びその製造方法
CN103259190A (zh) 一种垂直耦合结构的半导体环形激光器及其制备方法
US9515449B2 (en) Metal-insulator-metal waveguide for nano-lasers and optical amplifiers
US8526480B2 (en) Semiconductor laser device
CN105280763B (zh) 一种超辐射发光二极管的制作方法及制得的发光二极管
US10256604B2 (en) Electrically pumped photonic crystal nanolaser
CN104795730A (zh) 一种利用量子阱混杂制作的基模半导体激光器及制作方法
TW449950B (en) Buried ridge semiconductor laser with aluminum-free confinement layer
TW200810303A (en) Semiconductor laser device
CN110098562B (zh) 一种高速掩埋dfb半导体激光器及其制备方法
CN107046227B (zh) 一种bcb掩埋高速dfb半导体激光器的制备方法
CN109314157B (zh) 深紫外发光元件
CN111816737A (zh) GaN基超辐射发光二极管的外延结构及其应用
CN105590997B (zh) 一种超辐射发光二极管的制备方法
CN219086444U (zh) 一种半导体激光器
CN105870267B (zh) 一种量子点超辐射发光二极管及其制作方法
JP6178990B2 (ja) 半導体発光装置およびその製造方法
CN112134143B (zh) 氮化镓基激光器及其制备方法
CN205582962U (zh) 一种量子点超辐射发光二极管
JP4379469B2 (ja) Iii族窒化物半導体のエッチング方法
JP2014090090A (ja) Iii族窒化物半導体レーザ素子、iii族窒化物半導体レーザ素子を作製する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Xue Zhengqun

Inventor after: Su Hui

Inventor after: Zhou Donghao

Inventor after: Zi Hui

Inventor after: Wang Linghua

Inventor after: Lin Qi

Inventor after: Lin Zhongxi

Inventor after: Chen Yanghua

Inventor before: Su Hui

Inventor before: Xue Zhengqun

Inventor before: Zhou Donghao

Inventor before: Zi Hui

Inventor before: Wang Linghua

Inventor before: Lin Qi

Inventor before: Lin Zhongxi

Inventor before: Chen Yanghua

GR01 Patent grant
GR01 Patent grant