CN105280134A - 移位寄存器电路及其操作方法 - Google Patents

Abstract

一种移位寄存器电路及其操作方法，该寄存器电路包括输入电路、第一下拉电路、上拉电路、第二下拉电路以及一第一补偿电路。输入电路是用来输出一驱动电路控制信号，第一下拉电路与输入电路电性耦接，是用以将驱动电路控制信号下拉至低电压电平，上拉电路与输入电路电性耦接，是用以根据驱动电路控制信号输出一第n级栅极驱动信号，第二下拉电路与上拉电路电性耦接，是用以将第n级栅极驱动信号下拉至低电压电平，当第一补偿电路的第一端的电位大于第一补偿电路的第二端的电位时，第一补偿电路产生由第一端往第二端流动的一第一电流以补偿驱动电路控制信号。

Description

移位寄存器电路及其操作方法

技术领域

本发明涉及一种移位寄存器电路，尤其涉及一种应用于内嵌式触控显示装置的移位寄存器电路及其操作方法。

背景技术

现有的内嵌式触控显示装置包括具有触控感测元件的显示面板以及栅极驱动电路，栅极驱动电路还包括多个移位寄存器电路，移位寄存器电路是用以根据驱动信号正确地输出多个栅极驱动信号来驱动显示面板中的多个像素电路。当内嵌式触控显示装置感测到有触控事件发生时，内嵌式触控显示装置会由正常显示显示画面的显示时段进入感测触控事件的触控感测时段，此时应输出栅极驱动信号的移位寄存器电路会停止输出栅极驱动信号，内嵌式触控显示装置即停止更新显示画面，并同时进行触控感测。而此时移位寄存器电路已接收了驱动信号旦尚未输出栅极驱动信号，其驱动信号会因为移位寄存器电路中的漏电路径而泄漏其电压电平，因此当内嵌式触控显示装置结束触控感测时段并回复至一般显示时段时，应输出栅极驱动信号的移位寄存器电路的驱动信号因为漏电而使得驱动能力降低，导致移位寄存器电路输出的栅极驱动信号与触控感测时段前所输出的栅极驱动信号能力不同，进而使显示画面出现横纹，造成使用者在观赏显示画面时具有较差的观赏效果。

发明内容

为了有效解决因为栅极驱动信号在触控感测时段时发生漏电而使内嵌式触控显示装置的显示画面出现横纹的缺憾，本发明提出一种移位寄存器电路的实施例，其包括输入电路、第一下拉电路、上拉电路、第二下拉电路以及一第一补偿电路，输入电路是用以根据第n-1级栅极驱动信号来输出一驱动电路控制信号，第一下拉电路与输入电路电性耦接，是用以将驱动电路控制信号下拉至低电压电平，上拉电路与输入电路电性耦接，是用以根据驱动电路控制信号输出一第n级栅极驱动信号，第二下拉电路与上拉电路电性耦接，是用以将第n级栅极驱动信号下拉至低电压电平，第一补偿电路具有一第一端以及一第二端，第一补偿电路的第一端与一第一补偿电路控制信号电性耦接，第一补偿电路的第二端与输入电路以及上拉电路电性耦接，于一触控感测时段，第一补偿电路控制信号为一高电压电平，第n级栅极驱动信号为禁能，第一补偿电路的第一端的电位大于第一补偿电路的第二端的电位时，第一补偿电路产生由第一端往第二端流动的一第一电流以补偿驱动电路控制信号。

在本发明的较佳实施例中，上述的第一补偿电路还包括一第一二极管以及一第二二极管，第一二极管以及第二二极管皆包括一正极端以及一负极端，第一二极管的正极端与第一补偿电路控制信号电性耦接，第一二极管的负极端与第二二极管的负极端电性耦接，第二二极管体的正极端与输入电路以及上拉电路电性耦接。

在本发明的较佳实施例中，上述的第二二极管的尺寸大于第一二极管。

在本发明的较佳实施例中，上述的第一补偿电路还包括一第二输入电路、一第一晶体管、一第二晶体管、一第三晶体管，第一晶体管具有一第一端、一第二端以及一控制端，第一晶体管的第一端与第二输入电路电性耦接，第一晶体管的控制端与一控制信号电性耦接，第一晶体管的第二端与低电压电平电性耦接，第二晶体管具有一第一端、一第二端以及一控制端，第二晶体管的第一端是用以接收第一补偿电路控制信号，第二晶体管的控制端与第一晶体管的第一端电性耦接，第三晶体管具有一第一端、一第二端以及一控制端，第三晶体管的第一端与第二晶体管的第二端电性耦接，第三晶体管的控制端是用以接收第一补偿电路控制信号，第三晶体管的第二端与第一补偿电路的第二端电性耦接。

在本发明的较佳实施例中，上述的第一补偿电路还包括一第一晶体管、一第二晶体管、一第三晶体管以及一第四晶体管，第一晶体管具有一第一端、一第二端以及一控制端，第一晶体管的第一端是用以接收一第一扫描信号，第一晶体管的控制端是用以接收一第n-1级栅极驱动信号，第二晶体管具有一第一端、一第二端以及一控制端，第二晶体管的第一端是用以接收一第二扫描信号，第二晶体管的控制端是用以接收一第n+1级栅极驱动信号，第二晶体管的第二端与第一晶体管的第二端电性耦接，第三晶体管具有一第一端、一第二端以及一控制端，第三晶体管的第一端是用以接收第一补偿电路控制信号，第三晶体管的控制端与第一晶体管的第二端电性耦接，第四晶体管具有一第一端、一第二端以及一控制端，第四晶体管的第一端与第三晶体管的第二端电性耦接，第四晶体管的控制端是用以接收第一补偿电路控制信号，第四晶体管的第二端与第一补偿电路的第二端电性耦接。

在本发明的较佳实施例中，上述的移位寄存器电路还包括一第二补偿电路，其具有一第一端以及一第二端，第二补偿电路的第一端与一第二补偿电路控制信号电性耦接，第二补偿电路的第二端与输入电路以及上拉电路电性耦接。

本发明更提出一种移位寄存器电路的操作方法，上述的移位寄存器电路包括上拉电路以及补偿电路，上拉电路是用以根据一驱动电路控制信号输出一第n级栅极驱动信号，补偿电路具有一第一端以及一第二端，补偿电路的第一端与一补偿电路控制信号电性耦接，补偿电路的第二端与上拉电路电性耦接，其中移位寄存器电路的操作方法包括：于一触控感测时段，第n级栅极驱动信号为禁能，补偿电路控制信号为一高电压电平且第一补偿电路的第一端的电位大于第一补偿电路的第二端的电位，补偿电路产生由第一端往第二端流动的一第一电流以补偿驱动电路控制信号。

在本发明的其他实施例中，上述的移位寄存器电路的操作方法还包括：于一显示时段，第n级栅极驱动信号于显示时段被致能，补偿电路控制信号为一低电压电平，第一补偿电路的第二端的电位大于第一补偿电路的第一端的电位，补偿电路产生由第二端往第一端流动的一第二电流。

本发明所提出的移位寄存器电路实施例因具有上述的补偿电路，因此应输出栅极驱动信号的移位寄存器电路在触控感测时段时，可利用补偿电路所产生的电流来补偿驱动电路控制信号，故当触控感测时段结束，应输出栅极驱动信号的移位寄存器电路的驱动电路控制信号仍与触控感测时段前的驱动电路控制信号具有相同的驱动能力，避免因为驱动电路控制信号的驱动能力下降而发生显示画面出现横纹的情况。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例并配合说明书附图做详细说明如下。

附图说明

图1为内嵌式触控显示装置的实施例示意图。

图2为本发明的移位寄存器电路的实施例一示意图。

图3A为本发明的补偿电路的实施例一示意图。

图3B为本发明的补偿电路的实施例二示意图。

图4A为本发明的补偿电路的实施例三示意图。

图4B为本发明的补偿电路的实施例四示意图。

图4C为本发明的补偿电路的实施例五示意图。

图5A为本发明第二输入电路的实施例一示意图。

图5B为本发明第二输入电路的实施例二示意图。

图6A为本发明的补偿电路的实施例六示意图。

图6B为本发明的补偿电路的实施例七示意图。

图7为本发明的信号时序实施例示意图。

图8为本发明的另一信号时序实施例示意图。

图9为本发明的移位寄存器电路的实施例二示意图。

图10为本发明的移位寄存器电路的操作方法实施例示意图。

图11为本发明的移位寄存器电路的操作方法另一实施例示意图。

附图标记说明：

10内嵌式触控显示装置

11数据驱动电路

12栅极驱动电路

121移位寄存器电路

1211输入电路

1212第一下拉电路

1213上拉电路

1214第二下拉电路

1215第一补偿电路

1216第二补偿电路

13显示面板

14触控感测电路

131像素单元

132触控感测单元

40第二输入电路

M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M31、M32晶体管

Bi输入信号

G_n-5第n-5级栅极驱动信号

G_n-4第n-4级栅极驱动信号

G_n-3第n-3级栅极驱动信号

G_n-2第n-2级栅极驱动信号

G_n-1第n-1级栅极驱动信号

G_n第n级栅极驱动信号

G_n+1第n+1级栅极驱动信号

CK第一时脉信号

XCK第二时脉信号

VGL低电压电平

C1、C2、C3、C4电容

Q_n驱动电路控制信号

Reset1第一补偿电路控制信号

Reset2第二补偿电路控制信号

D1第一二极管

D2第二二极管

V₁、V₂高电压电平

T₁、T₂、T₃、T_D、T_S时段

U2D第一扫描信号

D2U第二扫描信号

L_1、L_2、L_n列

具体实施方式

图1为内嵌式触控显示装置10的实施例，内嵌式触控显示装置10包括一数据驱动电路11、一栅极驱动电路12、一显示面板13、一触控感测电路14以及一时脉控制电路15，显示面板13包括多个像素单元131以及多个触控感测单元132，数据驱动电路11与多个像素单元131电性耦接，是用以提供多个显示数据至电性耦接的多个像素单元131，触控感测电路14与多个触控感测单元132电性耦接，是用以接收多个触控感测单元132的触控感测信号，以判定触控事件的位置，栅极驱动电路12还包括多个移位寄存器电路121，每一移位寄存器电路121与对应的多个像素单元131电性耦接，移位寄存器电路121是用以让电性耦接的多个像素单元131可根据移位寄存器电路121所输出的栅极驱动信号开启，以使多个像素单元131可在正确的时段接收多个显示数据并据以显示，时脉控制电路15与数据驱动电路11、触控感测电路14以及多个移位寄存器电路121电性耦接，是用以提供多个时脉信号，例如第一时脉信号CK、第二时脉信号XCK以及补偿电路控制信号Reset至多个移位寄存器电路121，并根据内嵌式触控显示装置10的运作时段控制输出的时脉信号至电性耦接的数据驱动电路11以及触控感测电路14。

图2为本发明的移位寄存器121的实施例，并以第n级的移位寄存器121为例。第n级的移位寄存器121包括一输入电路1211、一第一下拉电路1212、一第二下拉电路1214、一上拉电路1213以及一第一补偿电路1215。输入电路1211包括一晶体管M4，晶体管M4包括一第一端、一控制端以及一第二端，晶体管M4的第一端是用以接收一输入信号Bi，晶体管M4的控制端是用以接收上一级的移位寄存器121所输出的第n-1级栅极驱动信号G_n-1，晶体管M4的第二端则是用以输出一驱动电路控制信号Q_n。第n级的移位寄存器121还包括一电容C1，电容C1包括一第一端以及一第二端，电容C1的第一端更与一第一时脉信号CK电性耦接。

第一下拉电路1212包括晶体管M1、晶体管M2以及晶体管M3，是用以将驱动电路控制信号Q_n下拉至低电压电平VGL。晶体管M1包括一第一端、一控制端以及一第二端，晶体管M1的第一端是用以接收输入信号Bi，晶体管M1的控制端是用以接收下一级的移位寄存器121所输出的第n+1级栅极驱动信号G_n+1，晶体管M1的第二端则是与驱动电路控制信号Q_n电性耦接。晶体管M2包括一第一端、一控制端以及一第二端，晶体管M2的第一端与电容C1的第二端电性耦接，晶体管M2的控制端是用以接收驱动电路控制信号Q_n，晶体管M2的第二端则是与低电压电平VGL电性耦接，其中低电压电平VGL可以是逻辑低电位。晶体管M3包括一第一端、一控制端以及一第二端，晶体管M3的第一端与驱动电路控制信号Q_n电性耦接，晶体管M3的控制端与电容C1的第二端电性耦接，晶体管M3的第二端则是与低电压电平VGL电性耦接。

上拉电路1213包括一晶体管M7，是用以根据驱动电路控制信号Q_n输出一第n级栅极驱动信号G_n，晶体管M7包括一第一端、一控制端以及一第二端，晶体管M7的第一端是用以接收第一时脉信号CK，晶体管M7的控制端是用以接收驱动电路控制信号Q_n，晶体管M7第二端则是用以输出第n级栅极驱动信号G_n，此外第n级栅极驱动信号G_n更与一电容C2的第一端电性耦接，电容C2的第二端则与驱动电路控制信号Q_n电性耦接。

第二下拉电路1214包括晶体管M5以及晶体管M6，是用以将第n级栅极驱动信号G_n下拉至低电压电平VGL，晶体管M5包括一第一端、一控制端以及一第二端，晶体管M5的第一端与第n级栅极驱动信号G_n电性耦接，晶体管M5的控制端与一第二时脉信号XCK电性耦接，晶体管M5的第二端则与低电压电平VGL电性耦接。晶体管M6包括一第一端、一控制端以及一第二端，晶体管M6的第一端与第n级栅极驱动信号G_n电性耦接，晶体管M6的控制端与电容C1的第二端电性耦接，晶体管M6的第二端则与低电压电平VGL电性耦接。

一第一补偿电路1215，其具有一第一端以及一第二端，第一补偿电路1215的第一端与一第一补偿电路控制信号Reset1电性耦接，第一补偿电路的第二端与驱动电路控制信号Q_n电性耦接。

请参考图3A以及图3B，图3A以及图3B为上述的第一补偿电路1215的实施例。请先参考图3A，图3A为上述的第一补偿电路1215的实施例一，第一补偿电路1215可包括一第一二极管D1以及一第二二极管D2，第一二极管D1以及第二二极管D2皆包括一正极端以及一负极端，第一二极管D1的正极端与第一补偿电路控制信号Reset1电性耦接，第一二极管D1的负极端与第二二极管D2的负极端电性耦接，第二二极管体D2的正极端与驱动电路控制信号Qn电性耦接。图3B为上述的第一补偿电路1215的实施例二，第一补偿电路1215可包括一晶体管M31以及一晶体管M32，晶体管M31包括一第一端、一控制端以及一第二端，晶体管M32包括一第一端、一控制端以及一第二端，晶体管M31第一端与晶体管M31的控制端以及第一补偿电路控制信号Reset1电性耦接，晶体管M31的第二端与晶体管M32的第二端电性耦接，晶体管M32的第一端与晶体管M32的控制端以及驱动电路控制信号Qn电性耦接。

请参考图4A，图4A为上述的第一补偿电路1215的实施例三，其包括电容C3、第二输入电路40、晶体管M11、晶体管M8以及晶体管M9，晶体管M11具有一第一端、一第二端以及一控制端，晶体管M11的第一端与第二输入电路40电性耦接，晶体管M11的控制端与第n级栅极驱动信号G_n电性耦接，晶体管M11的第二端与低电压电平VGL电性耦接。晶体管M8具有一第一端、一第二端以及一控制端，晶体管M8的第一端与第一补偿电路控制信号Reset1电性耦接，晶体管M8的控制端与晶体管M11的第一端电性耦接，晶体管M8的第二端则与电容C3电性耦接。电容C3具有一第一端以及一第二端，电容C3的第一端与晶体管M8的第二端电性耦接，电容C3的第二端与晶体管M8的控制端电性耦接。晶体管M9具有一第一端、一第二端以及一控制端，晶体管M9的第一端与晶体管M8的第二端电性耦接，晶体管M9的控制端接收第一补偿电路控制信号Reset1，晶体管M9的第二端与驱动电路控制信号Qn电性耦接。

请参考图4B，图4B为上述的第一补偿电路1215的实施例四，图4B与图4A的差别在于，晶体管M11的控制端是与第一时脉信号CK电性耦接。

请参考图4C，图4C为上述的第一补偿电路1215的实施例五，图4C与图4A的差别在于，图4C还包括了晶体管M12，晶体管M12具有一第一端、一第二端以及一控制端，晶体管M12的第一端与晶体管M11的第一端电性耦接，晶体管M12的控制端与第一时脉信号CK电性耦接，晶体管M12的第二端与低电压电平电性耦接。其中，晶体管M12是用以根据第一时脉信号CK将晶体管M8的控制端维持于低电压电平VGL。

请参阅图5A，图5A为上述的第二输入电路40实施例一，第二输入电路40包括一晶体管M10，晶体管M10具有一第一端、一第二端以及一控制端，晶体管M10的第一端与高电压电平VGH电性耦接，晶体管M10的控制端接收第n-1级栅极驱动信号G_n-1，晶体管M10的第二端与晶体管M11的第一端电性耦接，此外，晶体管M10的第一端也可与第n-1级栅极驱动信号G_n-1电性耦接，如图5B所示。

由于显示面板13的像素单元131可以由图1所示的L₁列往L_n列的方向驱动，也可以由L_n列往L₁列的方向驱动，因此本发明更提出以下的第一补偿电路1215的实施例。

请参阅图6A，图6A为第一补偿电路1215的实施例六，其包括电容C4、晶体管M13、晶体管M14、晶体管M15以及晶体管M16。晶体管M13具有一第一端、一控制端以及一第二端，晶体管M13的第一端与一第一扫描信号U2D电性耦接，晶体管M13的控制端与第n-1级栅极驱动信号G_n-1电性耦接，晶体管M13的第二端与晶体管M14电性耦接。晶体管M14具有一第一端、一控制端以及一第二端，晶体管M14的第一端与一第二扫描信号D2U电性耦接，晶体管M14的控制端与第n+1级栅极驱动信号G_n+1电性耦接，晶体管M14的第二端与晶体管M13的第二端电性耦接。晶体管M15具有一第一端、一控制端以及一第二端，晶体管M15的第一端与第一补偿电路控制信号Reset1电性耦接，晶体管M15的控制端与晶体管M13的第二端电性耦接，晶体管M15的第二端与电容C4电性耦接。电容C4具有一第端以及一第二端，电容C4的第一端与晶体管M15的第二端电性耦接，电容C4的第二端与晶体管M15的控制端电性耦接。晶体管M16具有一第一端、一控制端以及一第二端，晶体管M16的第一端与晶体管M15的第二端电性耦接，晶体管M16的控制端与第一补偿电路控制信号Reset1电性耦接，晶体管M16的第二端与驱动电路控制信号Qn电性耦接。其中，当第一扫描信号U2D为致能，显示面板13的像素单元131由图1所示的L₁列往L_n列的方向驱动，当第二扫描信号D2U为致能，显示面板13的像素单元131由图1所示的L_n列往L₁列的方向驱动，第一扫描信号U2D与第二扫描信号D2U的致能时间以及禁能时间为相反。

请参阅图6B，图6B为第一补偿电路1215的实施例七，图6B与图6A的差别在于，图6B的第一补偿电路1215实施例七还包括了晶体管M17以及晶体管M18。晶体管M17具有一第一端、一控制端以及一第二端，晶体管M17的第一端与晶体管M13的第二端电性耦接，晶体管M17的控制端与第n级栅极驱动信号G_n电性耦接，晶体管M17的第二端与低电压电平VGL电性耦接。晶体管M18具有一第一端、一控制端以及一第二端，晶体管M18的第一端与晶体管M13的第二端电性耦接，晶体管M18的控制端与第一时脉信号CK电性耦接，晶体管M18的第二端与低电压电平VGL电性耦接。其中，晶体管M17以及晶体管M18是用以根据第n级栅极驱动信号G_n以及第一时脉信号CK将晶体管M15的控制端，也就是晶体管M13的第二端维持于低电压电平VGL。

请参考图7，图7为移位寄存器121的实施例的信号时序图，其包括第一时脉信号CK、第二时脉信号XCK、输入信号Bi、驱动电路控制信号Q_n、第n级栅极驱动信号G_n、第n-1级栅极驱动信号G_n-1以及第n+1级栅极驱动信号G_n+1，其中，第一时脉信号CK与第二时脉信号XCK的致能时间以及禁能时间为相反。

以下将配合图2以及图7来说明内嵌式触控显示装置10操作于无触控事件发生且正常显示并更新画面的一显示时段时，移位寄存器121的实施例的运作方法。

首先，在第n-1级栅极驱动信号G_n-1为致能电压电平，例如为逻辑高电位的时段T₁，此时第n+1级栅极驱动信号G_n+1为非致能电压电平，例如为逻辑低电位，输入信号Bi为致能电压电平，例如为逻辑高电位，第一时脉信号CK为非致能电压电平，例如为逻辑低电位，第二时脉信号XCK为致能电压电平，例如为逻辑高电位。因此晶体管M4开启，驱动电路控制信号Qn因为晶体管M4开启使得其电压电平提升至一高电压电平V₁，晶体管M1为关闭，晶体管M2因为驱动电路控制信号Qn提升至高电压电平V₁而开启，而将电容C1的第二端下拉至低电压电平VGL，故晶体管M3与晶体管M6为关闭，而晶体管M7因为驱动电路控制信号Qn而开启，但由于第一时脉信号CK目前为非致能电压电平，因此第n级栅极驱动信号G_n为逻辑低电位，此外晶体管M5为开启更将第n级栅极驱动信号G_n维持于低电压电平VGL。

接着在时段T₂，第n-1级栅极驱动信号G_n-1、第n+1级栅极驱动信号G_n+1以及第二时脉信号XCK为逻辑低电位，输入信号Bi以及第一时脉信号CK为逻辑高电位，此时晶体管M4以及晶体管M1为关闭，晶体管M2因为驱动电路控制信号Qn保持开启，晶体管M3与晶体管M6保持关闭，晶体管M5因为第二时脉信号XCK为逻辑低电位为关闭，而此时由于第一时脉信号CK为逻辑高电位又晶体管M7维持开启，因此晶体管M7会输出逻辑高电位的第n级栅极驱动信号G_n，同时第n级栅极驱动信号G_n会通过电容C2使驱动电路控制信号Qn由高电压电平V₁提升至高电压电平V₂，更增进晶体管M7的驱动能力。

在时段T₃时，第n-1级栅极驱动信号G_n-1、输入信号Bi以及第一时脉信号CK为逻辑低电位，第二时脉信号XCK以及第n+1级栅极驱动信号G_n+1为逻辑高电位，晶体管M4为关闭，晶体管M1因为第n+1级栅极驱动信号G_n+1而开启，而此时由于输入信号Bi为逻辑低电位，因此驱动电路控制信号Qn被晶体管M1下拉至逻辑低电位，由于驱动电路控制信号Qn被下拉至逻辑低电位，因此晶体管M2以及M7为关闭，而此时电容C1利用上一时段T2所储存的第一时脉信号CK的逻辑高电位使晶体管M3以及晶体管M6开启，因此使驱动电路控制信号Qn以及第n级栅极驱动信号G_n被维持于逻辑低电位，晶体管M5为开启，将第n级栅极驱动信号G_n维持于逻辑低电位。

根据上述的内容可以得知，当内嵌式触控显示装置10操作显示时段时，晶体管M7在时段T1被驱动电路控制信号Qn开启后，紧接着在时段T2即会根据第一时脉信号CK输出第n级栅极驱动信号G_n，因此驱动电路控制信号Qn不易受到漏电影响而导致其驱动能力下降的情况发生。

请参考图8，图8为移位寄存器121的实施例操作于一触控感测时段的信号时序图，其包括第一时脉信号CK、第二时脉信号XCK、第n-1级栅极驱动信号G_n-1、第n-2级栅极驱动信号G_n-2、第n-3级栅极驱动信号G_n-3、第n-4级栅极驱动信号G_n-4、第n-5级栅极驱动信号G_n-5、第n级栅极驱动信号G_n、第n+1级栅极驱动信号G_n+1以及一第一补偿电路控制信号Reset1，其中，第一时脉信号CK与第二时脉信号XCK的致能时间以及禁能时间为相反。

以下将配合图2以及图8来说明内嵌式触控显示装置10操作于触控事件发生的触控感测时段时，移位寄存器121的实施例的运作方法。

当内嵌式触控显示装置10操作于上述的显示时段，也就是图8的时段T_D时，多个移位寄存器121将如上述显示时段的操作方式循序输出多个栅极驱动信号，如第n-5级栅极驱动信号G_n-5、第n-4级栅极驱动信号G_n-4、第n-3级栅极驱动信号G_n-3、第n-2级栅极驱动信号G_n-2以及第n-1级栅极驱动信号G_n-1，因此内嵌式触控显示装置10的显示面板13会据以更新对应列的像素单元131以显示画面，此时第一补偿电路控制信号Reset1为一低电压电平，例如为逻辑低电位。而当内嵌式触控显示装置10发生了触控事件时，内嵌式触控显示装置10即操作于触控感测时段，即图8中的时段T_S，第n-1级的移位寄存器电路121输出第n-1级栅极驱动信号G_n-1后发生了触控事件，因此第一补偿电路控制信号Reset1转换为一高电压电平，例如为逻辑高电位，而由于在触控感测时段时，内嵌式触控显示装置10停止更新显示画面，因此用以提供逻辑高电压给晶体管M7以输出第n级栅极驱动信号G_n的第一时脉信号CK以及第二时脉信号XCK，因为触控感测时段而维持于逻辑低电位，使原本应输出第n级栅极驱动信号G_n的第n级移位寄存器121不输出第n级栅极驱动信号G_n。

然此时第n级移位寄存器121已接收了第n-1级栅极驱动信号G_n-1，因此驱动电路控制信号Q_n已提升至上述的高电压电平V₁，但第n级移位寄存器121在触控感测时段并不输出第n级栅极驱动信号G_n，因此驱动电路控制信号Q_n需维持高电压电平V₁直到第n级移位寄存器121输出第n级栅极驱动信号G_n。而在输出第n级栅极驱动信号G_n之前，驱动电路控制信号Q_n会因为晶体管M1、晶体管M3以及晶体管M4所形成的漏电路径漏电，因此当漏电发生时，第一补偿电路控制信号Reset1的逻辑高电位会高于目前驱动电路控制信号Q_n的电压电平，第一补偿电路1215自然产生由其第一端往第二端流动的一第一电流来补偿驱动电路控制信号Q_n，使驱动电路控制信号Q_n的电压电平在不输出第n级栅极驱动信号G_n的触控感测时段可维持于高电压电平V₁。

当触控感测时段结束，内嵌式触控显示装置10再次操作于显示时段，第一补偿电路控制信号Reset1转换为一低电压电平，第一时脉信号CK恢复为逻辑高电位以使第n级移位寄存器121可继续输出第n级栅极驱动信号G_n，第二时脉信号XCK则为相对于第一时脉信号CK的逻辑低电位，驱动电路控制信号Q_n会因为电容C2而被第n级栅极驱动信号G_n提升至高电压电平V₂，如图7所示，因此内嵌式触控显示装置10继续正常更新显示画面。

以下更配合图示说明第一补偿电路1215不同实施例的操作方式。

请先以图3A、图3B以及图8为例，当内嵌式触控显示装置10操作于上述的触控感测时段时，第一二极管D1正极端所耦接的第一补偿电路控制信号Reset1转换为一高电压电平，正极端与第一补偿电路控制信号Reset1电性耦接的第一二极管D1导通，又因为工艺关系目前的电子元件的电性无法理想化，第二二极管D2仍会有电流流经，因此在第一补偿电路控制信号Reset1高于目前驱动电路控制信号Q_n的电压电平的情况下，第一补偿电路1215实施例一自然产生由其第一端往第二端流动的一第一电流来补偿驱动电路控制信号Q_n。当内嵌式触控显示装置10结束触控感测时段并操作于上述的显示时段时，第一补偿电路控制信号Reset1转换为一低电压电平，因此驱动电路控制信号Q_n的电压电平会高于第一补偿电路控制信号Reset1，此时第二二极管D2为导通，因为电子元件的电性无法理想化的因素第一二极管D1会有电流流经，因此第一补偿电路1215会产生由第二端往第一端流动的一第二电流，而为了减少驱动电路控制信号Q_n在显示时段经由第一补偿电路1215漏电，第一补偿电路1215的第二二极管D2或者晶体管T2的尺寸可大于第一二极管D1或者晶体管T1，使第二电流小于上述的第一电流，并有效减少第二电流的电流量。

接着以图4A、图4B、图4C、图5A、图5B以及图8为例，首先，当内嵌式触控显示装置10操作于上述的显示时段且第n-1级栅极驱动信号G_n-1为逻辑高电位时，第一补偿电路控制信号Reset1为低电压电平，晶体管M10因为第n-1级栅极驱动信号G_n-1为逻辑高电位为开启，因此使得控制端与晶体管M10的第二端电性耦接的晶体管M8也开启，而由于当级的移位寄存器121尚未输出第n级栅极驱动信号G_n，因此晶体管M11为关闭，控制端电性耦接第一补偿电路控制信号Reset1的晶体管M9也为关闭。接着当内嵌式触控显示装置10操作于上述的触控感测时段时，第一补偿电路控制信号Reset1由低电压电平转换为一高电压电平，第n-1级栅极驱动信号G_n-1为逻辑低电位，晶体管M10以及晶体管M11因此为关闭，晶体管M8保持为开启，且由于此时第一补偿电路控制信号Reset1为高电压电平，又电容C3电性耦接于晶体管M8的第二端以及控制端之间，因此晶体管M8会因为电容C3将第一补偿电路控制信号Reset1的高电压电平补偿至晶体管M8的控制端而具有更佳的驱动能力。晶体管M9则因为第一补偿电路控制信号Reset1转换为一高电压电平而开启，因此此时第一补偿电路1215自然产生由其第一端往第二端流动的一第一电流来补偿驱动电路控制信号Q_n。

当当前级的移位寄存器121输出第n级栅极驱动信号G_n，也就是内嵌式触控显示装置10又重新操作于上述的显示时段时，第一补偿电路控制信号Reset1转换为低电压电平，因此晶体管M9为关闭，晶体管M11因为第n级栅极驱动信号G_n而开启，将晶体管M8的控制端下拉至低电压电平，因此晶体管M8关闭，而此时由于驱动电路控制信号Q_n的电压电平高于第一补偿电路控制信号Reset1的低电压电平，故因为电子元件无法理想化的因素，自然会产生由第一补偿电路1215的第二端往第一端流动的第二电流。其中由于第一时脉信号CK为逻辑高电位时第n级栅极驱动信号G_n也为逻辑高电位，触控感测时段时第一时脉信号CK为逻辑低电位，因此晶体管M11也可根据第一时脉信号CK的控制来关闭晶体管M8。此外，更可通过增加晶体管M12使晶体管M8的控制端可在正确的时段内维持于低电压电平，以避免晶体管M8在错误的时间开启，导致驱动电路控制信号Q_n通过晶体管M15而大幅漏电。

以下以图6A、图6B以及图8为例，来说明第一补偿电路1215的操作方式。首先以第一扫描信号U2D致能为例，也就是显示面板13的像素单元131由图1所示的L₁列往L_n列的方向驱动为例来进行说明，当内嵌式触控显示装置10操作于上述的显示时段且第n-1级栅极驱动信号G_n-1为逻辑高电位时，晶体管M13为开启，因此晶体管M15也据以开启，而此时由于第一补偿电路控制信号Reset1为低电压电平，因此晶体管M16为关闭，此时并无电流由第一补偿电路1215的第一端往第二端流动。

接着当内嵌式触控显示装置10操作于上述的触控感测时段时，第一补偿电路控制信号Reset1为高电压电平，第n-1级栅极驱动信号G_n-1为逻辑低电位，因此晶体管M13为关闭，但此时晶体管M15仍为开启，因此可将晶体管M15第一端所耦接的第一补偿电路控制信号Reset1传送至晶体管M16的第一端，晶体管M15更因为电容C4将第一补偿电路控制信号Reset1的高电压电平补偿至晶体管M15的控制端而具有更佳的驱动能力，又此时晶体管M16因为第一补偿电路控制信号Reset1而开启，第一补偿电路控制信号Reset1的高电压电平高于驱动电路控制信号Q_n的电压电平，因此此时第一补偿电路1215产生由其第一端往第二端流动的第一电流。

当当前级的移位寄存器121输出第n级栅极驱动信号G_n，也就是内嵌式触控显示装置10又重新操作于上述的显示时段时，第一补偿电路控制信号Reset1转换为低电压电平，因此晶体管M16为关闭，由于此时驱动电路控制信号Q_n的电压电平高于第一补偿电路控制信号Reset1的低电压电平，故产生由第一补偿电路1215的第二端往第一端流动的第二电流。而当第n+1级栅极驱动信号G_n+1为逻辑高电压时，晶体管M14开启，此时由于第二扫描信号D2U为禁能，例如为逻辑低电位，因此晶体管M15的控制端被重置为逻辑低电位，晶体管M15为关闭。在其他实施例中，更可通过晶体管M17以及晶体管M18关闭晶体管M15，避免晶体管M15在错误的时间继续开启，导致驱动电路控制信号Q_n通过晶体管M15而大幅漏电，如图6B所示。此外，当第一扫描信号U2D为禁能，第二扫描信号D2U保持为致能，显示面板13的像素单元131由图1所示的L_n列往L₁列的方向驱动时，晶体管M15则通过上一级的第n+1级栅极驱动信号G_n+1来开启。

根据上述的内容，由于图4A、图4B以及图4C中的晶体管M8，图6A以及图6B中的晶体管M15都是在接收到前一级的栅极驱动信号，例如为第n-1级栅极驱动信号G_n-1或第n+1级栅极驱动信号G_n+1才会开启，因此当该级的移位寄存器并非需要补偿驱动电路控制信号Q_n移位寄存器时晶体管M8或晶体管M15并不会开启，因此不会受到第一补偿电路控制信号Reset1为高电压电平的影响，且通过图4A、图4B、图4C、图6A以及图6B的电路架构更使得第一补偿电路1215具有更低的第二电流，有效提高第一电流与第二电流的比率，避免驱动电路控制信号Q_n因为漏电流过大而导致移位寄存器121输出能力下降。

请参考图9，图9为本发明的移位寄存器121的另一实施例，图9与图2的差异在于，图9包括了一第二补偿电路1216，其第一端与第二补偿电路控制信号Reset2电性耦接，其第二端与驱动电路控制信号Q_n电性耦接，第一补偿电路1215以及第二补偿电路1216可以在不同时间交换运作，例如以一帧(Frame)为例，第一补偿电路1215以及第二补偿电路1216在不同帧交换运作。

根据上述的内容，更汇整出一移位寄存器电路的操作方法实施例，请参考图10，其步骤包括：于上述的触控感测时段，即图8的时段T_S时，第n级移位寄存器121的第n级栅极驱动信号为禁能，第一补偿电路控制信号Reset1为上述的高电压电平，且第一补偿电路1215的第一端的电位大于第一补偿电路1215的第二端的电位，第一补偿电路1215产生由第一端往第二端流动的第一电流以补偿驱动电路控制信号Q_n(步骤101)。

在其他实施例中，移位寄存器电路的操作方法还包括于上述的显示时段，即图8的时段T_D时，第n级栅极驱动信号于显示时段被致能，第一补偿电路控制信号Reset1为低电压电平，第一补偿电路1215的第二端的电位大于第一补偿电路1215的第一端的电位，第一补偿电路1215产生由第二端往第一端流动的一第二电流，其中，第二电流可小于第一电流，以减少驱动电路控制信号Q_n在显示时段经由第一补偿电路1215漏电的情况(步骤102)，如图11所示。

综以上所述，本发明所提出的移位寄存器电路实施例因具有上述的补偿电路，因此第n级移位寄存器电路121在触控感测时段时，可利用第一补偿电路1215所产生的电流来补偿驱动电路控制信号Q_n，故当触控感测时段结束，第n级移位寄存器电路121的驱动电路控制信号Q_n仍与触控感测时段前的驱动电路控制信号Q_n，例如第n-1级移位寄存器电路121的驱动电路控制信号Q_n-1具有相同的驱动能力，避免因为驱动电路控制信号Q_n的驱动能力下降而发生显示画面出现横纹的情况。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的变动与润饰，因此本发明的保护范围当视所付的权利要求所界定者为准。

Claims (13)

1.一种移位寄存器电路，其特征在于，包括：

一输入电路，是用以根据一第n-1级栅极驱动信号输出一驱动电路控制信号；

一第一下拉电路，与该输入电路电性耦接，是用以将该驱动电路控制信号下拉至一低电压电平；

一上拉电路，与该输入电路电性耦接，是用以根据该驱动电路控制信号输出一第n级栅极驱动信号；

一第二下拉电路，与该上拉电路电性耦接，是用以将该第n级栅极驱动信号下拉至该低电压电平；以及

一第一补偿电路，其具有一第一端以及一第二端，该第一补偿电路的该第一端与一第一补偿电路控制信号电性耦接，该第一补偿电路的该第二端与该输入电路以及该上拉电路电性耦接，于一触控感测时段，该第一补偿电路控制信号为一高电压电平，第n级栅极驱动信号为禁能，该第一补偿电路的该第一端的电位大于该第一补偿电路的该第二端的电位时，该第一补偿电路产生由该第一端往该第二端流动的一第一电流以补偿该驱动电路控制信号。

2.如权利要求1所述的移位寄存器电路，其中，该第一补偿电路还包括一第一二极管以及一第二二极管，该第一二极管以及该第二二极管皆包括一正极端以及一负极端，该第一二极管的该正极端与该第一补偿电路控制信号电性耦接，该第一二极管的该负极端与该第二二极管的该负极端电性耦接，该第二二极管体的该正极端与该输入电路以及该上拉电路电性耦接。

3.如权利要求2所述的移位寄存器电路，其中，该第二二极管的尺寸大于该第一二极管。

4.如权利要求1所述的移位寄存器电路，其中，该第一补偿电路还包括一第一晶体管以及一第二晶体管，该第一晶体管具有一第一端、一第二端以及一控制端，该第二晶体管具有一第一端、一第二端以及一控制端，该第一晶体管的该第一端与该第一晶体管的该控制端以及该第一补偿电路控制信号电性耦接，该第一晶体管的该第二端与该第二晶体管的该第二端电性耦接，该第二晶体管的该第一端与该第二晶体管的该控制端、该输入电路以及该上拉电路电性耦接。

5.如权利要求1所述的移位寄存器电路，其中，该第一补偿电路还包括：

一第二输入电路；

一第一晶体管，具有一第一端、一第二端以及一控制端，该第一晶体管的该第一端与该第二输入电路电性耦接，该第一晶体管的该控制端与一控制信号电性耦接，该第一晶体管的该第二端与该低电压电平电性耦接；

一第二晶体管，具有一第一端、一第二端以及一控制端，该第二晶体管的该第一端是用以接收该第一补偿电路控制信号，该第二晶体管的该控制端与该第一晶体管的该第一端电性耦接；以及

一第三晶体管，具有一第一端、一第二端以及一控制端，该第三晶体管的该第一端与该第二晶体管的该第二端电性耦接，该第三晶体管的该控制端是用以接收该第一补偿电路控制信号，该第三晶体管的该第二端与该第一补偿电路的该第二端电性耦接。

6.如权利要求5所述的移位寄存器电路，其中，该第一补偿电路还包括：

一第四晶体管，具有一第一端、一第二端以及一控制端，该第四晶体管的该第一端与该第一晶体管的该第一端电性耦接，该第四晶体管的该控制端是用以接收一时脉信号，该第四晶体管的该第二端与该低电压电平电性耦接。

7.如权利要求5所述的移位寄存器电路，其中，该第二输入电路包括：

一第四晶体管，具有一第一端、一第二端以及一控制端，该第四晶体管的该第一端与一高电压电平电性耦接，该第四晶体管的该控制端接收一第n-1级栅极驱动信号，该第四晶体管的该第二端与该第一晶体管的该第一端电性耦接。

8.如权利要求5所述的移位寄存器电路，其中，该第二输入电路包括：

一第四晶体管，具有一第一端、一第二端以及一控制端，该第四晶体管的该第一端与该控制端接收一第n-1级栅极驱动信号，该第四晶体管的该第二端与该第一晶体管的该第一端电性耦接。

9.如权利要求5所述的移位寄存器电路，其中，该控制信号为该第n级栅极驱动信号或一时脉信号。

10.如权利要求1所述的移位寄存器电路，其中，该第一补偿电路还包括：

一第一晶体管，具有一第一端、一第二端以及一控制端，该第一晶体管的该第一端是用以接收一第一扫描信号，该第一晶体管的该控制端是用以接收一第n-1级栅极驱动信号；

一第二晶体管，具有一第一端、一第二端以及一控制端，该第二晶体管的该第一端是用以接收一第二扫描信号，该第二晶体管的该控制端是用以接收一第n+1级栅极驱动信号，该第二晶体管的该第二端与该第一晶体管的该第二端电性耦接；

一第三晶体管，具有一第一端、一第二端以及一控制端，该第三晶体管的该第一端是用以接收该第一补偿电路控制信号，该第三晶体管的该控制端与该第一晶体管的该第二端电性耦接；以及

一第四晶体管，具有一第一端、一第二端以及一控制端，该第四晶体管的该第一端与该第三晶体管的该第二端电性耦接，该第四晶体管的该控制端是用以接收该第一补偿电路控制信号，该第四晶体管的该第二端与该第一补偿电路的该第二端电性耦接。

11.如权利要求10所述的移位寄存器电路，其中，该第一补偿电路还包括：

一第五晶体管，具有一第一端、一第二端以及一控制端，该第五晶体管的该第一端与该第二晶体管的该第二端电性耦接，该第五晶体管的该控制端是用以接收该第n级栅极驱动信号，该第五晶体管的该第二端是用以与该低电压电平电性耦接；以及

一第六晶体管，具有一第一端、一第二端以及一控制端，该第六晶体管的该第一端与该第二晶体管的该第二端电性耦接，该第六晶体管的该控制端是用以接收一时脉信号，该第六晶体管的该第二端与该低电压电平电性耦接。

12.如权利要求1所述的移位寄存器电路，其中，该移位寄存器电路还包括一第二补偿电路，其具有一第一端以及一第二端，该第二补偿电路的该第一端与一第二补偿电路控制信号电性耦接，该第二补偿电路的该第二端与该输入电路以及该上拉电路电性耦接。

13.如权利要求1所述的移位寄存器电路，其中，于一显示时段，该第一补偿电路控制信号为一低电压电平，该第n级栅极驱动信号于该显示时段被致能。