CN105261685A - Ito透明导电层的制备方法、led芯片及发光二极管 - Google Patents

Ito透明导电层的制备方法、led芯片及发光二极管 Download PDF

Info

Publication number
CN105261685A
CN105261685A CN201510727705.8A CN201510727705A CN105261685A CN 105261685 A CN105261685 A CN 105261685A CN 201510727705 A CN201510727705 A CN 201510727705A CN 105261685 A CN105261685 A CN 105261685A
Authority
CN
China
Prior art keywords
plated film
film
conducting layer
transparency conducting
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510727705.8A
Other languages
English (en)
Other versions
CN105261685B (zh
Inventor
徐平
苗振林
周佐华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201510727705.8A priority Critical patent/CN105261685B/zh
Publication of CN105261685A publication Critical patent/CN105261685A/zh
Application granted granted Critical
Publication of CN105261685B publication Critical patent/CN105261685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Laminated Bodies (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种ITO透明导电层的制备方法、LED芯片及发光二极管，该ITO透明导电层的制备方法，包括以下步骤：在LED芯片表面上进行n次镀膜，在后镀膜在前次镀膜形成的薄膜上进行，n次镀膜得到的相应薄膜形成ITO透明导电层，各薄膜的厚度相等，3≤n≤xx。上述ITO透明导电层的制备方法在LED芯片表面上进行n次镀膜，各层薄膜的厚度相等，ITO透明导电层由多层薄膜构建而成，在退火处理过程中，其Rs增大幅度较小，因而正向电压升高较小和LED芯片亮度高。

Description

ITO透明导电层的制备方法、LED芯片及发光二极管
技术领域
本发明属于半导体技术领域，涉及一种ITO透明导电层的制备方法、LED芯片及发光二极管。
背景技术
发光二极管(Light-EmittingDiode，简称LED)是一种将电能转化为光能的半导体电子器件。
随着第三代半导体技术的蓬勃发展，半导体照明以节能，环保，亮度高，寿命长等优点，成为社会发展的焦点，也带动了整个行业上中下游产业的方兴未艾。GaN基LED芯片是半导体照明的“动力”，近年来性能得到大幅提升，生产成本也不断降低，为半导体照明走进千家万户做出突出贡献。
为提高LED照明所占的市场比例，加快替代白炽灯，荧光灯等传统光源，LED器件还需进一步提升光效，降低每流明的成本。氧化铟锡(IndiumTinOxide，简称ITO)材料凭借良好的穿透率与导电率为LED芯片提升光效做出了极大贡献。
传统制备ITO透明导电层制备的ITO透明导电层经过退火处理后，其Rs会增大，导致正向电压升高和LED芯片亮度低。
发明内容
本发明提供了一种ITO透明导电层的制备方法、LED芯片及发光二极管，以解决现有的制备方法制备的LED芯片亮度低且正向电压高的技术问题。
本发明采用的技术方案如下：
一种ITO透明导电层的制备方法，包括以下步骤：在LED外延片表面上进行n次镀膜，在后镀膜在前次镀膜形成的薄膜上进行，n次镀膜得到的相应薄膜形成ITO透明导电层，各薄膜的厚度相等，3≤n≤6。
进一步地，包括以下步骤：
在镀膜速率为V1埃/秒、镀膜时间为T1秒、氧气流量为Q1毫升/分钟、温度为D1摄氏度、腔体压力为P1托的条件下，蒸镀形成第1薄膜。
在镀膜速率为V2埃/秒、镀膜时间为T2秒、氧气流量为Q2毫升/分钟、温度为D2摄氏度、腔体压力为P2托的条件下，蒸镀形成第2薄膜；V2＝V1，T2＝T1，Q2＝Q1，D2＝yD1，P2＝zP1。
依次镀膜直至形成第n薄膜，在镀膜速率为Vn埃/秒、镀膜时间为Tn秒、氧气流量为Qn毫升/分钟、温度为Dn摄氏度、腔体压力为Pn托的条件下，蒸镀形成第n薄膜；
其中，Vn＝Vn-1，Tn＝Tn-1，Qn＝Qn-1，Dn＝yDn-1，Pn＝zPn-1，0.85≤y≤0.95，0.8≤z≤0.9，V1为2～6埃/秒，T1为160～200秒，Q1为2～8毫升/分钟，D1为250～320度，P1为3.0×10-6～5.0×10-6托。
进一步地，y为0.9，z为0.85。
进一步地，在完成任一薄膜之后，间隔5～15分钟，再进行下一次镀膜。
进一步地，各薄膜的膜厚为相应的镀膜速率与相应的镀膜时间的乘积，所有薄膜的总膜厚H为3000埃～6000埃。
进一步地，当3000≤H≤5000时，n为3或4，当5000＜H≤6000时，n为5或6。
一种LED芯片，包括上述的ITO透明导电层。
一种发光二极管，包括上述的LED芯片。
本发明具有以下有益效果：上述ITO透明导电层的制备方法在LED外延片表面上进行n次镀膜，各层薄膜的厚度相等，ITO透明导电层由多层薄膜构建而成，在退火处理过程中，ITO透明导电层与外延层之间的接触电阻增大幅度较小，因而正向电压升高较小和LED芯片亮度高。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明优选实施例的ITO透明导电层的制备方法流程图。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。
参照图1，本发明的优选实施例提供了一种ITO透明导电层的制备方法，包括以下步骤：在LED外延片表面上进行n次镀膜，在后镀膜在前次镀膜形成的薄膜上进行，n次镀膜得到的相应薄膜形成ITO透明导电层，各薄膜的厚度相等，3≤n≤6。
上述ITO透明导电层的制备方法在LED外延片表面上进行n次镀膜，各层薄膜的厚度相等，ITO透明导电层由多层薄膜构建而成，在退火处理过程中，其Rs(ITO透明导电层与外延层之间的接触电阻)增大幅度较小，因而正向电压升高较小和LED芯片亮度高。
本发明的优选实施例提供了一种ITO透明导电层的制备方法，包括以下步骤：
S100：在镀膜速率为V1埃/秒、镀膜时间为T1秒、氧气流量为Q1毫升/分钟、温度为D1摄氏度、腔体压力为P1托的条件下，蒸镀形成第1薄膜。
S200：在镀膜速率为V2埃/秒、镀膜时间为T2秒、氧气流量为Q2毫升/分钟、温度为D2摄氏度、腔体压力为P2托的条件下，蒸镀形成第2薄膜。
S300：依次镀膜直至形成第n薄膜，在镀膜速率为Vn埃/秒、镀膜时间为Tn秒、氧气流量为Qn毫升/分钟、温度为Dn摄氏度、腔体压力为Pn托的条件下，蒸镀形成第n薄膜。
其中，V2＝V1，T2＝T1，Q2＝Q1，D2＝yD1，P2＝zP1，Vn＝Vn-1，Tn＝Tn-1，Qn＝Qn-1，Dn＝yDn-1，Pn＝zPn-1，0.85≤y≤0.95，0.8≤z≤0.9，V1为2～6埃/秒，T1为160～200秒，Q1为2～8毫升/分钟，D1为250～320度，P1为3.0×10-6～5.0×10-6托。
可用电子束真空镀膜设备在LED芯片表面分步蒸镀ITO透明导电层。LED外延片表面上逐层镀膜，镀完一层之后进行下一次镀膜。
通过降低每次镀膜温度可以使制得的ITO透明导电层光透光率更高，降低每次镀膜压力可以使制得的ITO透明导电层片电阻更低，LED的电压更低。如果镀膜温度和镀膜压力的改变幅度过大将导致膜层的致密性会变差，会导致ITO透明导电层与外延层接触不好。而过小则会使ITO透明导电层的透光率下降，影响LED的亮度。上述参数的改变最终使得，制得的ITO透明导电层光透光率更高，LED的电压更低。
V1为2～6埃/秒，T1为160～200秒，Q1为2～8毫升/分钟，D1为250～320度，P1为3.0×10-6～5.0×10-6托。在该条件下，制得的ITO透明导电层的折射率较高，电阻减小。
x和y的取值一方面便于镀膜工艺条件的控制，另外可以使ITO透明导电层的片电阻达到最佳。分步镀膜并且规律性地改变镀膜条件可以使制得的ITO透明导电层对光的穿透率更高、片电阻更佳、致密性更好，从而使LED的亮度更高、电压更低。
进一步地，y为0.9，z为0.85。在该参数下，制得的ITO透明导电层对光的穿透率、片电阻、致密性得到进一步提升，从而使LED的亮度更高、电压更低。
进一步地，在完成任一薄膜之后，间隔5～15分钟，再进行下一次镀膜，可以使腔体气氛得到稳定。显然每次间隔的时间都是独立的，可相同也可不同。
进一步地，各薄膜的膜厚为相应的镀膜速率与相应的镀膜时间的乘积，所有薄膜的总膜厚H为3000埃～6000埃。
进一步地，当3000≤H≤5000时，n为3或4，当5000＜H≤6000时，n为5或6。一般来说，薄膜总厚度越大，相应的镀膜次数n越大。
一种LED芯片，包括上述的ITO透明导电层。
一种发光二极管，包括上述的LED芯片。由于采用了包括上述的ITO透明导电层的LED芯片，因而亮度更高。
在各实施例中ITO合金和其余制程为常规手段。
实施例1
1、清洗LED芯片表面。
2、采用电子束真空镀膜设备在芯片表面分三步蒸镀ITO透明导电层。
第一步：
设定ITO膜厚H1为1000埃，镀膜速率V1为2埃/秒，镀膜时间T1为160秒，氧气流量Q1为2毫升/分钟，镀膜时温度D1为250度，镀膜时腔体压力P1为3.0×10-6托。其中H1＝V1*T1。
镀膜完成后，间隔5分钟，以使腔体气氛得到稳定。
第二步：
设定ITO膜厚H2为1000埃，镀膜速率V2为2埃/秒，镀膜时间T2为160秒，氧气流量Q2为2毫升/分钟，镀膜时温度D2为225度，镀膜时腔体压力P2为2.55×10-6托。
其中H2＝V2*T2，V2＝V1，T2＝T1，Q2＝Q1，D2＝0.9D1，P2＝0.85P1。镀膜完成后，间隔8分钟，以使腔体气氛得到稳定。
第三步
设定ITO膜厚H3为1000埃，镀膜速率V3为2埃/秒，镀膜时间T3为160秒，氧气流量Q3为2毫升/分钟，镀膜时温度D3为202.5度，镀膜时腔体压力P3为2.17×10-6托，其中H3＝V3*T3，V3＝V2，T3＝T2，Q3＝Q2，D3＝0.9D2，P3＝0.85P2。
本方法的ITO透明导电层的总膜厚为H在3000埃。
3、ITO合金
在氧气流量8～11L/min下，合金温度400～500度，对上述ITO透明导电层合金700～1000秒，合金完成后，常温冷却5分钟。
4、其余制程
进行光刻、ICP刻蚀、电极制作等其它制程，制得发光二极管。
实施例2
1、清洗LED芯片表面。
2、采用电子束真空镀膜设备在芯片表面分四步蒸镀ITO透明导电层。
第一步：
设定ITO膜厚H1为1200埃，镀膜速率V1为6埃/秒，镀膜时间T1为180秒，氧气流量Q1为6毫升/分钟，镀膜时温度D1为300度，镀膜时腔体压力P1为4.0×10-6托。
其中H1＝V1*T1。
镀膜完成后，间隔6分钟，以使腔体气氛得到稳定。
第二步：
设定ITO膜厚H2为1200埃，镀膜速率V2为6埃/秒，镀膜时间T2为180秒，氧气流量Q2为6毫升/分钟，镀膜时温度D2为255度，镀膜时腔体压力P2为3.2×10-6托。其中H2＝V2*T2，V2＝V1，T2＝T1，Q2＝Q1，D2＝0.85D1，P2＝0.80P1。
镀膜完成后，间隔8分钟，以使腔体气氛得到稳定。
第三步
设定ITO膜厚H3为1200埃，镀膜速率V3为6埃/秒，镀膜时间T3为180秒，氧气流量Q3为6毫升/分钟，镀膜时温度D3为229.5度，镀膜时腔体压力P3为2.72×10-6托托，其中H3＝V3*T3，V3＝V2，T3＝T2，Q3＝Q2，D3＝0.85D2，P3＝0.8P2。
镀膜完成后，间隔12分钟，以使腔体气氛得到稳定。
第四步
设定ITO膜厚H4为1200埃，镀膜速率V4为6埃/秒，镀膜时间T4为180秒，氧气流量Q4为6毫升/分钟，镀膜时温度D4为206.6度，镀膜时腔体压力P4为2.31×10-6托，其中H4＝V4*T4，V4＝V3，T4＝T3，Q4＝Q3，D4＝0.85D3，P4＝0.8P3。
本方法的ITO透明导电层的总膜厚为H，H在4800埃。H＝H1+H2+H3+H4
3、ITO合金，同实施例1
4、其余制程，，同实施例1
实施例3
1、清洗LED芯片表面。
2、采用电子束真空镀膜设备在芯片表面分六步蒸镀ITO透明导电层。
第一步：
设定ITO膜厚H1为1000埃，镀膜速率V1为5埃/秒，镀膜时间T1为200秒，氧气流量Q1为8毫升/分钟，镀膜时温度D1为320度，镀膜时腔体压力P1为5.0×10-6托。
其中H1＝V1*T1。
镀膜完成后，间隔5分钟，以使腔体气氛得到稳定。
第二步：
设定ITO膜厚H2为1000埃，镀膜速率V2为6埃/秒，镀膜时间T2为200秒，氧气流量Q2为8毫升/分钟，镀膜时温度D2为304度，镀膜时腔体压力P2为4.5×10-6托。其中H2＝V2*T2，V2＝V1，T2＝T1，Q2＝Q1，D2＝0.95D1，P2＝0.9P1。
镀膜完成后，间隔5～15分钟，以使腔体气氛得到稳定。
第三步
设定ITO膜厚H3为1000埃，镀膜速率V3为6埃/秒，镀膜时间T3为200秒，氧气流量Q3为8毫升/分钟，镀膜时温度D3为288.8度，镀膜时腔体压力P3为4.0×10-6托托，其中H3＝V3*T3，V3＝V2，T3＝T2，Q3＝Q2，D3＝0.95D2，P3＝0.9P2。
镀膜完成后，间隔7分钟，以使腔体气氛得到稳定。
第四步
设定ITO膜厚H4为1000埃，镀膜速率V4为6埃/秒，镀膜时间T4为200秒，氧气流量Q4为8毫升/分钟，镀膜时温度D4为274.4度，镀膜时腔体压力P4为3.6×10-6托，其中H4＝V4*T4，V4＝V3，T4＝T3，Q4＝Q3，D4＝0.95D3，P4＝0.9P3。
镀膜完成后，间隔9分钟，以使腔体气氛得到稳定。
第五步
设定ITO膜厚H5为1000埃，镀膜速率V5为6埃/秒，镀膜时间T5为200秒，氧气流量Q5为8毫升/分钟，镀膜时温度D5为260.6度，镀膜时腔体压力P5为3.24×10-6托托，其中H5＝V5*T5，V5＝V4，T5＝T4，Q5＝Q4，D5＝0.95D4，P5＝0.9P4。
镀膜完成后，间隔13分钟，以使腔体气氛得到稳定。
第六步
设定ITO膜厚H6为1000埃，镀膜速率V6为6埃/秒，镀膜时间T6为200秒，氧气流量Q6为8毫升/分钟，镀膜时温度D6为247.6度，镀膜时腔体压力P6为2.92×10-6托，其中H6＝V6*T6，V6＝V5，T6＝T5，Q6＝Q5，D6＝0.95D5，P6＝0.9P5。
镀膜完成后，间隔15分钟，以使腔体气氛得到稳定。
本方法的ITO透明导电层的总膜厚为H，H在6000埃。H＝H1+H2+H3+H4+H5+H6
3、ITO合金，，同实施例1
4、其余制程，同实施例1
现有传统的ITO透明导电层的制备方法如下：
1、清洗LED芯片表面。
2、采用电子束真空镀膜设备在芯片表面一次性蒸镀ITO透明导电层。
ITO膜厚为3000埃～4000埃，镀膜速率为2～6埃/秒，镀膜时间为500～2000秒，氧气流量为2～8毫升/分钟，镀膜时温度为250度～320度，镀膜时腔体压力为3.0×10-6托～5.0×10-6托。
3、ITO合金，同实施例1
4、其余制程，同实施例1
性能对比
分别采用性能对比实施例1、2、3和对比例的LED发光二级管进行测试比较，结果如下：
亮度(lm) 电压(V)
实施例1 104 3.15
实施例2 105.5 3.16
实施例3 105 3.14
传统一次性镀膜方法 100 3.2
从上表可看出本发明制备的ITO透明导电层得到的LED发光二级管，可以使LED芯片亮度提升3％-6％，同时LED芯片电压下降0.03V-0.07V，既提升了芯片亮度，又降低了芯片电压，对LED芯片的光效提升更为显著，从而使LED芯片更加节能环保。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种ITO透明导电层的制备方法，其特征在于，包括以下步骤：在LED外延片表面上进行n次镀膜，在后镀膜在前次镀膜形成的薄膜上进行，所述n次镀膜得到的相应薄膜形成ITO透明导电层，各薄膜的厚度相等，3≤n≤6。
2.根据权利要求1所述的ITO透明导电层的制备方法，其特征在于，包括以下步骤：
在镀膜速率为V1埃/秒、镀膜时间为T1秒、氧气流量为Q1毫升/分钟、温度为D1摄氏度、腔体压力为P1托的条件下，蒸镀形成第1薄膜；
在镀膜速率为V2埃/秒、镀膜时间为T2秒、氧气流量为Q2毫升/分钟、温度为D2摄氏度、腔体压力为P2托的条件下，蒸镀形成第2薄膜；V2＝V1，T2＝T1，Q2＝Q1，D2＝yD1，P2＝zP1；
依次镀膜直至形成第n薄膜，在镀膜速率为Vn埃/秒、镀膜时间为Tn秒、氧气流量为Qn毫升/分钟、温度为Dn摄氏度、腔体压力为Pn托的条件下，蒸镀形成第n薄膜；
其中，Vn＝Vn-1，Tn＝Tn-1，Qn＝Qn-1，Dn＝yDn-1，Pn＝zPn-1，0.85≤y≤0.95，0.8≤z≤0.9，所述V1为2～6埃/秒，所述T1为160～200秒，所述Q1为2～8毫升/分钟，所述D1为250～320度，所述P1为3.0×10-6～5.0×10-6托。
3.根据权利要求2所述的ITO透明导电层的制备方法，其特征在于，y为0.9，z为0.85。
4.根据权利要求1所述的ITO透明导电层的制备方法，其特征在于，在完成任一薄膜之后，间隔5～15分钟，再进行下一次镀膜。
5.根据权利要求2所述的ITO透明导电层的制备方法，其特征在于，各薄膜的膜厚为相应的镀膜速率与相应的镀膜时间的乘积，所有薄膜的总膜厚H为3000埃～6000埃。
6.根据权利要求5所述的ITO透明导电层的制备方法，其特征在于，当3000≤H≤5000时，n为3或4，当5000＜H≤6000时，n为5或6。
7.一种LED芯片，其特征在于，包括权利要求1～6中任一项得到的ITO透明导电层。
8.一种发光二极管，其特征在于，包括权利要求7所述的LED芯片。
CN201510727705.8A 2015-10-29 2015-10-29 Ito透明导电层的制备方法、led芯片及发光二极管 Active CN105261685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510727705.8A CN105261685B (zh) 2015-10-29 2015-10-29 Ito透明导电层的制备方法、led芯片及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510727705.8A CN105261685B (zh) 2015-10-29 2015-10-29 Ito透明导电层的制备方法、led芯片及发光二极管

Publications (2)

Publication Number Publication Date
CN105261685A true CN105261685A (zh) 2016-01-20
CN105261685B CN105261685B (zh) 2017-09-15

Family

ID=55101272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510727705.8A Active CN105261685B (zh) 2015-10-29 2015-10-29 Ito透明导电层的制备方法、led芯片及发光二极管

Country Status (1)

Country Link
CN (1) CN105261685B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109811308A (zh) * 2019-01-29 2019-05-28 晟光科技股份有限公司 一种ito导电膜制作工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1257135A (zh) * 1999-12-23 2000-06-21 复旦大学 金属氧化铟锡复合透明导电薄膜及其制备方法
CN1709689A (zh) * 2005-07-15 2005-12-21 深圳市豪威光电子设备有限公司 Ito镀膜板及其制备方法
CN102194956A (zh) * 2010-03-09 2011-09-21 上海蓝光科技有限公司 蒸镀ito的方法
CN202930065U (zh) * 2012-11-22 2013-05-08 上海理工大学 复合折射率ito膜
CN104157749A (zh) * 2014-08-19 2014-11-19 映瑞光电科技(上海)有限公司 Ito膜层的制备方法及led芯片的制备方法
CN104651785A (zh) * 2013-11-18 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜的制备方法
CN104951166A (zh) * 2015-07-10 2015-09-30 张家港康得新光电材料有限公司 透明导电膜与包含其的电容式触摸屏

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1257135A (zh) * 1999-12-23 2000-06-21 复旦大学 金属氧化铟锡复合透明导电薄膜及其制备方法
CN1709689A (zh) * 2005-07-15 2005-12-21 深圳市豪威光电子设备有限公司 Ito镀膜板及其制备方法
CN102194956A (zh) * 2010-03-09 2011-09-21 上海蓝光科技有限公司 蒸镀ito的方法
CN202930065U (zh) * 2012-11-22 2013-05-08 上海理工大学 复合折射率ito膜
CN104651785A (zh) * 2013-11-18 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜的制备方法
CN104157749A (zh) * 2014-08-19 2014-11-19 映瑞光电科技(上海)有限公司 Ito膜层的制备方法及led芯片的制备方法
CN104951166A (zh) * 2015-07-10 2015-09-30 张家港康得新光电材料有限公司 透明导电膜与包含其的电容式触摸屏

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109811308A (zh) * 2019-01-29 2019-05-28 晟光科技股份有限公司 一种ito导电膜制作工艺

Also Published As

Publication number Publication date
CN105261685B (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
CN102194956B (zh) 蒸镀ito的方法
CN106058003B (zh) 一种提升led芯片亮度的方法
CN101964386A (zh) 一种粗化表面发光二极管制作方法
JP2002208479A (ja) 有機ｌｅｄ素子用中間抵抗膜付基板および有機ｌｅｄ素子
CN105720155B (zh) 一种发光二极管led及其制作方法
CN105720156A (zh) 一种发光二极管及其制作方法
CN104332532A (zh) 一种高光效发光二极管的制作方法
CN105140368A (zh) 一种高性能led芯片及其制备方法
CN105405948B (zh) Ito透明导电层的制备方法、led芯片及发光二极管
CN106229392A (zh) 一种提高led抗esd能力的ito薄膜的制作方法
CN105742449B (zh) 发光二极管的电极制备方法
CN109698258A (zh) 一种具有粗化电流扩展层的GaAs基LED晶片的制备方法
CN109698261A (zh) 一种led晶片表面ito膜层粗化的制作工艺
CN104347818B (zh) 发光装置及其制作方法
CN104988469B (zh) 一种炉内退火的ito镀膜设备制作ito镀膜的方法
CN116387428B (zh) 一种led芯片制备方法
CN105261685A (zh) Ito透明导电层的制备方法、led芯片及发光二极管
CN103647010B (zh) 一种大功率led芯片的制作方法
KR20050073233A (ko) 인듐 주석 산화물 박막 제조방법
CN107706316B (zh) 有机光电元件结构与制程方法
US10355163B1 (en) Flexible LED device and method for manufacturing same
TWI517440B (zh) Semiconductor structure with low contact resistance and its manufacturing method
CN101163356B (zh) 提高电致发光显示器中介质层绝缘性能的方法
CN206163513U (zh) 具有粗化电流扩展层的GaAs基LED芯片
CN111235537A (zh) 薄膜制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant