CN105261650A - 功率mosfet和制造功率mosfet的方法 - Google Patents

功率mosfet和制造功率mosfet的方法 Download PDF

Info

Publication number
CN105261650A
CN105261650A CN201510528105.9A CN201510528105A CN105261650A CN 105261650 A CN105261650 A CN 105261650A CN 201510528105 A CN201510528105 A CN 201510528105A CN 105261650 A CN105261650 A CN 105261650A
Authority
CN
China
Prior art keywords
field
trench
gate electrode
type surface
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510528105.9A
Other languages
English (en)
Other versions
CN105261650B (zh
Inventor
O·布兰克
M·胡茨勒
D·拉福雷特
C·乌夫拉尔
R·西米尼克
叶俐君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105261650A publication Critical patent/CN105261650A/zh
Application granted granted Critical
Publication of CN105261650B publication Critical patent/CN105261650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明涉及功率MOSFET和制造功率MOSFET的方法。功率MOSFET(金属氧化物半导体场效应晶体管)包括在半导体衬底(100)的主表面(110)中栅极沟槽(130)中的栅极电极(132)，栅极沟槽(130)平行于主表面延伸。功率MOSFET进一步包括在主表面(110)中场板沟槽(140)中的场电极(142)，场板沟槽(140)具有在第一方向上的延伸长度，该延伸长度小于在垂直于第一方向的第二方向上的延伸长度的两倍，并且在第一方向上的延伸长度大于在第二方向上的延伸长度的一半，其中第一和第二方向平行于主表面(110)。栅极电极(132)包括栅极电极材料，栅极电极材料包括金属。

Description

功率MOSFET和制造功率MOSFET的方法
背景技术
通常用于汽车和工业电子器件的功率晶体管需要低的面比导通电阻(area-specificon-resistance)(Ron×A)而同时确保高的电压阻断能力。例如，MOS(“金属氧化物半导体”)功率晶体管应该取决于应用需求而能够阻断数十至数百或数千伏特的漏至源电压Vds。MOS功率晶体管通常传导非常大的电流，其在约2至20V的典型栅-源电压下可以一直到数百安培。
对使用隔离场板或场电极而具有电荷补偿的功率MOSFET(“金属氧化物半导体场效应晶体管”)的使用提供了减小该器件的面比导通电阻的机会。
通常，研究了导致改进的器件性能的功率MOSFET的新颖概念。
特别地，目标是提供一种基于使用场电极的电荷补偿的改进的功率MOSFET，其可以被缩短至更小的栅极沟槽宽度。
如以下将讨论的，通过根据独立权利要求的请求保护的主题而实现以上目标。优选实施例被限定在从属权利要求中。
发明内容
根据实施例，功率金属氧化物半导体场效应晶体管包括在半导体衬底的主表面中栅极沟槽中的栅极电极，栅极沟槽平行于主表面而延伸，以及在主表面中场板沟槽中的场电极。场板沟槽具有在第一方向上的延伸长度，延伸长度小于在垂直于第一方向的第二方向上的延伸长度的两倍，在第一方向上的延伸长度大于在第二方向上的延伸长度的一半，其中第一和第二方向平行于主表面。栅极电极包括栅极电极材料，栅极电极材料包括金属。
根据另一实施例，功率金属氧化物半导体场效应晶体管包括在半导体衬底的主表面中栅极沟槽中的栅极电极，栅极沟槽平行于主表面延伸，以及在主表面中场板沟槽中的场电极，场板沟槽具有平行于主表面的延伸长度，延伸长度小于场板沟槽的深度。栅极电极包括栅极电极材料，栅极电极材料包括金属。
根据实施例，制造功率金属氧化物半导体场效应晶体管的方法包括，在半导体衬底的主表面中场板沟槽中形成场电极，在主表面中形成栅极沟槽，栅极沟槽在平行于主表面的第一方向上延伸，以及在栅极沟槽中形成栅极电极，其中形成场板沟槽以具有在第一方向上的延伸长度，延伸长度小于在垂直于第一方向的第二方向上的延伸长度的两倍。栅极电极由栅极电极材料制成，栅极电极材料包括金属。
本领域技术人员一旦阅读了以下详细说明书并且查看了附图将认识到附加的特征和优点。
附图说明
包括附图以提供对本发明实施例的进一步理解，并且附图被合并在该说明书中以及构成了其一部分。附图图示了本发明的实施例，并且与说明书一起用于解释原理。本发明的其他实施例以及许多意图的优点将是易于意识到的，因为通过参考以下详细描述它们变得更好理解。附图的元件不必相对于彼此按比率缩放。类似的附图标记指明了对应的相似部件。
图1A示出了根据实施例的半导体器件的平视图。
图1B示出了图1A中所示半导体器件的横截面视图。
图2A至图2E图示了根据实施例的制造半导体器件的方法的步骤。
图2F示出了根据实施例的半导体器件的部件的横截面视图。
图3A至图3D图示了制造半导体器件的方法的另一实施例的步骤。
图4概述了根据实施例的制造半导体器件的方法。
图5A至图5C图示了制造半导体器件的不同方法。
图6A示出了根据实施例的功率IC的示意图。
图6B示出了根据实施例的电源及其部件的示意图。
具体实施方式
在以下详细描述中，参考了形成说明书一部分并且借由其中可以实践本发明的例证特定实施例而图示的附图。在这点上，诸如“顶部”、“底部”、“正面”、“背面”、“前部”、“尾部”等的方向性术语参照正被描述的所述附图的取向被使用。因为本发明实施例的部件可以被定位在大量不同取向上，方向性术语用于例证的目的并且绝非是限制性的。应该理解的是，可以利用其他实施例，并且可以不脱离由权利要求所限定的范围而做出结构上或逻辑上的改变。
如在此所使用的，术语“具有”、“含有”、“包含”、“包括”等是指示了所述元件或特征存在的开放式术语，但是并未排除附加的元件或特征。冠词“一”、“一个”和“该”意在包括复数以及单数形式，除非上下文另有清楚指示。
附图和描述通过紧接于掺杂类型“n”或“p”指示“-”或“+”而图示了相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或不同的绝对掺杂浓度。在附图和描述中，为了更好理解，掺杂部分通常被指明为“p”或“n”掺杂。如清晰以被理解的，该指明绝非意在为限制性的。掺杂类型可以是任意的，只要实现了所述功能。此外，在所有实施例中，掺杂类型可以反转。
如在该说明书中所采用的，术语“耦合”和/或“电耦合”并非意味着元件必须直接耦合在一起，在“耦合”或“电耦合”的元件之间可以提供插入元件。术语“电连接”意在描述电连接在一起的元件之间的低欧姆电连接。
本说明书提及半导体部分被掺杂有的掺杂剂的“第一”和“第二”导电类型。第一导电类型可以是p型并且第二导电类型可以是n型，或者反之亦然。如通常已知的，这取决于源极和漏极区域的掺杂类型或极性，MOSFET可以是n沟道或p沟道MOSFET。例如，在n沟道MOSFET中，采用n型掺杂剂对源极和漏极区域掺杂，并且电流方向是从漏极区域至源极区域。在p沟道MOSFET中，采用p型掺杂剂对源极和漏极区域掺杂，并且电流方向是从源极区域至漏极区域。如将被清楚理解的，在本说明书的上下文内，掺杂类型可以反转。如果使用方向性语言描述特定电流路径，该描述将被仅理解为指示了路径而并非电流流动的极性，也即晶体管是p沟道还是n沟道晶体管。附图可以包括极性敏感的部件，例如二极管。如将被清楚理解的，给定这些极性敏感部件的特定布置作为示例，并且所述特定布置可以反转以便于实现所述功能，这取决于第一导电类型是意味着n型还是意味着p型。
如在该说明书中使用的术语“横向”和“水平”意在描述平行于半导体衬底或半导体本体的第一表面的取向。这可以例如是晶片或管芯的表面。
如在该说明书中使用的术语“垂直”意在描述垂直于半导体衬底或半导体本体的第一表面布置的取向。
在以下描述中使用的术语“晶片”、“衬底”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构将被理解为包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和未掺杂半导体、由基底半导体基座所支撑的硅的外延层、以及其他半导体结构。半导体不必须是硅基的。半导体也可以是硅锗、锗或砷化镓。根据其他实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。
图1A示出了根据实施例的半导体器件的示例的平视图。半导体器件包括在半导体衬底的主表面中栅极沟槽130中的栅极电极132。半导体器件进一步包括在半导体衬底的主表面中场板沟槽140中的场电极142。场板沟槽140具有在平行于主表面的第一方向(例如x方向)上的延伸长度L。在第一方向上的延伸长度小于在垂直于第一方向的第二方向(例如y方向)上的延伸长度d的两倍。在第一方向上的延伸长度L大于在第二方向上的延伸长度d的一半。栅极电极132包括栅极电极材料，并且栅极电极材料包括金属。根据所示配置，场电极142和栅极电极132被设置在分开的沟槽中。
如稍后将参照图1B解释的，图1A中所示半导体器件实现了垂直MOSFET，其中一旦施加合适的电压至栅极电极132，导电的反型沟道可以被形成在邻近于栅极电极132的本体区域中，导电沟道具有在垂直方向、也即z方向上的部件。
场板沟槽140在第三或垂直方向，也即垂直于图1A的附图的所描绘的平面的z方向上延伸。根据实施例，在平行于衬底主表面的平面中场板沟槽140的最大延伸长度L、d小于在z方向上的最大延伸长度t。例如，场板沟槽140的最大水平延伸长度L、d相对于最大垂直延伸长度t的比率可以在从0.05至0.5的范围内。根据另一实施例，场板沟槽140可以具有针状形状，其中沟槽的最大水平延伸长度L、d相对于最大垂直延伸长度t的比率在从0.05至0.5的范围内。场板沟槽140的侧壁可以并未精确地相对于半导体衬底的主表面是垂直的，但是可以是弯曲的。
由于场板沟槽的特定形状，与其中场板沟槽具有条带状形状的情形相比，可以对每场板沟槽面积的功率MOSFET的漂移区的较大部分进行电荷补偿。结果，减小了场板沟槽所需的面积，以使得更多有效面积可以用于电荷输送。更详细的，也如附图1A中所示，场电极142中的每一个可以相对于与第一方向(x方向)和第二方向(y方向)相对邻近设置的半导体材料而执行电荷补偿。
另一方面，场电极142中的每一个可以与外部端子、例如源极端子直接接触，以使得外部电势可以有效地被施加至场电极142。
由于场板沟槽140的体系结构，每一个单个场板的场电极142可以直接电耦合至源极板150。这导致在所有场电极与源极板之间的非常低的电阻性连接。结果，器件可以以非常均匀的方式切换，因为避免了局部发生的动态雪崩效应。因此，可以避免对器件的开关瞬态的负面影响。结果，可以实现较低的开关损耗以及完全避免涉及动态雪崩效应的损耗。因此，可以实现更高的开关频率。与此同时，可以由场板材料的比电阻而控制漏-源电压过冲。
场板沟槽140可以在平行于半导体衬底主表面的横截面视图中具有圆形、环形、星形、矩形、六边形、菱形或任何其他合适的多边形形状。场电极142借由场电介质层145而与邻近的漂移区绝缘。可以设置场电介质层以将场电极142与邻近衬底材料完全绝缘，例如如图1A中所示。根据另一实施例，场电介质层145可以仅被设置在场板沟槽140的下部部分中，并且场电极的上部部分与功率MOSFET的邻近源极区域接触。例如，场板沟槽140取决于电压等级而可以具有0.3μm至7μm的直径，并且可以具有2至30μm的深度。
根据实施例，栅极沟槽130可以在第一方向上延伸。台面137被设置在邻近栅极沟槽130之间。根据进一步的实施例，栅极沟槽130可以以不同方式布置。例如，可以布置栅极沟槽130以形成类似栅格的图案。栅格的形状可以是六边形或矩形。例如，栅极沟槽130可以形成矩形栅格，具有设置在每一个台面137中心的场板沟槽140。
由于图1A中所示半导体器件的特定体系结构，栅极沟槽的宽度与不同概念相比大大减小。例如，在所示体系结构中，在第二方向、例如y方向上测量的两个针状沟槽之间的宽度可以大约为750μm或更小，取决于功率MOSFET的电压等级。例如，将要用于该半导体器件的沟槽宽度可以小于200nm。
已经示出的是，多晶硅的电阻率取决于多晶硅层的厚度。因此，形成多晶硅层以填充具有小于200nm宽度的沟槽，这导致非常大的多晶硅电阻率。由于本实施例的特征，栅极电极包括金属，可以提供小的栅极电极材料的电阻率，即便与已知概念相比减小了沟槽宽度。例如，该金属栅极可以用在与作为栅极电介质材料135的氧化硅组合中。例如，可以选择栅极电极132的金属以便提供针对半导体器件本体区域的所采用的掺杂，栅极氧化物层的厚度以及器件所用的阈值电压范围的合适的功函数。此外，取决于用于制造功率MOSFET的处理顺序，应该选择金属以便于承受具有一直到1000℃的温度的高温预算。更详细的，取决于所采用氧化物的厚度以及在离子注入步骤期间所执行的退火步骤，栅极电极材料的金属应该承受一直到1000℃的温度。此外，金属应该可以合适地与SiO2栅极电介质层可聚合以提供高可靠性。根据实施例，例如，可以使用第一和第二金属层的层堆叠。例如，第一金属层可以是薄的氮化钛(TiN)层，而第二金属层可以是较厚的钨(W)层。根据另一实施例，第一金属层也可以包括任何其他金属氮化物，例如，氮化钽(TaN)或氮化钼(MoN)。此外，第二金属层可以是任意金属硅化物层。例如，第二金属层可以是WSix、TiSix、CoSix、MoSix、NiSix、TaSix或任何其他合适的硅化物。第二金属层可以包括完全硅化物层或部分硅化物层，例如包括上面提到的硅化物中的任何一个的金属硅化物层与多晶硅层的组合。
图1A进一步示出了可以电耦合至源极端子并且可以布置在半导体衬底之上的源极板150。
图1A示出了场板沟槽140的布置的示例。如所示，多个场板沟槽140被设置为邻近于栅极沟槽130或者在两个邻近栅极沟槽130之间。场板沟槽140可以被设置在矩形图案中，其中场板沟槽140被设置在行和列中。如将被清楚理解的，可以使用任何其他图案。例如，每个第二列的场板沟槽140可以在第一方向上以邻近场板沟槽140之间的距离的一半而偏移，以使得实现了场板沟槽的更密集的图案。
图1B示出了图1A中所示半导体器件的横截面视图。例如，图1B的横截面视图沿着y方向获取，以便与多个场板沟槽140相交。场板沟槽140被形成在半导体衬底100的主表面110中以便在第三方向(z方向)上延伸。此外，栅极沟槽130被形成在半导体衬底的主表面110中。场板沟槽140延伸至比栅极沟槽130更深的深度。栅极电极132借由栅极电介质135与邻近的衬底材料绝缘。此外，场电极142可以借由场电介质142与邻近的漂移区127绝缘。如上面已经讨论的，可以形成场电介质层142以便沿着场板沟槽140的整个侧壁垂直延伸。根据进一步的实施方式，场电介质层145可以被设置在场板沟槽的下部部分中，并且延伸至预先确定的高度。源极区域154被设置为邻近于半导体衬底的主表面110。源极区域154可以是第一导电类型的。第一导电类型的漏极区域158可以被设置为邻近于半导体衬底110的背侧表面120。漏极区域158可以电耦合至漏极端子159。第二导电类型的本体区域125可以被设置为邻近于源极区域154。本体区域125邻近于栅极电极132。漂移区127可以被设置在本体区域125与漏极区域158之间，漂移区127被设置为邻近于本体区域125。漂移区127可以具有第一导电类型。
在被接通的情况下，导电反型层被形成在本体区域125与栅极电介质层135之间的边界处。因此，晶体管处于从源极区域154经由漏极延伸区域或漂移区127至漏极区域158的导电状态中。在切断的情况下，由于由场电极所生成的有效场强度，载流子可以从漂移区127耗尽。结果，可以在高击穿电压下阻断电流流动。因此，可以增大漂移区的掺杂浓度而并未削弱击穿特性，导致减小的半导体器件的面比电阻。
可以连接至源极端子的源极板150可以被设置在半导体衬底100之上。场电极142经由接触插塞152电耦合至源极板150。此外，源极区域154可以借由源极接触而电耦合至源极板150。此外，本体区域125可以电耦合至源极板150以便避免否则将要形成的寄生双极晶体管。
图1A和图1B中所示的半导体器件包括并联连接的多个单个晶体管单元。特别地，任何单个晶体管单元的源极区域154电耦合至公共的源极板150，并且漏极区域158耦合至漏极端子。此外，单个栅极电极132电耦合至公共栅极滑道并且可以连接至相同电势。
图1A和图1B中所示半导体器件可以是包括在半导体衬底第一侧处的第一负载端子接触(例如源极板150)和在与第一侧相对的半导体衬底的第二侧处的第二负载端子接触(例如漏极端子159)的垂直半导体器件，其中配置半导体器件以在第一和第二负载端子接触之间沿着与主表面垂直的垂直方向而传导负载电流。
图2A至图2E图示了根据实施例的制造功率MOSFET的方法的步骤。此外，图2F图示了可以由图2A至图2E中所示方法而制造的功率MOSFET的部分。用于形成根据实施例的功率MOSFET的起始点可以是包括已处理的场板沟槽的半导体衬底，进一步包括用于形成本体区域125的p掺杂部分以及用于形成源极区域154的n+掺杂区域。栅极沟槽130被形成在半导体衬底100的主表面110中。例如，栅极沟槽130可以具有大约600至1000nm的深度。此外，在y方向上测量的栅极沟槽130的宽度例如可以小于200nm。根据实施例，在执行掺杂工艺之前已经形成了沟槽以形成本体区域和源极区域。根据另一实施例，沟槽可以在形成这些掺杂部分之后形成。诸如氧化硅的栅极电介质层被形成在栅极沟槽130的侧壁和底侧上。例如，可以热生长栅极电极。栅极电介质层的厚度可以是20至100nm，例如，40至60nm。
图2A示出了得到结构的示例。此后，第一金属层133可以被形成在半导体器件的暴露表面上。例如，可以作为阻挡层金属的第一金属层可以包括诸如TiN、TaN或WN的金属氮化物。第一金属层可以使用PVD(“物理气相沉积”)、CVD(“化学气相沉积”)或ALD(“原子层沉积”)方法而沉积。第一金属层的厚度可以大约为5至15nm，例如9至11nm。图2B示出了得到结构的示例。
可选地，可以执行退火步骤。随后，可以沉积第二金属层。例如，可以使用CVD方法沉积钨(W)。根据另一实施例，可以使用另一合适的材料，例如，完全或部分的硅化物多晶硅层。
图2C示出了得到结构的示例。此后，可以执行CMP(化学-机械抛光)步骤以便停止在氧化物层136上。
图2D示出了得到结构的示例。此后，功率金属层131可以被形成在得到表面之上以便与栅极电极132的栅极电极材料接触。图2E示出了得到结构的示例。
图2F图示了可以使用参照图2A至图2E所示方法而制造的半导体器件的另外部件。
图3A至图3D图示了根据选项可以在执行图2A至图2E中所示方法之前执行的步骤。工艺开始于包括场电介质层145的场板沟槽和形成在半导体衬底100的主表面110中的场电极142。栅极沟槽130被形成在主表面110中，例如通过后面是刻蚀步骤的光刻方法。接着，虚设材料139被填充在栅极沟槽130中，后面是CMP步骤。例如，虚设材料可以是可以承受高温并且在执行后面的处理步骤之后可以从栅极沟槽130选择性移除的任何材料。虚设材料139的示例可以包括多晶硅。图3B示出了得到结构的示例。此后，执行掺杂步骤以便限定源极区域154、本体区域125和漏极区域158。图3C示出了得到结构的示例。接着，虚设材料139从栅极沟槽130移除，并且可以执行图2A至图2E中所示的处理步骤。
图4概述了根据实施例的制造功率MOSFET的方法的步骤。
制造功率MOSFET(金属氧化物半导体场效应晶体管)的方法包括，在半导体衬底的主表面中场板沟槽中形成场电极(S400)，在主表面中形成栅极沟槽(S410)，栅极沟槽在平行于主表面的第一方向上延伸，以及在栅极沟槽中形成栅极电极(S420)，其中形成场板沟槽以具有在第一方向上的延伸长度，延伸长度小于在垂直于第一方向的第二方向上的延伸长度的两倍，以及栅极电极由栅极电极材料制成，栅极电极材料包括金属。
方法可以以各种方式实现。例如，如图5A中所示，在形成场板沟槽之后，可以刻蚀栅极沟槽，可以形成栅极氧化物层，并且此后可以提供用于形成栅极电极132的金属填充物。此后，可以执行离子注入步骤以便对本体区域和源极区域掺杂，后面是退火工艺。此后，可以沉积功率金属化层。
图5B图示了另一实施例。在形成场板沟槽、限定栅极沟槽130以及形成栅极电介质层之后，虚设材料可以被填充进栅极沟槽130中。例如，虚设材料可以包括多晶硅。可以执行CMP步骤以便平坦化表面并且移除突出的虚设材料部分。此后，可以执行掺杂工艺、例如离子注入步骤以便形成本体区域和源极区域。通常，该步骤在大约1000℃的温度下执行。此后，可以移除虚设材料。随后可以执行图2A至图2E中所示方法。形成了栅极电极的金属层可以被沉积在栅极沟槽130中。在得到表面之上沉积功率金属之后，可以执行用于移除金属的一部分的CMP步骤。根据该顺序，可以采用无法承受高温的金属。
图5C进一步图示了根据实施例的方法的另一实施方式。根据该实施方式，在形成栅极沟槽130和形成栅极氧化物层之前执行用于形成本体区域和源极区域的掺杂工艺。根据该实施例，在形成栅极电极材料之后执行减少数目的高温步骤。因此，无法承受非常高温的金属可以用作栅极电极材料。
图6A示出了根据实施例的功率IC200的示例。功率IC200包括图1A至图3B的任何一个所示的半导体器件210，以及用于实现另一功能的电路元件220，诸如功率IC的逻辑电路。电路元件可以包括有源和无源元件，例如晶体管、二极管、电阻器、电容器、电感器。例如，半导体器件210可以嵌入在功率IC200中。
除了由制造并且互连在单个半导体本体上的几个至数十亿个有源器件构成的集成电路(IC)之外，根据实施例，半导体器件可以被实现为分立的半导体晶体管。分立的半导体晶体管是在半导体本体中的单个晶体管，不具有与其互连的任何有源半导体元件。尽管诸如电阻器、电容器和电感器的无源部件可以被形成在半导体本体中和/或上，分立的半导体晶体管专用于执行基本电子功能。尽管分立半导体晶体管可以包括大量晶体管单元，但分立半导体晶体管专用于执行基本电子功能并且自身不可分割为分开的部件功能，如对于集成电路是典型的。例如，在此所述的半导体器件可以是被包括在包括电源的任何电力系统中的分立半导体晶体管。
图6B示出了电源的示例，其可以包括如在此上面已经描述的半导体器件。特别地，电源230可以包括诸如降压转换器的同步整流器240。同步整流器240可以包括如在此上面已经描述的半导体器件210。电源可以进一步包括另外电源部件250。如上面已经描述，半导体器件210示出了减小的过压尖峰和较低的开关损耗。因此，该半导体器件210可以用在诸如降压转换器的同步整流装置中。另外电源部件可以包括数个控制器和驱动器，以及通常使用的另外有源或无源元件。
尽管在此已经图示和描述了具体实施例，本领域普通技术人员将意识到的是，在不脱离本发明的范围的情况下，多种替换和/或等效实施方式可以替代所示和所述的具体实施例。本申请意在覆盖在此所讨论的具体实施例的任何调适或变形。因此，意图的是，本发明仅由权利要求及其等效形式限定。

Claims (22)

1.一种功率金属氧化物半导体场效应晶体管，包括：
栅极电极(132)，在半导体衬底(100)的主表面(110)中的栅极沟槽(130)中，所述栅极沟槽(130)平行于所述主表面延伸；以及
场电极(142)，在所述主表面(110)中的场板沟槽(140)中，
所述栅极电极(132)包括栅极电极材料，所述栅极电极材料包括金属，其中，所述栅极电极材料包括第一和第二金属层的组合，所述第一金属层邻近于栅极电介质，并且其中所述第一金属层是金属氮化物。
2.根据权利要求1所述的功率金属氧化物半导体场效应晶体管，其中，所述场板沟槽(140)具有在第一方向上的延伸长度，所述延伸长度小于在垂直于所述第一方向的第二方向上的延伸长度的两倍，在第一方向上的延伸长度大于在第二方向上的延伸长度的一半，其中所述第一和第二方向平行于所述主表面(110)。
3.一种功率金属氧化物半导体场效应晶体管，包括：
栅极电极(132)，在半导体衬底(100)的主表面(110)中的栅极沟槽(130)中，所述栅极沟槽(130)平行于所述主表面延伸；以及
场电极(142)，在所述主表面(110)中的场板沟槽(140)中，所述场板沟槽(140)具有在第一方向上的延伸长度，所述延伸长度小于在垂直于所述第一方向的第二方向上的延伸长度的两倍，在第一方向上的延伸长度大于在第二方向上的延伸长度的一半，其中所述第一和第二方向平行于所述主表面(110)，
所述栅极电极(132)包括栅极电极材料，所述栅极电极材料包括金属。
4.根据权利要求3所述的功率金属氧化物半导体场效应晶体管，其中，所述栅极电极材料包括第一和第二金属层的组合，所述第一金属层邻近于栅极电介质。
5.根据权利要求4所述的功率金属氧化物半导体场效应晶体管，其中，所述第一金属层是金属氮化物。
6.根据权利要求4或5所述的功率金属氧化物半导体场效应晶体管，其中，所述第二金属层是钨或者包含多晶硅层的硅化物。
7.根据前述权利要求任一项所述的功率金属氧化物半导体场效应晶体管，其中，垂直于所述第一方向测量的所述栅极沟槽的宽度小于500nm。
8.根据权利要求3至7任一项所述的功率金属氧化物半导体场效应晶体管，进一步包括，邻近于所述主表面(110)的源极区域(154)，邻近于与所述主表面(110)相对的背侧表面(120)的漏极区域(158)，以及邻近于所述栅极电极(132)的本体区域(125)。
9.根据权利要求8所述的功率金属氧化物半导体场效应晶体管，进一步包括，在所述本体区域(125)和所述漏极区域(158)之间的漂移区(127)。
10.根据前述权利要求任一项所述的功率金属氧化物半导体场效应晶体管，包括沿着所述第一方向在两个邻近栅极沟槽(130)之间布置的多个场板沟槽(140)。
11.根据前述权利要求任一项所述的功率金属氧化物半导体场效应晶体管，进一步包括，配置为由所述栅极电极(132)控制的多个晶体管单元。
12.根据前述权利要求任一项所述的功率金属氧化物半导体场效应晶体管，其中，垂直于所述第一方向测量的所述栅极沟槽(130)的宽度小于垂直于所述第一方向测量的所述场板沟槽(140)的宽度。
13.根据前述权利要求任一项所述的功率金属氧化物半导体场效应晶体管，进一步包括，具有20至100nm厚度的栅极电介质(135)。
14.一种功率金属氧化物半导体场效应晶体管，包括：
栅极电极(132)，在半导体衬底(100)的主表面(110)中栅极沟槽(130)中，所述栅极沟槽(130)平行于所述主表面(110)延伸；以及
场电极(142)，在所述主表面(110)中场板沟槽(140)中，所述场板沟槽(140)具有平行于所述主表面(110)的延伸长度，所述延伸长度小于所述场板沟槽(140)的深度，
所述栅极电极(132)包括栅极电极材料，所述栅极电极材料包括金属。
15.根据权利要求14所述的功率金属氧化物半导体场效应晶体管，其中，所述延伸长度小于0.2×所述场板沟槽(140)的深度。
16.一种同步整流装置，包括根据前述权利要求任一项所述的功率金属氧化物半导体场效应晶体管。
17.一种电源，包括根据权利要求16所述的同步整流装置。
18.一种制造功率金属氧化物半导体场效应晶体管的方法，包括：
在半导体衬底(100)的主表面(110)中场板沟槽(140)中形成场电极(142)；
在所述主表面(110)中形成栅极沟槽(130)，所述栅极沟槽(130)在平行于所述主表面(110)的第一方向上延伸；以及
在所述栅极沟槽(130)中形成栅极电极(132)，
其中形成所述场板沟槽(140)以具有在所述第一方向上的延伸长度，所述延伸长度小于在垂直于所述第一方向的第二方向上的延伸长度的两倍，以及
所述栅极电极(132)由栅极电极材料制成，所述栅极电极材料包括金属。
19.根据权利要求18所述的方法，进一步包括，形成邻近于所述主表面(110)的源极区域(154)，以及形成邻近于与所述主表面(110)相对的背侧表面(120)的漏极区域(158)。
20.根据权利要求19所述的方法，其中，在形成所述源极和漏极区域之后形成所述栅极电极材料。
21.根据权利要求20所述的方法，其中，形成栅极电极(132)包括将虚设材料(139)填充进入所述栅极沟槽(130)中，以及
在将所述虚设材料(139)填充进入所述栅极沟槽(130)之后，执行形成所述源极(154)和漏极区域(158)。
22.根据权利要求21所述的方法，进一步包括，在形成所述源极(154)和所述漏极区域(158)并且填充金属进入所述栅极沟槽(130)之后，从所述栅极沟槽(130)移除所述虚设材料(139)。
CN201510528105.9A 2014-07-14 2015-07-14 功率mosfet和制造功率mosfet的方法 Active CN105261650B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014109846.3A DE102014109846B4 (de) 2014-07-14 2014-07-14 Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014109846.3 2014-07-14

Publications (2)

Publication Number Publication Date
CN105261650A true CN105261650A (zh) 2016-01-20
CN105261650B CN105261650B (zh) 2018-09-21

Family

ID=54866805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510528105.9A Active CN105261650B (zh) 2014-07-14 2015-07-14 功率mosfet和制造功率mosfet的方法

Country Status (3)

Country Link
US (2) US9680004B2 (zh)
CN (1) CN105261650B (zh)
DE (1) DE102014109846B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108594103A (zh) * 2018-04-23 2018-09-28 长江存储科技有限责任公司 Mosfet过冲电压和下冲电压的测量结构和方法
CN109309087A (zh) * 2017-07-26 2019-02-05 英飞凌科技奥地利有限公司 具有在场电极和源极电极之间的整流器元件的晶体管器件
CN116013973A (zh) * 2023-01-09 2023-04-25 恒泰柯半导体（上海）有限公司 一种深沟道半导体器件及其制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015117469A1 (de) 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102015122938B4 (de) * 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102016103581B4 (de) * 2016-02-29 2019-11-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE102016104520B4 (de) 2016-03-11 2022-07-14 Infineon Technologies Austria Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016108934B4 (de) * 2016-05-13 2021-12-09 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102017128633A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
US10854299B2 (en) 2018-05-31 2020-12-01 Micron Technology, Inc. Data erase operations for a memory system
US11004945B2 (en) 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region
EP3863066A1 (en) 2020-02-06 2021-08-11 Infineon Technologies Austria AG Transistor device and method of fabricating a gate of a transistor device
CN115023815A (zh) 2020-02-07 2022-09-06 英飞凌科技奥地利有限公司 晶体管器件和制备晶体管器件的方法
EP4254481A4 (en) * 2021-03-15 2024-06-19 Changxin Memory Technologies, Inc. METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE
EP4276910A1 (en) 2022-05-13 2023-11-15 Infineon Technologies Austria AG Transistor device, semiconductor package and method of fabricating a transistor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132013A1 (en) * 2001-09-07 2007-06-14 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
CN101536164A (zh) * 2006-09-27 2009-09-16 巨能半导体股份有限公司 具有凹陷场板的功率金属氧化物半导体场效应晶体管
CN103137494A (zh) * 2011-11-30 2013-06-05 英飞凌科技奥地利有限公司 半导体器件和场电极
CN103811555A (zh) * 2012-11-09 2014-05-21 英飞凌科技奥地利有限公司 在多晶硅栅电极中具有金属填充的凹槽的半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US8643092B2 (en) * 2009-11-20 2014-02-04 Force Mos Technology Co., Ltd. Shielded trench MOSFET with multiple trenched floating gates as termination
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132013A1 (en) * 2001-09-07 2007-06-14 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
CN101536164A (zh) * 2006-09-27 2009-09-16 巨能半导体股份有限公司 具有凹陷场板的功率金属氧化物半导体场效应晶体管
CN103137494A (zh) * 2011-11-30 2013-06-05 英飞凌科技奥地利有限公司 半导体器件和场电极
CN103811555A (zh) * 2012-11-09 2014-05-21 英飞凌科技奥地利有限公司 在多晶硅栅电极中具有金属填充的凹槽的半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309087A (zh) * 2017-07-26 2019-02-05 英飞凌科技奥地利有限公司 具有在场电极和源极电极之间的整流器元件的晶体管器件
CN109309087B (zh) * 2017-07-26 2024-03-29 英飞凌科技奥地利有限公司 具有在场电极和源极电极之间的整流器元件的晶体管器件
CN108594103A (zh) * 2018-04-23 2018-09-28 长江存储科技有限责任公司 Mosfet过冲电压和下冲电压的测量结构和方法
CN108594103B (zh) * 2018-04-23 2020-06-09 长江存储科技有限责任公司 Mosfet过冲电压和下冲电压的测量结构和方法
CN116013973A (zh) * 2023-01-09 2023-04-25 恒泰柯半导体（上海）有限公司 一种深沟道半导体器件及其制作方法

Also Published As

Publication number Publication date
DE102014109846A1 (de) 2016-01-14
CN105261650B (zh) 2018-09-21
US9680004B2 (en) 2017-06-13
US10453929B2 (en) 2019-10-22
DE102014109846B4 (de) 2020-06-18
US20160020319A1 (en) 2016-01-21
US20170236910A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
CN105261650A (zh) 功率mosfet和制造功率mosfet的方法
US9799762B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US9269779B2 (en) Insulated gate semiconductor device having a shield electrode structure
US8847311B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US9748378B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9368621B1 (en) Power semiconductor device having low on-state resistance
US10170615B2 (en) Semiconductor device including a lateral transistor
US20140084362A1 (en) Semiconductor Device and Method for Manufacturing a Semiconductor Device
TW201539750A (zh) 半導體裝置
US9276107B2 (en) Semiconductor device having buried gate electrode structures
CN103872037A (zh) 在功率晶体管中集成自举电路元件的系统和方法
US9608070B2 (en) Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device
US20160268397A1 (en) Method of Manufacturing a Semiconductor Device
CN103579233A (zh) 半导体器件以及用于制造半导体器件的方法
US9543398B2 (en) Semiconductor switching device including charge storage structure
US10529811B2 (en) Power semiconductor device having a trench with control and field electrode structures
JP2020515050A (ja) ディープソースコンタクトを備えたパワーｍｏｓｆｅｔ
US11127731B2 (en) Electronic device including a transistor having structures with different characteristics
US10490656B2 (en) Charge-compensation semiconductor device and a manufacturing method therefor
US10205016B2 (en) Method for manufacturing an integrated circuit including a lateral trench transistor and a logic circuit element
US9530884B2 (en) Method of manufacturing a semiconductor device and semiconductor device
CN103545374A (zh) 半导体器件
CN103367407A (zh) 不通电的伪栅极
US9525058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
TW201318072A (zh) 超級介面電晶體及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant