CN105244354A - 薄膜晶体管阵列基板 - Google Patents

Abstract

本发明提供一种薄膜晶体管阵列基板。所述薄膜晶体管阵列基板包括：基板，所述基板包括相对设置的第一表面及第二表面；透明导电层，对应所述基板的所述第一表面设置，包括至少一孔洞；绝缘层，设置在所述透明导电层上；像素电极，设置在所述绝缘层上，且所述像素电极对应所述透明导电层的孔洞设置。

Description

薄膜晶体管阵列基板

技术领域

本发明涉及液晶显示领域，尤其涉及一种薄膜晶体管阵列。

背景技术

边缘场开关(FringeFieldSwitching,FFS)技术的液晶显示装置通常通过像素电极和公共电极共同作用产生边缘电场，使得像素电极与底部电极之间共同作用而产生边缘电场，从而使得像素电极之间以及像素电极正上方的液晶分子都能够在平行基板的方向上发生旋转，从而提高液晶层的透光率。由此可见FFS技术解决了常规的面板内开关(InPanelSwitching)显示面板透光率低、面板功耗大的问题。

在FFS的液晶显示装置中，像素电极需要和设置在其下方的公共电极之间绝缘平行交错，通常，像素电极与公共电极之间通常只用很薄的绝缘层隔离，比如，所述绝缘层为100～200nm的氮化硅。所述绝缘层的在制程等的缺陷容易使得像素电极与公共电极之间发生短路，从而影响了液晶显示装置的良率。

发明内容

本发明提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：

基板，所述基板包括相对设置的第一表面及第二表面；

透明导电层，对应所述基板的所述第一表面设置，包括至少一孔洞；

绝缘层，设置在所述透明导电层上；

像素电极，设置在所述绝缘层上，且所述像素电极对应所述透明导电层的孔洞设置。

其中，所述孔洞为条形孔洞。

其中，所述透明导电层包括第一孔洞及第二孔洞，所述第一孔洞及所述第二孔洞间隔设置，所述像素电极包括第一电极部分及第二电极部分，所述第一电极部分对应所述第一孔洞设置，所述第二电极部分对应所述第二孔洞设置。

其中，所述第一孔洞的宽度大于或等于所述第一电极部分的宽度，所述第二孔洞的宽度大于或等于所述第二电极部分的宽度。

其中，所述像素电极还包括连接部，所述第一电极部分包括相对设置的第一端及第二端，所述第二电极部分包括相对设置的第三端及第四端，所述第一端及所述第三端连接所述连接部，所述第二端及所述第四端相连。

其中，所述透明导电层包括第三孔洞，所述第三孔洞对应所述连接部设置。

其中，所述连接部在所述第一表面上的投影落在所述第三孔洞在所述第一表面上的投影内。

其中，所述薄膜晶体管阵列基板还包括薄膜晶体管阵列及平坦层，所述薄膜晶体管阵列及所述平坦层层叠设置，所述薄膜晶体管阵列及所述平坦层设置在所述基板的第一表面及所述透明导电层之间，所述薄膜晶体管阵列相较于所述平坦层邻近所述第一表面设置，所述平坦层相较于所述薄膜晶体管阵列邻近所述透明导电层设置，所述平坦层上设置通孔，所述薄膜晶体管通过所述通孔与所述像素电极电连接。

其中，所述通孔在所述第一表面上的投影落在所述第三孔洞在所述第一表面上的投影内。

其中，所述薄膜晶体管阵列基板还包括缓冲层，所述薄膜晶体阵列通过所述缓冲层设置在所述基板的第一表面上。

相较于现有技术，本发明的薄膜晶体管阵列基板在基板的一表面上设置透明导电层，透明导电层上设置至少一孔洞，绝缘层设置在所述透明导电层上，像素电极设置在所述绝缘层上，且所述像素电极对应所述透明导电层的孔洞设置。当所述透明导电层与所述像素电极之间的绝缘层发生损坏时，由于所述透明导电层上设置了孔洞与所述像素电极相对设置，因此，当所述透明导电层与所述像素电极之间的绝缘层发生损坏时，所述透明导电层与所述像素电极之间短路的几率减小，从而提升了使用薄膜晶体管阵列基板所应用的液晶显示面板或者液晶显示装置的良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一较佳实施方式的薄膜晶体管阵列基板的俯视图。

图2为图1中沿I-I线的剖面结构示意图。

图3为图1中沿II-II线的剖面结构示意图。

图4为本发明一较佳实施方式的液晶显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请一并参阅图1、图2及图3，图1为本发明一较佳实施方式的薄膜晶体管阵列基板的俯视图。图2为图1中沿I-I线的剖面结构示意图。图3为图1中沿II-II线的剖面结构示意图。所述薄膜晶体管阵列基板10包括基板100、透明导电层500、绝缘层600以及像素电极700。所述基板100包括相对设置的第一表面100a以及第二表面100b。所述透明导电层500对应所述基板100的所述第一表面100a设置，且所述透明导电层500包括至少一孔洞。所述绝缘层600设置在所述透明导电层500上，所述像素电极700设置在所述绝缘层600上，且所述像素电极700对应所述透明导电层500的孔洞设置。优选地，所述孔洞为条形孔洞。在一实施方式中，所述透明导电层500为公共电极层。

所述基板100为透明的基板，所述基板100的材质可以为但不仅限于为玻璃基板，或者塑料基板。在本实施方式中，虽然以所述透明导电层500设置在所述基板100的第一表面100a为例进行说明，可以理解地，在其他实施方式中，所述透明导电层500也可以设置在所述基板100的所述第二表面100b上。

所述透明导电层500的材质可以为但不仅限于为氧化铟锡(ITO)。所述绝缘层600的材质可以为但不仅限于为氮化硅(SiNx)，二氧化硅(SiO2)等。所述像素电极700的材质可以为但不仅限于为氧化铟锡。可以理解地，所述像素电极700的材质可以与所述透明导电层500的材质相同，所述像素电极700的材质也可以与所述透明导电层500的材质不同，在此不做限定。

在本实施方式中，所述透明导电层500包括第一孔洞500a及第二孔洞500b，所述第一孔洞500a与所述第二孔洞500b间隔设置。所述像素电极700包括第一电极部分720及第二电极部分730，所述第一电极部分720对应所述第一孔洞500a设置，所述第二电极部分730对应所述第二孔洞500b设置。

优选地，所述第一孔洞500a的至少部分尺寸大于或等于所述第一电极部分720在相同方向上的尺寸。比如，所述第一孔洞500a的宽度大于或等于所述第一电极部分720的宽度；或者所述第二孔洞500a的长度大于或等于所述第一电极部分720的长度；或者所述第一孔洞500a的宽度大于或等于所述第一电极部分720的宽度且所述第二孔洞500a的长度大于或等于所述第一电极部分720的长度。

优选地，所述第二孔洞500b的至少部分尺寸大于或等于所述第二电极部分730在相同方向上的尺寸。比如，所述第二孔洞500b的宽度大于或等于所述第二电极部分730的宽度；或者所述第二孔洞500b的长度大于或等于所述第二电极部分730的长度；或者第二孔洞500b的宽度大于或等于所述第二电极部分730的宽度且所述第二孔洞500b的长度大于或等于所述第二电极部分730的长度。

在本实施方式中，所述第一电极部分720对应所述第一孔洞500a设置是指，所述第一电极部分720与所述第一孔洞500a之间相对设置(即，所述第一部分720与所述第一孔洞500a层叠设置)，所述第一电极部分720与所述第一孔洞500a正对设置，或者所述第一电极部分720与所述第一孔洞500a错对设置且所述第一电极部分720与所述第一孔洞500a至少部分重叠。

所述第二电极部分730对应所述第二孔洞500b设置是指，所述第二电极部分730与所述第二孔洞500b之间相对设置(即，所述第二部分730与所述第一孔洞500a层叠设置)，所述第二电极部分730与所述第二孔洞500b正对设置，或者所述第二电极部分730与所述第二孔洞500b错对设置且所述第二电极部分730与所述第二孔洞500b至少部分重叠。

所述第一孔洞500a的形状及所述第二孔洞500b的形状可以为但不局限于为矩形，波浪形等形状。通过在所述透明导电层500上设置第一孔洞500a，且所述第一孔洞500a对应所述像素电极700的第一电极部分720设置，因此，在所述透明导电层500与所述像素电极700之间的绝缘层600发生损坏时，由于所述透明导电层500上设置了第一孔洞500a与所述像素电极700的第一电极部分720相对设置，因此，当所述透明导电层500与所述像素电极700的第一部分720之间的绝缘层600发生损坏时，所述透明导电层500与所述像素电极700的第一电极部分720之间短路的几率减小，从而提升了使用薄膜晶体管阵列基板10所应用的液晶显示面板或者液晶显示装置的良率。

同样地，通过在所述透明导电层500上设置第二孔洞500b，且所述第二孔洞500b对应所述像素电极700的第二电极部分730设置，因此，在所述透明导电层500与所述像素电极700之间的绝缘层600发生损坏时，由于所述透明导电层500上设置了第二孔洞500b与所述像素电极700的第二电极部分730相对设置，因此，当所述透明导电层500与所述像素电极700的第二部分730之间的绝缘层600发生损坏时，所述透明导电层500与所述像素电极700的第二电极部分730之间的短路几率减小，从而提升了使用薄膜晶体管阵列基板10所应用的液晶显示面板或者液晶显示装置的良率。

所述像素电极700还包括连接部710，所述第一电极部分720包括相对设置的第一端721及第二端722，所述第二电极部分730包括相对设置的第三端731及第四端732。所述第一端721及所述第三端731连接所述连接部710，所述第二端722及所述第四端732相连。在本实施方式中，所述第一端721及所述第三端731连接所述连接部710是指，所述第一端721及所述第三端731与所述连接部710电连接；所述第二端722与所述第四端732相连是指，所述第二端722与所述第四端732电连接。

所述透明导电层500还包括第三孔洞500c，所述第三孔洞500c对应所述连接部710设置。优选地，所述连接部710在所述第一表面100a上的投影落在所述第三孔洞500c在所述第一表面100a上的投影内。

所述薄膜晶体管阵列基板10还包括薄膜晶体管阵列300及平坦层400。所述薄膜晶体管阵列300及所述平坦层400层叠设置，所述薄膜晶体管阵列300及所述平坦层400设置在所述基板100的第一表面100a以及所述透明导电层500之间，且所述薄膜晶体管阵列300相较于所述平坦层400邻近所述第一表面100a设置。所述平坦层400相较于所述薄膜晶体管阵列300邻近所述透明导电层500设置。所述平坦层400上设置通孔410，所述薄膜晶体管阵列300通过所述通孔410与所述像素电极700电连接。优选地，所述通孔410在所述第一表面100a上的投影落在所述第三孔洞500c在所述第一表面100a上的投影内。

在本实施方式中，薄膜晶体管阵列300由多个呈矩阵分布的薄膜晶体管300a排列而成。所述薄膜晶体管300a分布包括栅极310、源极340及漏极350。所述栅极310用于接收控制信号，并在所述控制信号的控制下控制所述源极340与所述漏极350之间的导通或者截止。当所述栅极310在所述控制信号的控制下控制所述源极340与所述漏极350之间导通时，所述薄膜晶体管300a导通，即，所述源极340及所述漏极350之间可以进行信号传输。当所述栅极310在所述控制信号的控制下控制所述源极340与所述漏极350之间截止时，所述薄膜晶体管300a截止，即，所述源极340与所述漏极350之间不能进行信号传输。

在本实施方式中，所述薄膜晶体管300a还包括栅极绝缘层320及半导体层330。所述栅极310对应所述第一表面100a的中部设置，所述栅极绝缘层320覆盖所述栅极310，所述半导体层330覆盖所述栅极绝缘层320。所述源极340及所述漏极350间隔设置在所述半导体层330上。所述漏极350通过所述平坦层400上的通孔410与所述像素电极700电连接。

所述薄膜晶体管阵列基板10还包括缓冲层200，所述薄膜晶体管阵列300通过所述缓冲层200设置在所述基板100的所述第一表面100a上。换句话说，所述缓冲层200设置在所述基板100的所述第一表面100a上，所述薄膜晶体管阵列300设置在所述缓冲层200上。所述缓冲层200用于缓冲在所述薄膜晶体管阵列基板10后续的制备过程中对所述基板100的损伤。

相较于现有技术，本发明的薄膜晶体管阵列基板10在基板10的一表面上设置透明导电层500，透明导电层500上设置至少一孔洞，绝缘层600设置在所述透明导电层500上，像素电极700设置在所述绝缘层600上，且所述像素电极700对应所述透明导电层500的孔洞设置。当所述透明导电层500与所述像素电极700之间的绝缘层600发生损坏时，由于所述透明导电层500上设置了孔洞与所述像素电极700相对设置，因此，当所述透明导电层500与所述像素电极700之间的绝缘层600发生损坏时，所述透明导电层500与所述像素电极700之间短路的几率减小，从而提升了使用薄膜晶体管阵列基板10所应用的液晶显示面板或者液晶显示装置的良率。

本发明还提供了一种液晶显示装置。下面结合图1至图3对本发明的液晶显示装置进行介绍，请参阅图4，图4为本发明一较佳实施方式的液晶显示装置的结构示意图。所述液晶显示装置1包括前面所述的薄膜晶体管阵列基板10，关于所述薄膜晶体管阵列基板10可以参照前面的描述，在此不再赘述。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括：

基板，所述基板包括相对设置的第一表面及第二表面；

透明导电层，对应所述基板的所述第一表面设置，包括至少一孔洞；

绝缘层，设置在所述透明导电层上；

像素电极，设置在所述绝缘层上，且所述像素电极对应所述透明导电层的孔洞设置。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述孔洞为条形孔洞。

3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述透明导电层包括第一孔洞及第二孔洞，所述第一孔洞及所述第二孔洞间隔设置，所述像素电极包括第一电极部分及第二电极部分，所述第一电极部分对应所述第一孔洞设置，所述第二电极部分对应所述第二孔洞设置。

4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述第一孔洞的宽度大于或等于所述第一电极部分的宽度，所述第二孔洞的宽度大于或等于所述第二电极部分的宽度。

5.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述像素电极还包括连接部，所述第一电极部分包括相对设置的第一端及第二端，所述第二电极部分包括相对设置的第三端及第四端，所述第一端及所述第三端连接所述连接部，所述第二端及所述第四端相连。

6.如权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述透明导电层包括第三孔洞，所述第三孔洞对应所述连接部设置。

7.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述连接部在所述第一表面上的投影落在所述第三孔洞在所述第一表面上的投影内。

8.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括薄膜晶体管阵列及平坦层，所述薄膜晶体管阵列及所述平坦层层叠设置，所述薄膜晶体管阵列及所述平坦层设置在所述基板的第一表面及所述透明导电层之间，所述薄膜晶体管阵列相较于所述平坦层邻近所述第一表面设置，所述平坦层相较于所述薄膜晶体管阵列邻近所述透明导电层设置，所述平坦层上设置通孔，所述薄膜晶体管通过所述通孔与所述像素电极电连接。

9.如权利要求8所述的薄膜晶体管阵列基板，其特征在于，所述通孔在所述第一表面上的投影落在所述第三孔洞在所述第一表面上的投影内。

10.如权利要求8所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括缓冲层，所述薄膜晶体阵列通过所述缓冲层设置在所述基板的第一表面上。